專利名稱：加倍在具有列平行的模數(shù)轉(zhuǎn)換器的coms傳感器中的速度的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及成像系統(tǒng)。具體而言，本發(fā)明涉及用于成像系統(tǒng)的高速模數(shù)轉(zhuǎn)換的結(jié)構(gòu)。
背景技術(shù)：
圖1圖示說明了CMOS有源像素傳感器(APS)成像系統(tǒng)100。系統(tǒng)100包括像素陣列110，如圖3所示那樣，包括行解碼器112和布置成具有N行和M列的陣列111的多個像素P。如果系統(tǒng)100是彩色系統(tǒng)，像素P可以被制成對基色紅、綠或藍(lán)敏感，并且通常布置成Bayer圖形，其中交替的行分別由交替的綠色和紅色像素和交替的藍(lán)色和綠色像素構(gòu)成。
圖2圖示說明了用于像素P的一個實例性結(jié)構(gòu)。像素P包括光敏元件，例如光電二極管210，其將光能量轉(zhuǎn)換成電信號。光電二極管210耦合至節(jié)點A，其也耦合至晶體管220的源極/漏極端子。晶體管220具有耦合至Vdd電源的另一個源極/漏極端子和被耦合以便接收讀信號的柵極。節(jié)點A耦合至源極跟隨晶體管230的柵極，源極跟隨晶體管230具有耦合至Vdd電源的一個源極/漏極端子和耦合至行晶體管240的一個源極/漏極端子的另一個源極/漏極端子。行晶體管240具有耦合至ROW控制信號的柵極，和在節(jié)點B耦合至輸出線250的其另外的源極/漏極端子。
像素P在節(jié)點A處產(chǎn)生跟由光敏元件210檢測的光的亮度相關(guān)的電壓。在節(jié)點A處的電壓通過控制源極跟隨晶體管230的柵極來控制在節(jié)點B處的輸出。行晶體管240通過在線260上的ROW信號控制源極跟隨晶體管230的輸出是否在節(jié)點B處耦合至輸出線250。輸出線250同樣耦合至在陣列110中具有相同列位置但是在該陣列的不同行中的其它像素P。應(yīng)該注意，所示像素P僅僅是一個像素的實例性結(jié)構(gòu)。眾所周知，存在適合于像素的多個不同結(jié)構(gòu)，包括使用那些例如復(fù)位晶體管和輸出包括光信號分量和復(fù)位信號分量的不同信號的結(jié)構(gòu)。
再參考圖1，像素P輸出的電信號是模擬信號。這些信號基本上被模擬處理和數(shù)字化電路(底部)120b或者模擬處理和數(shù)字化電路(頂部)120t進行隨后的處理和數(shù)字化。電路120b，120t將模擬信號轉(zhuǎn)換成等效的數(shù)字信號并且通過數(shù)據(jù)總線181傳送該數(shù)字信號給數(shù)字處理和存儲系統(tǒng)130，以便在數(shù)字域(例如，彩色插入)中進一步處理和存儲。控制電路140通過控制總線182調(diào)整像素陣列110、模擬處理和數(shù)字化系統(tǒng)120b、120t和數(shù)字處理和存儲系統(tǒng)140的活動。
圖3是像素陣列110和模擬處理和數(shù)字化系統(tǒng)120b，120t的更詳細(xì)簡圖。像素陣列110包括像素P的陣列111和行解碼器112。行解碼器112從例如信號線113上的控制電路140中接收行地址。行解碼器112對行地址解碼并且通過驅(qū)動信號線260之一至高邏輯狀態(tài)的同時在低邏輯狀態(tài)處維持其它信號線260來激活陣列111的一行。
每一個模擬處理和數(shù)字化電路120b，120t包含多個采樣和保持電路121和模數(shù)轉(zhuǎn)換器123。采樣和保持電路121的每一個都耦合至像素陣列的相應(yīng)列輸出線250。更具體而言，底部電路120b中的采樣和保持電路121通過線250耦合至奇數(shù)編號的列，同時頂部電路120t中的采樣和保持電路121通過線250耦合至偶數(shù)編號的列。每一個采樣和保持電路121也耦合至信號線122b(用于底部電路120b)或122t(用于頂部電路120t)以便分別接收控制信號SHEb和SHEt。控制信號SHEb和SHEt的狀態(tài)確定采樣和保持電路121何時采樣和保持它們的輸入信號。
每一個采樣和保持電路121跟對應(yīng)的模數(shù)轉(zhuǎn)換器123相關(guān)聯(lián)。每一個模數(shù)轉(zhuǎn)換器123接收通過各自的采樣和保持電路121輸出的信號作為其輸入。每一個模數(shù)轉(zhuǎn)換器123在信號線124b(用于底部電路120b)或信號線124t(用于頂部電路120t)上分別接收控制信號ADEb，ADEt用于確定何時執(zhí)行模數(shù)轉(zhuǎn)換。
現(xiàn)在參考圖4，解釋像素陣列110和頂部和底部模擬處理和數(shù)字化電路120b，120t的操作。當(dāng)行解碼器111對通過設(shè)置信號線260之一至高邏輯狀態(tài)和設(shè)置其它信號線260至低邏輯狀態(tài)而對在信號線112上預(yù)先提供的行地址來進行解碼時開始處理。這在圖4中通過ROW信號在“行i”升高來反映。如前面參考圖2所解釋的那樣，使能ROW信號也使得像素P的輸出耦合至輸出線250。因此，在行i處對應(yīng)于奇數(shù)編號的列的像素P具有耦合至對應(yīng)采樣和保持電路121(在底部電路120b)的輸出，同時在行i處對應(yīng)于偶數(shù)編號的列的像素P使它們的輸出耦合至相應(yīng)的采樣和保持電路121(在頂部電路120t)。
頂部120t和底部120b電路調(diào)整和同時處理單一一行。低信號SHEb和SHEt隨ROW信號的升高也同時升高。這使底部和頂部電路120b中的采樣和保持電路121采樣和保持其相對應(yīng)的像素信號。
然后信號SHEb和SHEt降低。在這一點，采樣和保持電路具有緩沖的像素輸出并且將使得該緩沖信號提供給模數(shù)轉(zhuǎn)換器124。
此后不久，低ADEb和ADEt信號升高。這使能底部和頂部電路120b，120t中的模數(shù)轉(zhuǎn)換器124。在采樣和保持電路121中的用于奇數(shù)和偶數(shù)像素的緩沖信號被轉(zhuǎn)換成數(shù)字信號。然后ADEb和ADEt信號回到低。
由于數(shù)字處理和存儲系統(tǒng)130可獲得數(shù)字信號(在圖4中由信號線DATA上的“行i”表示)，在陣列中的下一行(即，行i+1)重復(fù)該處理，如在行i+1處的ROW信號升高所指示的那樣。重復(fù)該處理直到陣列中的每一行都已經(jīng)被處理。在這一點處，陣列110中的每一個像素P已經(jīng)被處理并且該處理可以重復(fù)用于另一個圖像幀。
上述的設(shè)備和方法因此提供了用于將由陣列110中的每一個像素P輸出的模擬信號轉(zhuǎn)換成數(shù)字信號的高速機制，其中該數(shù)字信號可以被數(shù)字處理和存儲系統(tǒng)130進行數(shù)字處理和保存。然而，例如高速攝影，慢動作攝影，以至從全息照相存儲器系統(tǒng)中檢索信息的一些應(yīng)用要求更快速的像素數(shù)字化。因此，需要和期望用于在成像系統(tǒng)中執(zhí)行數(shù)字化的高速結(jié)構(gòu)。

發(fā)明內(nèi)容
本發(fā)明涉及用于在成像系統(tǒng)中執(zhí)行數(shù)字化的高速結(jié)構(gòu)。在本發(fā)明的系統(tǒng)中，像素陣列與頂部和底部模擬處理和數(shù)字化電路相關(guān)聯(lián)。頂部和底部電路的每一個都耦合至偶數(shù)和奇數(shù)像素。因此，在本發(fā)明中，替代沿相同行的奇數(shù)和偶數(shù)像素分開采樣和保持以及數(shù)字化處理，頂部和底部部分每一個都在像素陣列的不同行上以流水線方式工作。
根據(jù)下面參考附圖給出的本發(fā)明實例性實施例的詳細(xì)描述，本發(fā)明的前述和其它優(yōu)勢和特征將顯而易見。


圖1是現(xiàn)有技術(shù)的圖像處理系統(tǒng)的方框圖；圖2是在圖像處理系統(tǒng)中使用的現(xiàn)有技術(shù)的像素的方框圖；圖3是像素陣列和模擬處理和數(shù)字化系統(tǒng)的底部和頂部部分的詳細(xì)方框圖；圖4是示出圖3中所示設(shè)備的工作的時序圖；圖5是根據(jù)本發(fā)明的圖像處理系統(tǒng)的方框圖；圖6是根據(jù)本發(fā)明原理的像素陣列和模擬處理和數(shù)字化系統(tǒng)的方框圖；圖7是示出圖5中所示設(shè)備工作的時序圖；圖8是使用根據(jù)本發(fā)明原理的模擬處理和數(shù)字化系統(tǒng)的全息照相存儲器器件的詳細(xì)方框圖；和圖9是根據(jù)本發(fā)明原理的可替換實施例的詳細(xì)方框圖。
具體實施例方式
現(xiàn)在參考附圖，其中相同的參考標(biāo)號表示相同的元件，圖5示出結(jié)合本發(fā)明原理的成像系統(tǒng)500的一部分。成像系統(tǒng)包括修改的像素陣列110’，其耦合至修改的頂部和底部模擬處理和數(shù)字化電路120a’，120b’。盡管本發(fā)明的描述使用了諸如“頂部”和“底部”術(shù)語以便指明分開的電路，但是技術(shù)人員將明白，這些分開的電路不需要物理上位于像素陣列的頂部和底部，而是可以位于成像芯片上的任何適宜地方。成像系統(tǒng)還包括數(shù)字處理和存儲系統(tǒng)130。正如圖1中的成像系統(tǒng)100，像素陣列中的像素將光轉(zhuǎn)換成模擬電信號，該模擬電信號被模擬處理和數(shù)字化電路120a’，120b’數(shù)字化并且被數(shù)字處理和存儲系統(tǒng)130進一步處理和存儲在數(shù)字域中。
在所示的實施例中，模擬處理和數(shù)字化電路120a’，120b’通過數(shù)據(jù)總線181耦合至數(shù)字處理和存儲系統(tǒng)。類似的，控制器140通過控制總線182耦合至模擬處理和數(shù)字化電路120a’，120b’、像素陣列110’和數(shù)字處理和存儲系統(tǒng)130。然而，應(yīng)該認(rèn)識到，控制和數(shù)據(jù)信號在成像系統(tǒng)500的部件之間可以進行不同的傳送。例如，替代分開的數(shù)據(jù)和控制總線，信號總線可以用于傳送數(shù)據(jù)和控制信號?？商鎿Q的，控制和/或數(shù)據(jù)信號如果需要的話可以由點對點鏈接從電路發(fā)送到電路或者從電路發(fā)送到系統(tǒng)。
如圖6所示，每一個模擬處理和數(shù)字化電路120a’，120b’包括多個采樣和保持電路121和多個模數(shù)轉(zhuǎn)換器123。采樣和保持電路121的每一個都耦合至跟像素的相應(yīng)列相關(guān)聯(lián)的輸出線250。在本發(fā)明中，模擬處理和數(shù)字化電路120a’，120b’的采樣和保持電路121都耦合至陣列111的奇數(shù)和偶數(shù)編號的列。每一列還具有在列的頂部(120a’)和底部(120b’)處通過相應(yīng)線250與列耦合的采樣和保持電路121。每一個采樣和保持電路121還耦合至信號線122b(用于電路120b’)或122a(用于電路120a’)以便分別接收控制信號SHEa和SHEb。控制信號SHEa，SHEb的狀態(tài)確定采樣和保持電路121何時采樣和保持其輸入信號。
每一個采樣和保持電路121跟相對應(yīng)的模數(shù)轉(zhuǎn)換器123相關(guān)聯(lián)。每一個模數(shù)轉(zhuǎn)換器123接收由采樣和保持電路121輸出的信號作為其輸入。每一個模數(shù)轉(zhuǎn)換器123在信號線124a(用于電路120a)或124b(用于電路120b)上分別接收控制信號ADEa，ADEb用于確定何時執(zhí)行模數(shù)轉(zhuǎn)換。
再參考圖6和圖7的時序圖，解釋修改的像素陣列110’和修改的模擬處理和數(shù)字化電路120a’，120b’的操作。當(dāng)行解碼器112對在信號線112上預(yù)先提供的行地址解碼并且設(shè)置信號線260之一為高邏輯狀態(tài)時開始處理。其它信號線260被設(shè)置為低邏輯狀態(tài)。這在圖6中通過ROW信號在“行i”升高來反映。因為ROW信號升高，從在已解碼的行(即，行i)中的像素中的輸出耦合至輸出線250。另外，為低的SHEa信號同樣被驅(qū)動為高。SHEb信號仍然為低。這使能電路120a中的采樣和保持電路121以便采樣和保持已解碼的行的所有像素信號。
當(dāng)控制電路140發(fā)送一個新的行地址給行解碼器112時，ROW信號然后轉(zhuǎn)變至低邏輯狀態(tài)。當(dāng)行解碼器112完成對行地址解碼，其驅(qū)動對應(yīng)于已解碼的行(即，行i+1)的信號線260為高并且設(shè)置其它信號線260至低邏輯狀態(tài)。這在圖7中通過行信號在“行i+1”處升高來反映。由于ROW信號在行i+1處升高，APEa和SHEb被驅(qū)動為高。APEb和SHEa信號仍然為低。驅(qū)動APEa為高使得電路120a’的模數(shù)轉(zhuǎn)換器123將(電路120a’的)采樣和保持電路121中保持的模擬信號轉(zhuǎn)換為數(shù)字信號。驅(qū)動SHEb為高使得電路120b中的采樣和保持電路121對行i+1的所有像素信號進行采樣和保持。
當(dāng)控制電路140發(fā)送另一個行地址給行解碼器112時，ROW信號然后轉(zhuǎn)變至低邏輯狀態(tài)。當(dāng)行解碼器112完成對行地址解碼，其驅(qū)動對應(yīng)于已解碼的行(即，行i+2)的信號線260為高并且設(shè)置其它信號線260至低邏輯狀態(tài)。這在圖7中通過行信號在“行i+2”處升高來反映。由于ROW信號在行i+2處升高，輸出通過電路120a’的數(shù)模轉(zhuǎn)換器123轉(zhuǎn)換的數(shù)據(jù)。這通過圖7的DATA線上的行i塊(block)來反映。除了數(shù)據(jù)輸出以外，控制信號SHEa和ADEb都被驅(qū)動為高。這使得電路120a’的采樣和保持電路121從行i+2采樣和保持像素信號。這還使得電路120b’的數(shù)模轉(zhuǎn)換器123執(zhí)行其數(shù)字轉(zhuǎn)換。
當(dāng)控制電路140發(fā)送另一個行地址給行地址解碼器112時，ROW信號然后轉(zhuǎn)變至低邏輯狀態(tài)。當(dāng)行解碼器112完成對行地址解碼，其按如上所述驅(qū)動關(guān)于行i+3的信號線260?？刂菩盘朅PEa和SHEb都被驅(qū)動為高，由此允許行i+3的采樣和保持以及對應(yīng)于行i+1的數(shù)據(jù)輸出。
注意，上面的描述假定處理是從行i開始的。在通常的操作中，處理應(yīng)該從第一行開始。如果行i不是第一行，則當(dāng)ROW信號在行i處升高時，信號ADEb將同樣被驅(qū)動為高，和當(dāng)ROW信號在行i+1處再次被驅(qū)動為高時，將獲得對應(yīng)于行i-1的數(shù)據(jù)。在圖7中，如虛線所示，信號跟上述事件相關(guān)聯(lián)。
因此，本發(fā)明修改頂部和底部模擬處理和數(shù)字化電路120a’，120b’以便能夠從奇數(shù)和偶數(shù)列中接收信號。在另一個電路120b’對先前采樣和保持的行執(zhí)行數(shù)字化時，通過使用兩個電路120a’之一來采樣和保持一行像素P，使得處理能力加倍。在這種方式中，在任何給定時間，一個采樣和保持電路被激活，一個模數(shù)轉(zhuǎn)換也被激活。這種流水線輸送方式要求行解碼器以是從前的兩倍速度運行，但是允許數(shù)據(jù)以加倍的速度轉(zhuǎn)換。
正如前面提到的，這樣的高速轉(zhuǎn)換可以在多種應(yīng)用中使用，包括例如讀全息照相存儲器系統(tǒng)。圖8示出了本發(fā)明的成像系統(tǒng)500是如何用在全息照相存儲器系統(tǒng)800中的。全息照相存儲器系統(tǒng)800包括激光器801，用于產(chǎn)生參考光束R。使用可控光學(xué)器件路徑802來聚焦該參考光束以便形成聚焦的光束R’，其照明全息照相記錄介質(zhì)803。響應(yīng)聚焦的光束R’，全息照相記錄介質(zhì)將該聚焦的光束R’衍射成衍射光束R”，其經(jīng)過第二可控光學(xué)器件路徑804以產(chǎn)生光束R，其被本發(fā)明的成像系統(tǒng)500讀出。控制器805調(diào)整激光器801的操作，可控的光學(xué)器件802，全息照相記錄介質(zhì)803的定位，第二可控光學(xué)器件804的操作和成像系統(tǒng)500。
可以延伸本發(fā)明的原理以便通過在附加的模數(shù)轉(zhuǎn)換器123和采樣和保持電路121的使用中修改模擬處理和數(shù)字化電路120a’，120b’，產(chǎn)生更快的成像系統(tǒng)。例如，圖9示出了修改的模擬處理和數(shù)字化電路120a”。被設(shè)計成結(jié)合類似的修改型式的電路120b’(未示出)操作的修改的電路120a”現(xiàn)在使用雙倍數(shù)量的采樣和保持電路121和雙倍數(shù)量的模數(shù)轉(zhuǎn)換器123。原始電路121，123分別被控制信號SHEa1和ADEa1控制，同時附加電路121，123分別被控制信號SHEa2和ADEa2控制。行解碼器以兩倍速度操作，兩組電路121，123以交錯方式操作。在這種方式中，成像系統(tǒng)的速度可以加倍，或者通過使用附加組的采樣和保持電路和模數(shù)轉(zhuǎn)換器123來進一步提高(根據(jù)交錯程度)。
盡管已經(jīng)結(jié)合實例性實施例詳細(xì)描述了本發(fā)明，但是應(yīng)該理解，本發(fā)明不限于上述的實施例。而且，可以修改本發(fā)明以便結(jié)合這里沒有描述的任何數(shù)量的變化，替換，替代或等效的布置，這些都跟本發(fā)明的精神和范圍匹配。
因此，本發(fā)明不受前述說明或附圖的限制，而是僅僅由附屬的權(quán)利要求書的范圍限制。
權(quán)利要求
1.一種全息照相存儲器系統(tǒng)，包括激光器，用于產(chǎn)生參考光束；全息照相介質(zhì)；第一光學(xué)系統(tǒng)，布置在所述激光器和所述全息照相介質(zhì)之間；成像系統(tǒng)；和第二光學(xué)系統(tǒng)，沿著由所述全息照相介質(zhì)從所述參考光束中產(chǎn)生的衍射光束，被布置在所述全息照相介質(zhì)和該成像系統(tǒng)之間；其中所述成像系統(tǒng)還包括，像素陣列，其包括以行和列布置的多個像素，各個列中的像素有選擇地連接列輸出線；第一數(shù)字化電路，其包括分別耦合至所述列輸出線的第一多個第一處理電路；和第二數(shù)字化電路，其包括分別耦合至所述列輸出線的第二多個第二處理電路；其中每一個列輸出線提供像素信號給在所述第一和第二數(shù)字化電路的每一個中的至少一個處理電路。
2.根據(jù)權(quán)利要求1的全息照相存儲器系統(tǒng)，其中所述第一多個第一處理電路中的每一個還包括采樣和保持電路，其包括，第一輸入，其耦合至所述列輸出線的一個列輸出線；第一輸出；和第一使能線，其耦合至所述采樣和保持電路；以及模數(shù)轉(zhuǎn)換器，其包括，第二輸入，其耦合至所述第一輸出；第二輸出；和第二使能線，其耦合至所述模數(shù)轉(zhuǎn)換器。
3.根據(jù)權(quán)利要求2的全息照相存儲器系統(tǒng)，其中所述第二多個第二處理電路中的每一個還包括采樣和保持電路，其包括，第三輸入，其耦合至所述列輸出線的一個列輸出線；第三輸出；和第三使能線，其耦合至所述采樣和保持電路；以及模數(shù)轉(zhuǎn)換器，其包括，第四輸入，其耦合至所述第三輸出；第四輸出；和第四使能線，其耦合至所述模數(shù)轉(zhuǎn)換器。
4.根據(jù)權(quán)利要求3的全息照相存儲器系統(tǒng)，其中所述第一多個在數(shù)目上等于所述第二多個。
5.根據(jù)權(quán)利要求3的全息照相存儲器系統(tǒng)，其中所述第一和第三使能線傳送公共的第一控制信號。
6.根據(jù)權(quán)利要求5的全息照相存儲器系統(tǒng)，其中所述第二和第四使能線傳送公共的第二控制信號。
7.根據(jù)權(quán)利要求3的全息照相存儲器系統(tǒng)，其中所述第一數(shù)字化電路還包括第三多個第三處理電路，其分別耦合至所述列輸出線，所述第三多個第三處理電路中的每一個還包括，采樣和保持電路，其包括，第五輸入，其耦合至所述列輸出線的一個列輸出線；第五輸出；和第五使能線，其耦合至所述采樣和保持電路；以及模數(shù)轉(zhuǎn)換器，其包括，第六輸入，其耦合至所述第五輸出；第六輸出；和第六使能線，其耦合至所述模數(shù)轉(zhuǎn)換器。
8.根據(jù)權(quán)利要求7的全息照相存儲器系統(tǒng)，其中所述第二數(shù)字化電路還包括第四多個第四處理電路，其分別耦合至所述列輸出線，所述第四多個第四處理電路中的每一個還包括，采樣和保持電路，其包括，第七輸入，其耦合至所述列輸出線的一個列輸出線；第七輸出；和第七使能線，其耦合至所述采樣和保持電路；以及模數(shù)轉(zhuǎn)換器，其包括，第八輸入，其耦合至所述第七輸出；第八輸出；和第八使能線，其耦合至所述模數(shù)轉(zhuǎn)換器。
9.根據(jù)權(quán)利要求8的全息照相存儲器系統(tǒng)，其中所述第三多個在數(shù)目上等于所述第一多個。
10.根據(jù)權(quán)利要求8的全息照相存儲器系統(tǒng)，其中所述第三多個在數(shù)目上等于所述第四多個。
全文摘要
一種成像系統(tǒng)，其特征在于通過使用將采樣和保持操作跟模數(shù)轉(zhuǎn)換進行流水線作業(yè)的頂部和底部數(shù)字化電路來高速數(shù)字化像素信號。在操作中，當(dāng)一個數(shù)字化電路執(zhí)行采樣和保持操作時，其它數(shù)字化電路執(zhí)行模數(shù)轉(zhuǎn)換。通過在頂部和底部數(shù)字化電路中使用附加組的采樣和保持電路和模數(shù)轉(zhuǎn)換器來進行流水線操作和交錯操作，可以進一步提高成像系統(tǒng)的速度。
文檔編號H04N5/335GK1746796SQ20051010856
公開日2006年3月15日 申請日期2002年8月16日 優(yōu)先權(quán)日2001年8月17日
發(fā)明者E·漢森, A·卡里姆斯基, K·波斯蒂尼科夫 申請人:微米技術(shù)有限公司