專利名稱：接收器組合的制作方法
背景技術：
本發(fā)明的一個實施例總體涉及適合于電子系統(tǒng)的通信耦合的元件的串行點對點互連技術，并且特別涉及那些具有根據PCI Express BaseSpecification 1.0a(2003年10月7日的勘誤表)(即“PCI Express”)的某些方面的互連技術。其它實施例也被描述。
一種電子系統(tǒng)由若干元件構成，這些元件被設計成通過系統(tǒng)的輸入/輸出(I/O)互連彼此通信。例如，現(xiàn)代計算機系統(tǒng)可以包含下述元件處理器、主存儲器和系統(tǒng)接口(也稱為系統(tǒng)芯片組)。一個元件可以包括一個或多個集成電路(IC)裝置。例如，系統(tǒng)芯片組可以具有一個存儲器控制器中心(MCH)裝置，其使得處理器能夠與系統(tǒng)存儲器和圖形元件通信。此外，I/O控制器中心(ICH)裝置可以被提供，其通過MCH將處理器和存儲器與計算機系統(tǒng)的其它元件(諸如大容量存儲裝置和外設等)連接。在這種情況下，例如由PCI Express定義的單獨的、點對點鏈路可以被用來允許在一對裝置之間進行雙向通信，例如處理器和MCH、MCH和圖形元件、以及ICH和大容量存儲裝置。
PCI Express點對點鏈路可以具有一個或多個可以同時操作的通路(lane)。每條通路具有兩條單向路徑(path)，其也是可同時操作的。每條路徑可以具有單獨的一組發(fā)送器和接收器對(例如，裝置A的端口中的發(fā)送器，裝置B的端口的接收器)。在這種情況下，發(fā)送器和接收器可以驅動和感測傳輸介質，所述傳輸介質例如是印刷布線板上的一對金屬軌跡，其可以橫跨一個板到板連接器?？蛇x擇的，還可以提供其它傳輸介質，例如光纖。
點對點鏈路用于在各裝置之間傳送各種類型的信息。然而，在所謂的“較高層”，在兩個裝置中的對等體(peer)之間的通信(也稱為請求者和完成者)可以利用事務(transaction)來實施。例如，存在存儲器事務，其向存儲器映射的位置傳送數據或者從中傳送數據。在PCIExpress下，還存在消息事務，其傳送各種不同的消息，并且能夠被用于諸如中斷信令、差錯信令以及功率管理等功能。
可以存在三個抽象層，其“建立”事務。第一層可以是事務層，其對于一個事務開始這樣的處理將來自于一個裝置核心的請求或完成數據轉變成數據分組。第二體系結構建立層被稱為數據鏈路層；它確保了通過鏈路往返的分組被正確地接收(通過諸如差錯控制編碼等技術)。第三層被稱為物理層。該層負責通過該鏈路的實際的分組發(fā)送和接收。在給定裝置中的物理層在一側與其數據鏈路層(在相同裝置中)相互作用，在另一側與所述金屬軌跡、光纖或者作為該鏈路的一部分的其它傳輸介質相互作用。物理層可以包含用于發(fā)送器和接收器的電路、并行到串行轉換器和串行到并行轉換器、頻率和相位控制電路以及阻抗匹配電路。它還可以包含對應于其初始化和維護所需要的邏輯功能的電路。分層體系結構可以使得升級更容易，例如，在升級物理層(例如增加發(fā)送和接收時鐘頻率)的同時允許再利用基本上相同的事務層和數據鏈路層。
現(xiàn)在給出物理層的行為的一個例子。一旦加電，裝置A和裝置B上的物理層負責初始化鏈路并使該鏈路為事務就緒。該初始化處理可以包括確定對于該鏈路應該使用多少通路以及該鏈路應該在什么數據速率下操作。在該鏈路被正確初始化后的某一時刻，在裝置A中啟動一個存儲器讀取請求。最后，包括該讀取請求的分組到達裝置A的物理層，該分組包括報頭、差錯控制信息以及由各更高層添加的序號。隨后，物理層獲得該數據分組并將其變換成串行數據流(可能在向其添加成幀(framing)數據之后)，并且例如利用具有預定定時規(guī)則的電差分信號來發(fā)送該流。
一旦裝置B中的物理層看到該信號出現(xiàn)在其接收器輸入端，它就對該信號進行采樣以便恢復該數據流，并且將該流重建為數據分組(例如在去除所述成幀之后)。然后，該分組被向上傳遞到裝置B中的數據鏈路層，該數據鏈路層剝去報頭并檢查差錯；如果不存在差錯，該分組就被向上傳遞到事務層，在該事務層中提取出所述存儲器讀取請求，然后將其發(fā)送給適當的邏輯功能，以便訪問在該請求中所指定的位置。
附圖簡述在附圖中以舉例的方式而不是以限制的方式說明了本發(fā)明的各實施例，其中相同的附圖標記表示相似的元件。應該注意的是，當在本公開內容中提到“一個”實施例時，不一定是指相同的實施例，并且意味著至少一個。


圖1示出了通過串行點對點鏈路彼此耦合的一對集成電路裝置。
圖2示出了鏈路接口電路的一部分的框圖，其被用來在一個集成電路裝置中實現(xiàn)串行點對點鏈路。
圖3描繪了在集成電路裝置的接收器中的符號對準處理。
圖4A和4B是一個示例性符號對準邏輯的電路圖。
圖5顯示了用于產生符號鎖定標記的示例性邏輯電路。
圖6標識了多媒體臺式個人計算機的各種元件，它們中的一些通過PCI Express虛擬信道(VC)彼此通信耦合。
圖7描繪了一個企業(yè)網絡的框圖。
詳細描述本發(fā)明的一個實施例針對串行點對點鏈路的接收器符號對準。圖1示出了通過串行點對點鏈路彼此耦合的一對集成電路裝置。IC裝置104(裝置A)和108(裝置B)可以是包含處理器112和主存儲器114的計算機系統(tǒng)的一部分。在該例子中，串行點對點鏈路120被用來將裝置B的核心與裝置A的核心通信耦合。鏈路120具有兩條單向路徑122，以及用于與每個對應裝置A和B的裝置核心接口的鏈路接口124。在該實施例中，裝置B被稱為計算機系統(tǒng)的根聯(lián)合體，并且向處理器112提供對例如裝置A中的圖形元件的I/O訪問。該根聯(lián)合體可以被分割成圖形和存儲器控制器中心(GMCH)以及I/O控制器中心(ICH)。該ICH將充當GMCH和系統(tǒng)的其它I/O裝置之間的進一步的接口，所述其它I/O裝置包括非易失性大容量存儲器、諸如觸控板或鼠標等指示裝置以及網絡接口控制器(未示出)。點對點鏈路120可以被復制，以用來將裝置B通信耦合到處理器112和主存儲器114。其它以點對點鏈路為特征的平臺體系結構也是可能的。
圖1的接口124可以被看作實現(xiàn)用于串行點對點鏈路的多層體系結構(在上面的背景技術中描述)。圖2中示出了接口124的一些細節(jié)。接口124支持在傳輸介質122和它的對應裝置104、108的數據鏈路層之間的獨立的發(fā)送和接收路徑。在發(fā)送路徑中，具有數據分組形式的信息從數據鏈路層到達，并被劃分成由編碼塊208編碼的符號。由塊208進行編碼的一個目的是嵌入一個時鐘信號，這樣就不需要將單獨的時鐘信號發(fā)送到傳輸介質122中。該編碼可以是公知的8B-10B，其中將一個8比特量轉換成一個10比特量；其它編碼方案也是可能的。在一些情況下，例如當在介質122中發(fā)送單獨的選通或時鐘信號時，可能不需要這種編碼。
在塊208中的編碼之后，各數據單元(這里稱作符號)由模擬前端(AFE)發(fā)送塊214的并行到串行塊212處理，用以產生比特流。注意，這里用到的“比特(bit)”可能表示多于兩種不同的狀態(tài)，例如二進制比特、三進制比特等。術語“比特”用在這里僅是為了方便，并非打算限制到二進制比特。隨后，該比特流被驅動進入傳輸介質122。如在上面的背景技術中解釋的那樣，該傳輸介質可以是形成在印刷布線板中的一對金屬軌跡。其它形式的傳輸介質122可以被替換地使用，比如光纖。
塊208-214的序列可以用于點對點鏈路120(圖1)的單獨通路。通常，在點對點鏈路120中可以有多于一個通路，這樣從數據鏈路層接收的分組可以在多條線路上被“剝去(striped)”以用于傳輸。
現(xiàn)在轉向圖2中示出的接口124的接收側，每條通路具有其相關的AFE接收塊224，其用來接收來自傳輸介質122的信息流，例如通過對傳輸機制122中的信號進行采樣。AFE接收塊224在傳輸介質122的信令和IC裝置104的信令之間進行轉換(例如，芯片上互補金屬氧化物半導體(CMOS)邏輯信令)。如在下面將進行解釋的那樣，該信息流表示M比特符號序列(其中M是大于1的整數)，其已在該串行點對點鏈路120上由裝置B發(fā)送(見圖1)。
由AFE接收塊224提供的比特流被饋送到符號對準邏輯228中，其用來對準或鎖定到已被接受的符號上。換句話說，如將在下面解釋的那樣，符號對準邏輯228會在所接受到的比特流內劃定正確的符號邊界，以用來由裝置104中的物理層的后續(xù)部分使用。經符號對準的比特流然后可以被饋送給解碼塊232，其解除由編碼塊208執(zhí)行的編碼(例如10B-8B解碼，從而產生每個包含8個二進制比特的信息符號)。然后，被解碼的符號被饋送給彈性緩沖器EB 234。EB 234用來補償在裝置B內發(fā)送所述符號的速率的容差和裝置A的本地時鐘信號(local_clk)之間的任何差異。該local_clk被用來從EB 234卸載符號，以及在一些情況下操作通路到通路糾偏(deskew)邏輯電路238(在鏈路120包含多于一條通路的情況下)。應該注意的是，解碼塊232(如果被提供的話)可以位于更下游，即在EB 234的輸出端或者在糾偏邏輯238的輸出端。
為了幫助解釋符號對準邏輯228怎樣執(zhí)行它的任務，圖3描繪了所接收到的由裝置B發(fā)送的信息流304的例子。信息流304可以包含一個比特序列308(例如，二進制比特)。盡管裝置B可能已經知道正被發(fā)送的流的每個M比特段是一個單獨的符號，但是它可能還沒有在傳輸中為每個符號劃界。該符號可以是一個“數據”符號，其代表已經由數據鏈路層、事務層或者諸如裝置核心的某一其它更高層提供的有效載荷?；蛘?，一個符號可以是“非數據”符號，例如由物理層、數據鏈路層或者事務層的其中一個產生的專用符號，其用來獲得對于正在串行點對點鏈路上發(fā)送的信息的某種類型的控制。這種非數據符號的幾個例子將在下面作為PCI Express專用符號給出。
PCI Express定義了若干專用符號，其被添加到正被傳送的分組中。例如，專用符號可以被添加來標記分組的開始和結束。這樣做是為了讓接收裝置知道一個分組從哪里開始以及從哪里結束。對于源自事務層和數據鏈路層的分組添加不同的專用符號。此外，存在稱為“SKP”(跳越)的專用符號，其將由物理層使用來補償在兩個通信端口的操作數據速率中的小的差異。還存在稱為“COM”(逗號)的專用符號，其將被物理層使用來進行通路和鏈路初始化。
仍舊參考圖3，用于對準在所接收到的信息流304中的符號的方法包含將該流的各M比特段和預定義的非數據符號進行比較。因此，在圖3中顯示了一系列M比特段312，314，316，…332，其中如圖所示，每個段在該流中相對于其緊鄰段偏移1比特。因此，例如，M比特段314與M比特段312偏移1比特，在本例中，M比特段314在時間上位于M比特段312之后1比特。
如果信息流304的一個M比特段和該預定義的非數據符號之間存在匹配，則符號對準邏輯228(見圖2)聲明(assert)一個表示符號對準的標記。此后，IC裝置104(裝置A)將跟隨在該匹配段之后的每個連續(xù)的、不重疊的M比特段作為一個單獨的符號來對待(對于特定點對點鏈路的給定通路)。在該例子中，緊接在已經匹配的M比特段314之后的是M比特段316，這樣M比特段316、324、332等被認為是單獨的符號。隨后，這些符號中的每一個可以被解碼或者作為整體由后續(xù)邏輯(例如解碼塊232，見圖2)另外處理。
在圖3的例子中，假定每個M比特段包含4個比特，其可能被存儲在一組編號為0-3的四個存儲組中。當然，采用4比特僅是一個例子，因為可以這里的技術可以應用于具有大于1的任意數量比特的任何M比特段。如果符號對準邏輯228能夠順序地捕獲這樣的4比特段(即按順序通過存儲組0-3工作，然后從存儲組0重復)，則很明顯的是當存在與特定4比特段的匹配時，后續(xù)的4比特段(現(xiàn)在被視為符號)將在與第一匹配段相同的存儲組中可用。因此，在圖3中，對準邏輯被稱為“鎖定”在存儲組2上，其包含M比特段316，并且該存儲組將隨后包含M比特段324、332等。因此，將被前送到下一個符號處理邏輯塊的每個符號來自于存儲組2。圖4中示出了用于處理10比特段(其中，每個符號被假定為10比特寬)的符號對準邏輯的一個例子。
現(xiàn)在轉向圖4A和4B，其中顯示了對應于本發(fā)明一個實施例的符號對準邏輯228的一部分，其利用了由PCI Express提供的專用的、非數據符號。段形成部件404負責利用M(這里是10)個存儲組捕獲該流的多個M比特段。應當注意，對于從AFE接收的該流中的每個比特的鐘控是根據所接收的時鐘信號grxclk執(zhí)行的。該時鐘信號已經基于由裝置B在傳輸介質122(見圖2)中發(fā)送或嵌入的時鐘信號而導出。該grxclk的每個周期可能被用于將來自AFE的信息流中的下一個比特移位到下一個存儲組。
所捕獲的各10比特段或模式(pattern)被與一個相對獨特的字符作比較，例如在PCI Express下定義的COM(逗號)。由于在PCI Express下給定字符或者符號可能具有兩個不同形式，一個具有正不均衡性(disparity)，另一個具有負不均衡性(鑒于傳輸介質122上的差分信令)，因此兩個比較器組408、412被提供來作該比較。盡管在本例中COM被用作專用的、非數據符號，另一個被設計成不太可能匹配該流中的任何一組M個連續(xù)比特的非數據符號(除非發(fā)送裝置知道它正在發(fā)送該非數據符號)可以替換地在這里被用于符號對準的目的。
響應于與COM的比較，比較器408、412中的每一個提供M個組命中(bank hit)信號(在本例中，每個比較器提供十個組命中信號)。應當注意，對于每個組，正、負不均衡性比較的結果是ORed，這樣比較器邏輯能夠對所接收到的信息流中的正不均衡性或負不均衡性起作用。這導致被饋送到優(yōu)先級編碼器416的輸入端的M個組命中信號。該優(yōu)先級編碼器416被設計成給予兩個或多個命中當中的較早的一個優(yōu)先級，這樣，單個組被選擇作為要鎖定的那一個。編碼器416的輸出端被耦合到多路復用器420的輸出端，其現(xiàn)在是一個M比特符號。隨后，符號Rxdata[9:0]根據所接收的時鐘grxclk而被前送到下一個符號處理塊(這里的解碼塊232，見圖2)，如圖所示。
現(xiàn)在轉向圖5，該圖顯示了用于通過符號對準邏輯產生一個對準或鎖定標記的示例性邏輯電路。在本例中，一個中間鎖定標記信號kalignlck響應于一個組命中信號而被產生(即其中一個數據組現(xiàn)在包含該匹配的非數據符號)。因此，圖5中的鎖存標記產生電路通過寄存器級傳播該bank_hit(組命中)信號，并且在該處理中將該信號轉換到IC裝置104(見圖2)的本地時鐘域中。在本例中的本地時鐘由lgclk表示，并且在后一時鐘域中的最終的鎖定信號由gp_gi_kalignlck給出。
應當注意，當且僅當后續(xù)符號處理級通過聲明復位時鐘來請求重新進行對準處理時，圖5中的邏輯允許該標記被去聲明(deassert)。這個復位時鐘信號可以是異步的，并且在kalignlck標記被復位前(見圖4A中的示例性邏輯420)被交叉鐘控(clock cross)到接收時鐘域(grxclk)。
在上述的實施例中，符號對準邏輯一看到鎖定(例如，在存儲組中匹配預定義非數據符號的10比特段)就立即聲明該鎖定標記。返回圖2，接口124(見圖1)的鏈路訓練狀態(tài)機(LTSM)604響應于被聲明的該鎖定標記開始分析現(xiàn)在正由該對準邏輯提供的符號，并且尋找預定義的符號訓練序列。如果在該鎖定標記被聲明后的一個預定時間段內，一個特定的預定義訓練序列被LTSM 604發(fā)現(xiàn)，則該鎖定標記被保持。否則，該LTSM用信號通知該符號對準邏輯通過聲明復位時鐘(見圖5)來重新進行對準處理。應當注意，存在幾種可能需要重新進行對準處理的不同情況。除了在接收時鐘處的同步丟失之外，所述這些情況還包括在給定時間周期內沒有接收到預定義的訓練序列(例如，PCI Express TS1/TS2有序集(Ordered Set)，其中導致鎖定標記被聲明的COM符號是該有序集的第一個符號)、在串行點對點鏈路的訓練期間的另一個失敗以及功率管理命令。
用于符號對準的上述方法和設備的一個優(yōu)點在于，它是一個相對比較魯棒的技術，其為串行點對點鏈路提供了符號對準的重要功能。在符號對準處理中的失敗意味著不正確的信息將被前送到下一個符號處理級，這樣該鏈路不能變得可操作，除非發(fā)生正確的符號對準。應當注意，符號對準處理不僅可以在加電后開始操作鏈路之前的初始訓練期間執(zhí)行，而且可以在由IC裝置接收也許每個分組期間執(zhí)行(其中，假設每個分組將時常包括一個或多個專用非數據符號的事例，從而允許每當有必要再次確認符號對準時在給定通路的正常操作期間重復符號對準)。上述邏輯電路的設計特別適合于允許高效地處理針對重新對準的該操作中的(on the fly)請求。
其它系統(tǒng)實施例上述鏈路接口電路和方法還可以在IC裝置中實現(xiàn)，所述IC裝置被設計用來通過串行點對點互連技術進行通信，該技術提供了對于多媒體的等時(isochronous)支持。等時支持是特定類型的QoS(服務質量)保證，其中利用確定性的、與時間有關的方法來傳送數據。基于平臺的等時支持依賴于已記入文獻的系統(tǒng)設計方法，其使得需要對系統(tǒng)資源的恒定或專用級別的訪問的應用以給定時間間隔獲得所需要的帶寬。
一個例子是在臺式機上觀看來自于公司CEO的員工廣播，同時趕一個報告，如圖6所示。數據從內聯(lián)網被路由到臺式機的主存儲器中，其中該應用利用該數據產生一個音頻流和一個視頻流，該音頻流通過插卡(add-in card)被發(fā)送到用戶的耳機中，該視頻流通過圖形控制器被發(fā)送到顯示器。如果在該臺式個人計算機(PC)中發(fā)生同時操作，例如盤讀取、從因特網上下來的數據、字處理、電子郵件等，那么就不能保證音頻和視頻流會確實地無毛刺。數據僅以“最努力(besteffort)”的方法被傳送。當各應用程序競爭相同的資源時，用戶可能感受到跳越或停滯。PCI Express中的等時性(isochrony)解決了這個問題，這是通過建立一種機制來保證時間敏感的應用程序能夠確保得到足夠的系統(tǒng)資源來實現(xiàn)的。例如，在圖6中，視頻時間敏感數據會被保證足夠的帶寬，從而以諸如電子郵件等不重要數據為代價來防止跳越。
上述鏈路接口電路和方法還可以在IC裝置中實現(xiàn)，所述IC裝置被設計成通過使用在通信設備中的串行點對點鏈路技術進行從嵌入式應用程序到基于機架(chassis-based)的交換系統(tǒng)的通信。在高級交換中，提供通過交換結構對等地發(fā)送分組的機制。這些市場還得益于可用于PCI Express的服務器級的基于硬件的誤差檢測。在通信設備內可能存在兩種主要類型的使用，即控制平面處理和數據平面處理?？刂破矫嬷傅氖窍到y(tǒng)的控制和配置。串行鏈路可以被用作接口，以便配置和控制在大量系統(tǒng)中的處理器和卡?；跈C架構建的交換機通常具有各種卡，所述卡能夠被插入并被使用?；跈C架的交換機可以提供現(xiàn)場可升級性。大多數交換系統(tǒng)提供了這樣一種能力即最初僅填充一半機架，隨著用戶需求或數量的增加而添加具有附加端口和更快速度的連接的卡。串行鏈路技術能夠被用作控制平面互連，以便配置并監(jiān)視安裝在系統(tǒng)內的不同類型的卡。例如，PCI Express內的枚舉和已建立的配置協(xié)議使其自身可用于低引腳數的高帶寬接口以用來配置卡和服務。
數據平面指的是數據流過的實際路徑。在數據平面中，高級交換擴展能夠定義機制來通過交換結構、在對等鏈路上封裝并發(fā)送PCIExpress數據分組。
PCI Express核心體系結構可以提供一個堅實的基礎來滿足新的互連需求。高級交換(AS)體系結構覆蓋在該核心上，并且通過利用在事務層處插入到PCI Express數據分組前面的特定AS報頭來建立高效的、可縮放并且可擴展的交換結構。AS交換機僅檢查所述報頭的內容，該報頭提供了路由信息(向哪里發(fā)送分組)、通信量等級ID(服務質量信息)、擁塞避免(用來防止通信量堵塞)、分組大小以及協(xié)議封裝。通過分離路由信息，交換機設計更簡單并且更為成本有效。此外，向分組添加外部報頭使得所述交換結構能夠封裝任意數量的現(xiàn)有協(xié)議。
上述鏈路接口電路和方法還可以在IC裝置中實現(xiàn)，所述IC裝置被設計成通過用于網絡連接的串行點對點互連技術進行通信(例如代替千兆比特以太網)。該網絡連接可以用于公司移動和臺式計算機共享文件、發(fā)送電子郵件以及瀏覽因特網?？梢灶A期服務器以及通信設備實現(xiàn)這種網絡連接。圖7中顯示了企業(yè)網絡內的這種網絡連接的一個實例。
雖然上面的實例可以在組合和時序邏輯電路的情境中描述本發(fā)明的實施例，但是本發(fā)明的其它實施例也可以通過軟件來實現(xiàn)。例如，一些實施例可以被提供為計算機程序產品或者軟件，其可以包括機器或計算機可讀介質，所述機器或計算機可讀介質在其上存儲有指令，所述指令可以被用來對計算機(或其它電子裝置)進行編程來執(zhí)行根據本發(fā)明一個實施例的處理。在其它實施例中，操作可以由包含微代碼、硬布線邏輯的特定硬件組件執(zhí)行，或者由經編程的計算機組件和常規(guī)硬件組件的任意組合來執(zhí)行。
此外，一個設計可能經歷各種階段，從創(chuàng)建到仿真到制造。代表一個設計的數據可以代表多種方式的設計。首先，如在仿真中有用的那樣，可以利用硬件描述語言或者其它功能描述語言來表示硬件。此外，可以在設計過程的某些階段產生具有邏輯和/或晶體管門的電路級模型。此外，大多數設計在某一階段達到了表示硬件模型中的各種裝置的物理放置的數據級別。在使用傳統(tǒng)半導體制造技術的情況下，表示硬件模型的數據可以是對于被用來生產集成電路的掩模指定在不同掩模層上的各種特征的存在或不存在的數據。在設計的任何表示中，數據可以以任何機器可讀介質的形式被存儲。被調制或以其它方式產生的用來發(fā)送這種信息的光波或電波、存儲器或者諸如盤的磁或光存儲裝置可以是機器可讀介質。任何這些介質可以“攜帶”或“表示”所述設計或軟件信息。當表示或攜帶所述代碼或設計的電載波被發(fā)送時(到執(zhí)行對電信號的拷貝、緩沖或者重傳的程度)，一個新的拷貝就被制成。因此，通信提供商或者網絡提供商可以制作產品(載波)的多個拷貝，所述產品以本發(fā)明的一個實施例為特征。
總之，描述了一種用于串行點對點鏈路的接收器符號對準的方法和設備的各種實施例。在前面的說明書中，參考本發(fā)明的特定典型實施例描述了本發(fā)明。然而，很明顯的是在不背離所附權利要求書中闡述的本發(fā)明的更寬的精神和范圍的情況下，還能夠進行各種修改或改變。例如，盡管描述了一個利用串行點對點鏈路作為(例如臺式機、服務器或者筆記本計算機中的)印刷布線板的兩個裝置之間的芯片到芯片連接的系統(tǒng)實施例，但是，符號對準技術還可以與作為外部總線的一部分的串行點對點鏈路一同使用，所述外部總線用于連接計算機與諸如鍵盤、監(jiān)視器、外部大容量存儲裝置或者攝影機等外設。該點對點鏈路不僅可以被使用在計算機系統(tǒng)中，而且還可以使用在專用通信產品中，例如移動電話單元、電信交換機以及數據網絡路由器。相應地，說明書和附圖應被認為是說明性的而不是限制性的。
權利要求
1.一種方法，包括a)在第一集成電路(IC)裝置中接收比特流，該流代表由第二IC裝置在耦合該第一和第二裝置的串行點對點鏈路上發(fā)送的符號序列，其中每個符號具有M＞1比特的長度；b)將該流的第一M比特段和一個非數據符號作比較；c)將該流的第二M比特段和該非數據符號作比較，第二段相對于第一段在該流中偏移1比特；d)如果在第二段和該非數據符號之間存在匹配，則聲明一個表示符號對準的標記，并且在第一裝置中將緊跟在第二段的多個連續(xù)的非重疊M比特段中的每一個當作單獨的符號對待；以及e)確定跟隨在第二段之后的所述多個M比特段是否是具有該非數據符號的事例的預定義的訓練序列，如果不是的話則去聲明該標記以表示沒有符號對準，并且如果是的話則保持該標記。
2.根據權利要求1的方法，其中，所述非數據符號被設計成不太可能匹配該流中的任何一組M個連續(xù)比特，除非第二裝置知道它正在發(fā)送該非數據符號。
3.根據權利要求1的方法，其中所述非數據符號是PCI ExpressCOM。
4.根據權利要求1的方法，還包括，在d)之后將在第一裝置中跟隨在第一段之后接收到的一組符號與一組訓練符號作比較，并且如果在這兩組之間失配的話則去聲明所述標記。
5.一種集成電路(IC)裝置，包括模擬前端(AFE)，用來發(fā)送和接收表示M比特符號的序列的信息流，該AFE是該IC裝置和另一個IC裝置之間的串行點對點鏈路的一部分；以及對準邏輯，其包括a)段形成電路，用來從該AFE接收由所述另一個IC裝置發(fā)送的信息流，該段形成電路具有M個存儲組，用來分別捕獲該流的多個M比特段，所述多個M比特段中的每一個在該流中相對它的相鄰段偏移1比特；b)比較器電路，其具有耦合到所述M個存儲組的輸入端，該比較器部件將所捕獲的多個M比特段中的每一個與所存儲的非數據符號值作比較，并且作為響應提供M個組命中信號；c)優(yōu)先級編碼器電路，其具有被耦合來接收所述M個組命中信號的輸入端；d)多路復用器電路，其具有耦合到所述M個存儲組的輸入端以及耦合到該編碼器電路的輸出端的控制輸入端。
6.根據權利要求5的集成電路，其中所述對準邏輯還包含耦合到該比較器電路的輸出端的控制邏輯，用來響應于被聲明的所述M個組命中信號中的任何一個而聲明一個鎖定信號，當該鎖定信號被聲明時，該鎖定信號使得該多路復用器能夠從由該編碼器電路的輸出表示的M個存儲組的其中一個選擇M比特段。
7.根據權利要求6的集成電路，還包括鏈路訓練狀態(tài)機(LTSM)，其具有耦合到該多路復用器的輸出端的輸入端，響應于該鎖定信號被聲明，該LTSM對于一個預先定義的符號訓練序列檢查該多路復用器電路的輸出，并且如果該預先定義的訓練序列沒有在跟隨鎖定信號聲明的預定義數量的時鐘周期內被檢測到，則向該控制邏輯發(fā)信號以便去聲明該鎖定信號。
8.根據權利要求5的集成電路，其中，該模擬前端(AFE)將根據接收時鐘來接收表示M比特符號序列的信息流，并且該對準邏輯由該接收時鐘來鐘控。
9.根據權利要求5的集成電路，其中，所述非數據符號值是在PCIExpress下對COMma符號給定的值。
10.一種系統(tǒng)，包括處理器；主存儲器；以及集成電路(IC)裝置，其與該處理器和該主存儲器通信耦合并且為該處理器提供I/O訪問，該IC裝置具有支持串行點對點鏈路的鏈路接口電路，該電路具有模擬前端(AFE)，其用來在根聯(lián)合體和另一個裝置之間發(fā)送和接收表示M比特符號序列的信息流，其中M是大于1的正整數；以及對準邏輯，其包括a)段形成電路，用來從該AFE接收由所述另一個裝置發(fā)送的信息流，該段形成電路具有M個存儲組，用來分別捕獲該流的多個M比特段，所述多個M比特段中的每一個在該流中相對相鄰段偏移1比特；b)比較器電路，其具有耦合到所述M個存儲組的輸入端，該比較器部件將所捕獲的多個M比特段中的每一個與所存儲的非數據符號值作比較，并且作為響應在其輸出端提供M個組命中信號；以及c)多路復用器電路，其具有耦合到所述M個存儲組的輸入端以及耦合到該比較器電路的輸出端的控制輸入端。
11.根據權利要求10的系統(tǒng)，其中該對準邏輯還包括耦合到該比較器部件的輸出端的控制邏輯，用來響應于所述M個組命中信號中的任何一個被聲明而聲明一個鎖定信號，當該鎖定信號被聲明時，該鎖定信號使得該多路復用器能夠從所述M個存儲組的其中一個選擇M比特段。
12.根據權利要求10的系統(tǒng)，還包括鏈路訓練狀態(tài)機(LTSM)，其具有耦合到該多路復用器的輸出端的輸入端，響應于該鎖定信號被聲明，該LTSM對于一個符號訓練序列檢查該多路復用器的輸出，并且如果該訓練序列沒有在跟隨鎖定信號聲明的預定義數量的時鐘周期內被檢測到，則向該控制邏輯發(fā)信號以便去聲明該鎖定信號。
13.根據權利要求10的系統(tǒng)，其中，該模擬前端(AFE)將根據接收時鐘來接收表示M比特符號序列的信息流，并且該對準邏輯由該接收時鐘來鐘控。
14.根據權利要求10的系統(tǒng)，還包括圖形元件，并且其中該IC裝置是圖形和存儲器控制器中心(GMCH)，該圖形和存儲器控制器中心(GMCH)將該處理器與該主存儲器和該圖形元件通信耦合。
15.根據權利要求13的系統(tǒng)，其中該接收時鐘由該AFE從一個發(fā)送時鐘導出，該發(fā)送時鐘由所述另一個裝置嵌入在傳輸中。
16.根據權利要求10的系統(tǒng)，其中該IC裝置是I/O控制器中心(ICH)，該I/O控制器中心(ICH)將該處理器與各外設通信耦合。
全文摘要
一個比特流在第一集成電路(IC)裝置中被接收，其中，該流表示由第二裝置在耦合這兩個裝置的串行點對點鏈路上發(fā)送的符號序列。該流的第一和第二M比特段被與一個非數據符號相比較。第二M比特段在該流中相對于第一M比特段偏移1比特。如果在第一段和非數據符號之間存在匹配，則聲明一個表示符號對準的標記。于是，跟隨在第一段之后的多個連續(xù)的非重疊M比特段被視為單獨的符號。其它實施例也被描述并被要求保護。
文檔編號H04L7/04GK1902614SQ200480039646
公開日2007年1月24日 申請日期2004年12月23日 優(yōu)先權日2003年12月31日
發(fā)明者L·雷諾, D·M·普菲爾, S·科塔姆雷迪, S·G·米特班德 申請人:英特爾公司