亚洲成年人黄色一级片,日本香港三级亚洲三级,黄色成人小视频,国产青草视频,国产一区二区久久精品,91在线免费公开视频,成年轻人网站色直接看

為串行點到點鏈路通過非數(shù)據(jù)符號處理進行通道到通道的偏斜校正的制作方法

文檔序號:7609754閱讀:222來源:國知局
專利名稱:為串行點到點鏈路通過非數(shù)據(jù)符號處理進行通道到通道的偏斜校正的制作方法
技術(shù)領(lǐng)域
本發(fā)明的實施例一般涉及適用于電子系統(tǒng)的通信連接部件的串行點到點互連技術(shù),尤其涉及那些具有遵循PCI Express基本規(guī)范1.0a(其勘誤表日期為2003年10月7日)(“PCI Express”)的某些方面的技術(shù)。本文還描述了其他一些實施例。
背景技術(shù)
電子系統(tǒng)是由一些單元組成,這些單元被設(shè)計成在系統(tǒng)的輸入/輸出(I/O)互連上進行相互通信。例如,現(xiàn)代計算機系統(tǒng)可包括以下單元處理器、主存儲器、系統(tǒng)接口(也稱為系統(tǒng)芯片組)。一個單元可包括一個或多個集成電路(IC)設(shè)備。例如,系統(tǒng)芯片組可具有存儲器控制器集線裝置(MCH)設(shè)備,該裝置設(shè)備使得處理器能與系統(tǒng)存儲器和圖形單元進行通信。此外,可設(shè)置I/O控制器集線裝置(ICH),它經(jīng)由MCH將處理器和存儲器連接到比如大容量存儲設(shè)備與外圍設(shè)備的計算機系統(tǒng)的其他單元。在這種情況下,可以用分開的點到點鏈路(如由PCI Express定義的鏈路)來在成對設(shè)備(如處理器與MCH、MCH與圖形單元、ICH與大容量存儲設(shè)備)之間實現(xiàn)雙向通信。
PCI Express點到點鏈路可具有一條或多條能同時工作的通道。各通道具有兩條也可同時工作的單向路徑。每條路徑可具有單組的發(fā)射機和接收機對(例如,設(shè)備A的端口中的發(fā)射機,設(shè)備B的端口中的發(fā)射機)。在這種情況下,上述發(fā)射機和接收機可驅(qū)動和檢測某種傳輸介質(zhì),例如印制接線板中可穿過板到板之間的連接器的一對金屬跡線(metal trace)。另外,也可提供其他傳輸介質(zhì),例如光纖。
點到點鏈路用來在設(shè)備之間傳送各種類型的信息。然而,在所謂的“較高層”處,可利用事務(wù)處理來在兩設(shè)備中的對等體(也稱為請求者與完成者)之間進行通信。例如,存在將數(shù)據(jù)傳送到存儲器映射位置或者從該位置傳送數(shù)據(jù)的存儲器事務(wù)處理。根據(jù)PCI Express規(guī)范,也存在傳遞各種消息的消息事務(wù)處理,且可用于比如中斷信令、誤碼信令和電源管理等功能。
可存在三個“構(gòu)建”事務(wù)處理的抽象層。第一層是事務(wù)處理層,該層開始將來自設(shè)備核的請求或完成數(shù)據(jù)轉(zhuǎn)換成用于事務(wù)處理的數(shù)據(jù)分組的過程。第二結(jié)構(gòu)構(gòu)建層稱為數(shù)據(jù)鏈路層,它確保正確接收通過跨鏈路來回傳輸?shù)姆纸M(通過誤碼控制編碼等技術(shù))。第三層稱為物理層。該層負責分組在鏈路上的實際發(fā)送和接收。一方面給定設(shè)備中的物理層與其數(shù)據(jù)鏈路層(在同一設(shè)備中)相互作用,另一方面則與金屬跡線、光纖或其他作為鏈路一部分的傳輸介質(zhì)相互作用。該物理層可包含發(fā)射機和接收機電路、并-串轉(zhuǎn)換器與串-并轉(zhuǎn)換器、頻率與相位控制電路以及阻抗匹配電路。它也可包含提供其初始化和維護所需的邏輯功能的電路。在升級物理層(例如,增加發(fā)射和接收時鐘頻率)時,例如通過允許重新使用基本相同的事務(wù)處理和數(shù)據(jù)鏈路層,分層結(jié)構(gòu)可使得升級變得更為容易。
現(xiàn)在給出關(guān)于物理層行為的示例。一旦加電,設(shè)備A和設(shè)備B上的物理層便負責對鏈路進行初始化,并使其為進行事務(wù)處理做好準備。該初始化過程可包括確定應(yīng)當將多少通道用于鏈路,且確定該鏈路應(yīng)當以多大的數(shù)據(jù)數(shù)據(jù)速率來工作。在正確初始化鏈路后的某個時刻,在設(shè)備A中初始化存儲器讀請求。最終,包括該讀請求的分組到達設(shè)備A的物理層,該分組包括由上述較高層添加的報頭、誤碼控制信息和序列號。然后,物理層接收該數(shù)據(jù)分組,將其變換成串行的數(shù)據(jù)流(該變換可能發(fā)生在將組幀數(shù)據(jù)加入到它后),并使用具有預定定時規(guī)則的電差動信號來傳送該數(shù)據(jù)流。
一旦設(shè)備B的物理層在其接收機的輸入處發(fā)現(xiàn)上述信號,它便采樣該數(shù)據(jù),以將其恢復成數(shù)據(jù)流,并將該數(shù)據(jù)流重新構(gòu)建成數(shù)據(jù)分組(例如,在除去組幀數(shù)據(jù)后)。然后,將該分組向上傳送到設(shè)備B的數(shù)據(jù)鏈路層,該數(shù)據(jù)鏈路層剝離報頭,并進行誤碼校驗;如果不存在誤碼,則將該分組向上傳送到事務(wù)處理層,在該層中讀存儲器請求被提取并且然后發(fā)送到合適的邏輯功能單元,以訪問該請求中規(guī)定的位置。


在附圖中通過示范性而非限制性的方式說明本發(fā)明的實施例,在這些圖中,用類似的附圖標記表示類似的構(gòu)成要素。應(yīng)當注意,在本公開中,對本發(fā)明的“一個”實施例的多次引用不必一定指同一個實施例,且上述“一個”意味著至少一個。
圖1說明了一對通過串行點到點鏈路相互連接的集成電路設(shè)備。
圖2示出了用來在集成電路設(shè)備中實現(xiàn)串行點到點鏈路的鏈路接口電路一部分的框圖。
圖3描繪了用于在該例中服務(wù)于具有四條通道的鏈路的偏斜校正(deskew)電路的框圖。
圖4A-4B示出了單條通道的偏斜校正電路示例的詳細框圖。
圖5是說明了偏斜校正過程的示例定時圖。
圖6A-6B示出了另一個偏斜校正過程的示例定時圖。
圖7標識了多媒體臺式個人計算機的各種單元,且這些單元中的一些單元通過PCI Express虛擬通道(VC)互相通信連接。
圖8描繪了企業(yè)網(wǎng)的框圖。
具體實施例方式
本發(fā)明的實施例是針對串行點到點鏈路的多條通道的接收機偏斜校正。圖1說明了一對通過串行點到點鏈路相互連接的集成電路設(shè)備。IC設(shè)備104(設(shè)備A)與108(設(shè)備B)可以是包含處理器112與主存儲器114的計算機系統(tǒng)的一部分。在該例中,串行點到點鏈路120用來將設(shè)備B的核與設(shè)備A的核通信連接在一起。鏈路120具有兩條單向的路徑122,這兩條路徑具有用來與設(shè)備A和B的各自的設(shè)備核進行接口的鏈路接口124。
在本實施例中,設(shè)備B稱為計算機系統(tǒng)的根聯(lián)合體(rootcomplex),并為處理器112設(shè)置了到設(shè)備A的圖形單元的I/O訪問。根聯(lián)合體可以分成圖形與存儲器控制器集線裝置(GMCH)和I/O控制器集線裝置(ICH)。該ICH還可用作GMCH與系統(tǒng)的其他I/O設(shè)備的接口,這些其它I/O設(shè)備包括非易失性大容量存儲設(shè)備、指向設(shè)備(如跟蹤墊或鼠標)以及網(wǎng)絡(luò)接口控制器(未示出)??蓮椭泣c到點鏈路120,以將設(shè)備B通信連接到處理器112和主存儲器114。還可能有其他的以點到點鏈路120為特征的平臺體系結(jié)構(gòu)。
圖1的接口124可視為串行點到點鏈路實現(xiàn)的多層結(jié)構(gòu)(在上文背景技術(shù)中作了描述)。圖2說明了接口124的一些細節(jié)。接口124支持在傳輸介質(zhì)122與其各自設(shè)備104、108的數(shù)據(jù)鏈路層之間的獨立的發(fā)送和接收路徑。在發(fā)送路徑中,數(shù)據(jù)分組形式的信息來自數(shù)據(jù)鏈路層,并被分成由編碼模塊208進行編碼的符號。用模塊208進行編碼的目的是嵌入時鐘信號,使得不需要將分離的時鐘信號發(fā)送到傳輸介質(zhì)122中。這種編碼可以是公知的8B-10B編碼,其中,將8位量轉(zhuǎn)換成了10位量,當然其他編碼方案也是可以的。在某些場合,例如在介質(zhì)122中發(fā)送分開的選通或時鐘信號時,就不需要這樣的編碼。
在模塊208中進行編碼后,用模擬前端(AFE)發(fā)送模塊214的并-串模塊212來處理數(shù)據(jù)單位(此處稱為符號),以產(chǎn)生位的數(shù)據(jù)流。注意,此處使用的“位”可代表不止兩種不同狀態(tài),例如二進制位,三進制位等。此處使用術(shù)語“位”僅僅是為了方便,且無意于將其限于二進制位。然后,將位數(shù)據(jù)流送入傳輸介質(zhì)122。如上文的背景技術(shù)部分所述,該傳輸介質(zhì)可以是在印制接線板中形成的一對金屬跡線。還可以使用其他形式的傳輸介質(zhì)122,比如光纖。
一系列模塊208-214可服務(wù)于點到點鏈路120(圖1)的單條通道。一般而言,在點到點鏈路120中可存在不止一條通道,以便從數(shù)據(jù)鏈路層接收的分組被跨多條通道“分道(striped)”而進行傳輸。
現(xiàn)在轉(zhuǎn)到圖2所示的接口124的接收側(cè),其中,各通道均具有與之相關(guān)的AFE接收模塊224,該接收模塊224用來通過例如采樣傳輸介質(zhì)122中的信號,以接收來自傳輸介質(zhì)122信息流。在傳輸介質(zhì)122與IC設(shè)備104(如片上系統(tǒng)、互補金屬氧化物半導體、CMOS、邏輯信令儀)之間的信令通過AFE接收模塊224來進行相互轉(zhuǎn)換。如下所述,該信息流代表M位符號的序列(其中M為大于1的整數(shù)),且已通過設(shè)備B在串行點到點鏈路120上傳送這些符號(見圖1)。
將AFE接收模塊提供的位流饋入到符號對準邏輯模塊228,該模塊228用來對準或鎖定已接收的符號。換言之,如下所述,符號對準邏輯模塊228將在所接收的位流內(nèi)劃分出正確的符號分界,以供設(shè)備104的物理層的后續(xù)部分使用。
然后,已符號對準的位流被饋入解碼模塊232,該模塊232解除了由編碼模塊208完成的編碼(如10B-8B解碼,以產(chǎn)生各由八個二進制位組成的信息符號)。
然后,經(jīng)解碼的符號饋入彈性緩存器EB 234。EB 234用來補償在設(shè)備B中的傳輸符號的速度與設(shè)備A的本地時鐘信號(local_clk)的容差中的任何差異。Local_clk用來從EB 234中卸載符號,以及在某些情況下操作通道到通道的偏斜校正電路238中的部分,如以下所述(當鏈路120包括不止一條通道時)。應(yīng)當注意,可以將解碼模塊232(如果被提供)設(shè)置在更下游的數(shù)據(jù)流位置,例如在EB 234的輸出處或在偏斜校正電路238的輸出處。
使用由設(shè)備B(見圖1)插入到數(shù)據(jù)序列中的預定的、專用的或非數(shù)據(jù)的符號序列,可用EB 234的卸載指針來避免彈性緩存器中的上溢和下溢情形。簡言之,為防止彈性緩存器的下溢,可響應(yīng)非數(shù)據(jù)符號之測出來將卸載指針阻止在包含非數(shù)據(jù)符號的緩存器入口處。在根據(jù)變化的卸載指針卸載數(shù)據(jù)序列時完成此過程。而這會使得裝載指針離開卸載指針,從而防止下溢。
另一方面,為防止該彈性緩存器的上溢,在從該緩存器卸載符號時,可將卸載指針改變不止一個入口,以跳過非數(shù)據(jù)序列(當前裝載在該緩存器中)的非數(shù)據(jù)符號。響應(yīng)非數(shù)據(jù)序列之測出再次完成這個過程。這會使得卸載指針遠離裝載指針,再一次避免沖突。
符號可以是代表某些有效載荷的“數(shù)據(jù)”符號,這些有效載荷是數(shù)據(jù)鏈路層、事務(wù)處理層或其他較高層(如設(shè)備核)的數(shù)據(jù)來源?;蛘?,符號也可以是“非數(shù)據(jù)”符號(如由物理層、數(shù)據(jù)鏈路層或事務(wù)處理層中的一個生成的特殊符號),以對在串行點到點鏈路傳輸?shù)男畔⑸蠈崿F(xiàn)某種類型的控制。下面,將給出作為PCI Express特殊符號的這種非數(shù)據(jù)符號的幾個示例。
PCI Express定義了一些加入到在傳遞的分組中的專用符號。例如,加入專用符號來標記分組的開始和結(jié)束。這是為了讓接收設(shè)備知道一個分組在何處開始和何處結(jié)束。為源自事務(wù)處理層的分組加入的專用符號不同于為源自數(shù)據(jù)鏈路層的分組加入的專用符號。此外,存在稱為“SKP”(跳過)的專用符號,物理層用該符號來補償兩個通信端口的工作數(shù)據(jù)速率方面的微小差異。也存在稱為“COM”(逗號)的專用符號,物理層用該符號來進行通道與鏈路的初始化。
偏斜校正此處討論的偏斜校正問題涉及具有不止一條通道的鏈路。本質(zhì)上,偏斜校正是一個難題,因為當信息從設(shè)備B發(fā)出和在設(shè)備A接收時,其“飛行時間”在通道之間會不同。從而,使用相同的傳輸時鐘,盡管設(shè)備B可以在對應(yīng)的一組通道上同時發(fā)送一組符號,但是,不能期望這些符號基本上同時(即沒有通道到通道的偏斜)到達設(shè)備A。存在幾種不同的導致通道之間偏斜的來源。對以PCI Express定義的物理層傳輸介質(zhì)而言,這些來源包括存在差異的片上驅(qū)動器和接收機、印制接線板的阻抗變化和通道線的不匹配。此外,串行化與解串行化邏輯電路也可能引入各種延遲。
因為可將分組跨多條通道進行分道,因而需將通道之間的偏斜最小化,以幫助確保經(jīng)分道的分組在接收機設(shè)備處被正確接收和處理。否則,如果同時發(fā)送的符號以不同時刻到達接收機,然后將這些符號進行解串行處理來重構(gòu)數(shù)據(jù)分組,則很有可能數(shù)據(jù)鏈路層完全不能理解這樣的分組。根據(jù)PCI Express規(guī)范,預定的稱為“TS1/TS2有序集”的非數(shù)據(jù)序列可用來確定給定鏈路的通道之間的非對準或偏斜量。圖3在概念上說明了四組“同時”發(fā)送的四符號序列是如何并行但以不同時刻到達接收機、并且如何在隨后由偏斜校正電路進行對準。
根據(jù)本發(fā)明的一個實施例,如下所述,通過非數(shù)據(jù)符號處理可實現(xiàn)通道到通道的偏斜校正。首先,在設(shè)備A中并行接收兩個或更多個符號序列,其中這些序列是由設(shè)備B在串行點到點鏈路上進行傳輸?shù)?見圖2)。各符號序列包括第一非數(shù)據(jù)符號的實例(如PCIExpress COM)。對這些符號序列進行緩沖,以對設(shè)備B的發(fā)送時鐘和設(shè)備A的接收時鐘的容差進行補償。再次看圖2,這種緩沖可由彈性緩存器(EB)234來完成。然而,這種緩沖也可能使在給定的符號序列中第二非數(shù)據(jù)符號(如PCI Express SKP)的實例出現(xiàn)的次數(shù)發(fā)生變化。從而,除上述的那些偏斜的標準來源以外,EB 234的行為可導致在通道之間進一步出現(xiàn)偏斜。
本發(fā)明的一個實施例是針對兩部分的偏斜校正過程。第一部分將鏈路的每一個緩沖存儲的符號序列中的第一非數(shù)據(jù)符號的實例對準。該過程對由偏斜校正邏輯電路的緩沖效應(yīng)引起的呈現(xiàn)給各序列的延遲進行了一定的調(diào)整。一旦完成了這部分過程,則可以調(diào)用第二部分過程來使(在每一個符號序列中的)第一非數(shù)據(jù)符號實例后的第二非數(shù)據(jù)符號實例的數(shù)目相等。現(xiàn)在,將對使用PCI Express規(guī)范定義的專用符號的示例進行描述。應(yīng)當注意,也可以用其他類型的非數(shù)據(jù)符號(包括不同的第一和第二非數(shù)據(jù)符號)來實現(xiàn)此處所述的偏斜校正。此外,可以分開使用或結(jié)合其他符號處理使用這些偏斜校正的第一部分和第二部分中的任一個,以便為串行點到點鏈路實現(xiàn)可靠的多通道傳遞。
圖3示出了在該例中服務(wù)于該具有四條通道的鏈路的偏斜校正電路的框圖。其中,各通道從EB 234(見圖2)接收10位的符號。盡管在此示出為10位的符號,但由于存在解碼模塊232,圖2的實施例可實際上提供8位的符號?;蛘?,也可采用其他大小的符號。
各通道具有其自身的通道偏斜校正邏輯單元304,它們各自接收其相應(yīng)的符號序列。此外,通道偏斜校正邏輯單元304從鏈路初始化單元308的一部分接收控制信號,且該初始化單元可作為偏斜校正過程的監(jiān)控器(supervisor)。這些控制信號包括偏斜校正使能控制信號(每條通道);以及指示已在鏈路的所有通道上檢測出第一非數(shù)據(jù)符號的控制信號(all_com_det)。通道偏斜校正邏輯單元304的各實例還可以在其輸出端提供了各自的被(以減小的偏斜)轉(zhuǎn)發(fā)的符號序列。
根據(jù)本發(fā)明的一個實施例,可以由如圖4A-4B所示的硬件實現(xiàn)通道偏斜校正邏輯單元。在該例中,偏斜校正緩存器404(它具有先進先出結(jié)構(gòu),也稱為隊列)設(shè)置了7個入口(0,1...6)的深度。應(yīng)當根據(jù)鏈路的設(shè)計規(guī)范中提供的允許偏斜的限制來選擇緩存器404的深度??梢詫⑾嗤木彺嫫?04用于上述第一和第二偏斜校正過程。
仍然參照圖4A,寫指針邏輯單元408用來將緩沖存儲的符號序列裝入偏斜校正緩存器404。在偏斜校正過程的第一部分中,根據(jù)本地時鐘lgclk來順序地改變或更新寫指針的值,該本地時鐘也用來讀出EB 234(見圖2)的已被緩沖存儲的符號。應(yīng)當注意,在正常情況下和在偏斜校正過程的第一部分期間,即使如下所示的讀指針已阻止,對lgclk的各周期,寫指針也可增加(即改變一個入口)。然而,在偏斜校正過程的第二部分中,寫指針被控制以致第二非數(shù)據(jù)符號(如SKP)不能寫入緩存器。在讀指針被阻止時(在偏斜校正過程的第一部分期間),取代第二非數(shù)據(jù)符號。(在第二部分期間)避免將第二非數(shù)據(jù)符號實際寫入緩存器有助于防止最終的緩存器上溢情形。
圖4B示出了讀指針邏輯單元412,它提供了讀指針,以從偏斜校正緩存器404中卸載被緩沖存儲的符號序列。例如,根據(jù)lgclk的各周期來增加讀指針,除非第一非數(shù)據(jù)符號(如COM)出現(xiàn)在緩存器404的出口處。
圖4B所示的偏斜校正電路還包括連接到讀指針邏輯單元的控制邏輯單元416。一旦發(fā)出了使能控制信號gi_gb_dskew_en(也可能指示已發(fā)生符號對準,即通過gP_gi_kalignlck),則可激活該邏輯單元。在該例中,響應(yīng)出現(xiàn)在緩存器404的出口處的第一非數(shù)據(jù)符號的第一實例(如COM),通過選擇所示多路復用器的“01”輸入,控制邏輯單元416可阻止讀指針。此外,控制邏輯單元416可在通道偏斜校正邏輯單元的輸出端生成第二非數(shù)據(jù)符號(如SKP)的實例,通過該偏斜校正邏輯單元,可以轉(zhuǎn)發(fā)緩沖存儲的符號序列dsw_data[7:0]。在鏈路的每條通道中,一旦第一非數(shù)據(jù)符號出現(xiàn)在偏斜校正電路的輸出端,控制邏輯單元416可釋放讀指針(并停止生成第二非數(shù)據(jù)符號的實例)。
圖5的定時圖描繪了使用圖4A-4B的硬件的偏斜校正過程的第一部分的工作過程。該定時圖示出了與鏈路的兩條不同通道相關(guān)聯(lián)的波形,其中通道0可以是接收第一非數(shù)據(jù)符號COM的第一條通道,而通道1是接收COM的最后一條通道。
注意在lgclk的每個周期中是如何增加寫指針wrpr的(且在周期8中回到0)的。緩存器404的輸入端由ebuff_out[7:0]表示,而其輸出端則由FIFO_dataout表示。而指示dskew_char是一種標記,該標記也到達緩存器404的輸入端(來自EB 234,見圖2)。在周期2中可看出,該標記與到達的COM符號對準。
當在緩存器404的出口處檢測到該COM符號時,特別是在周期3中,F(xiàn)IFO_dskew_char標記被確證,這立即導致gen_skp標記也被確證。這意味著rdptr阻止在其當前值001處,同時,在dsw_data[7:0]中生成第二非數(shù)據(jù)符號SKP(始于周期3)的實例。在周期3中繼續(xù)延續(xù)這種情形,直到鏈路的最后一條通道在其緩存器404的輸入端接收到COM符號為止。因而,現(xiàn)在參看通道1的定時圖,該通道是接收COM符號的最后一條通道,且該接收正好發(fā)生在lgclk的周期5中。然后,將出現(xiàn)的該符號解碼,使得在下一個周期中發(fā)出gi_gp_dskewchar_all_detect標記(或由鏈路初始化單元308發(fā)出的gi_gp_all_com_det,見圖3)。從而,在周期6中,通道0在其輸出dskw_data[7:0]處轉(zhuǎn)發(fā)緩沖存儲的COM符號,而不是生成的SKP符號。當發(fā)出信號gi_gp_dskewchar_all_detect時,意味著鏈路的所有通道均已“看見”第一非數(shù)據(jù)符號,這使得各條通道的rdptr可以從其阻止狀態(tài)得到釋放。
應(yīng)當注意,所有通道的寫指針繼續(xù)在lgclk的各周期中增加,除非在緩存器404的輸入端檢測到第二非數(shù)據(jù)信號(此處為SKP)。對本PCI Express實施例而言,該過程在緩存器404的輸入端尋找COM符號,其中該COM符號不是SKP有序集。如上所述的SKP有序集是在PCI Express規(guī)范下定義的非數(shù)據(jù)序列的一個實例,該序列由單個COM符號及其后的一到五個SKP實例組成。為說明SKP有序集,假設(shè)在圖5的定時圖中,DATA1、DATA2和DATA3(稱為“跟隨”COM符號)各自替代為非數(shù)據(jù)符號SKP的實例。
偏斜校正過程的第一部分(也稱為PCI Express實施例的使用COM符號的偏斜校正)通過在COM符號前插入一個或多個SKP實例,使得對鏈路的所有通道中的COM符號對準。在圖5中,通過將通道0的經(jīng)偏斜校正的輸出(dskw_data[7:0])與通道1的對應(yīng)的經(jīng)偏斜校正的輸出進行比較,可看出這一點。應(yīng)當注意,在時鐘周期3-5中通過在COM符號之前插入三個SKP實例,是如何實現(xiàn)在lgclk的周期6中將COM符號對準的。
可以在鏈路的初始化之前的訓練期間執(zhí)行上述偏斜校正過程的第一部分(使用COM的偏斜校正)。在第一部分之后進行了第二部分的偏斜校正,在圖6A-6B中示出了該第二部分偏斜校正的一個實例。對于該PCI Express實施例,偏斜校正過程的第二部分也可稱為使用SKP的偏斜校正。僅當鏈路初始化單元或其他的較高層符號處理單元發(fā)出了另外的使能符號gi_gp_skpdskew_en(見圖4A-4B)時,才執(zhí)行該第二部分。此時,如圖4A-4B所示的偏斜校正邏輯電路監(jiān)視后面跟隨有第二非數(shù)據(jù)符號(如SKP)實例的第一非數(shù)據(jù)符號實例(如COM)的指示。這兩個符號是PCI Express SKP有序集的實例,盡管當然在一般情況下其他非數(shù)據(jù)序列也能工作。在圖4A-4B的實施例中,該指示是通過發(fā)出從EB 234得到的eb_dskw_skpdet來給出。該指示也可將指示正在處理SKP有序集的標記置位。如果該標記被置位,且在SKP后檢測到非SKP數(shù)據(jù)符號,則將信號通知SKP有序集的末尾。見圖中的最終SKP檢測邏輯單元418,在檢測到SKP有序集中的最后一個SKP時,該電路會發(fā)出信號通知。同時,將數(shù)據(jù)符號序列裝入偏斜校正緩存器404,同時置位dskew_char屬性。然而,在本實施例中,所有中間的SKP符號(從SKP有序集的起始到其結(jié)尾)均未寫入偏斜校正緩存器404。
現(xiàn)在來看偏斜校正緩存器404的出口,如果dskew_char屬性被置位,則讀指針被阻止在其當前的位置上(再次通過控制邏輯單元416與指針邏輯單元412)。在圖6A的定時圖中可看出這一點,對通道0而言,其中rdptr在時鐘周期4的開始處被阻止。同樣,注意偏斜校正緩存器的輸出(FIFO_dtatout)在周期3和4中是如何不確定的,然而該通道的輸出(dskw_data[7:0])示出了已生成的SKP的兩個實例。這是因為,在周期2和3中出現(xiàn)在EB 234的出口處的SKP符號未被寫入偏斜校正緩存器404中。
圖6B示出了通道1,在該例中,通道1是未接收到在彈性緩存器EB 234(圖2)之前原為SKP有序集中的SKP的通道示例。在該例中,非數(shù)據(jù)序列由來自彈性緩存器的COM的單個實例(周期1)。然而,可將該符號視為SKP有序集(因為它已與通道0中的對應(yīng)序列對準)。因此,當在周期1中接收到COM時,ep_dskw_skpdet指示也被置位。如果在其他通道(例如通道0)中檢測到SKP的實例,則在周期2中將skp_detect_vld指示置位,這表明需要為通道1的輸出插入至少一個SKP。因此,在周期3開始時,在輸出端(dskw_data)生成SKP的實例。只要在鏈路的任何通道的偏斜校正緩沖器緩存器的輸入端尚未檢測到相關(guān)的偏斜校正字符(在該情況下為鏈路的最長有序集中的SKP的最后一個實例),便將繼續(xù)為通道1生成SKP的額外的實例。對圖6A-6B的例子而言,在指示最長SKP有序集的末尾的周期5開始時,發(fā)出了gi_gp_dskewchar_all_detect標記。這導致在周期5中釋放通道1中的讀指針,而這使得在通道1的輸出端提供通道1的偏斜校正緩存器中的數(shù)據(jù)符號(在此為DATA1)。從而,可以看到,在通道0和通道1中,符號序列DATA0、COM、SKP、SKP、DATA1、DATA2、DATA3......等都被對準。
以下概括了根據(jù)本發(fā)明的某些實施例的操作讀和寫指針的一些規(guī)則。就寫指針而言,一旦為鏈路開始訓練序列,則可根據(jù)lgclk激活(如增加)該指針。除了以下兩種情況以外(其中寫指針將保持或阻止在其當前值),均可以增加寫指針。這兩種情況是a)在對應(yīng)的偏斜校正緩存器的輸入端檢測到第二非數(shù)據(jù)符號(如SKP);或b)鏈路為X1配置,即僅具有單通道。
現(xiàn)在來看讀指針,一旦激活寫指針便可激活該指針。以下是讀指針不可增加(即被阻止)的條件a)讀指針等于寫指針(也稱為指針沖突,這意味著不能執(zhí)行偏斜校正過程);b)偏斜校正緩存器的出口處的指示,指明已檢測到偏斜校正字符或符號(如COM或SKP),但尚未在鏈路的所有通道中檢測到這樣的符號;或c)鏈路為單通道配置。注意,信號gp_gi_dskewchar_detect(圖5和圖6)為單個信號,可以用來指示出現(xiàn)任一種類型的偏斜校正字符,例如COM或SKP。
其他系統(tǒng)實施例也可以在IC設(shè)備中實現(xiàn)上述的鏈路接口電路和方法,該IC設(shè)備用來通過為多媒體提供同步支持的串行點到點互聯(lián)技術(shù)進行通信。同步支持是用確定性和時間相關(guān)的方法分發(fā)數(shù)據(jù)的QoS(服務(wù)質(zhì)量)保證一種具體形式?;谄脚_的同步支持依賴于文件系統(tǒng)設(shè)計方法,該方法使得人們能進行這樣的應(yīng)用,即在給定的時間段內(nèi)以恒定或?qū)S玫姆绞皆L問系統(tǒng)資源,以得到所需帶寬。
一個示例是在準備報告的同時在臺式機上觀看源自公司的首席執(zhí)行官CEO的員工廣播,如圖7所示。數(shù)據(jù)從企業(yè)內(nèi)部網(wǎng)路由到臺式機的主存儲器,在那里,應(yīng)用程序利用該數(shù)據(jù)創(chuàng)建通過內(nèi)插卡發(fā)送到用戶耳機的音頻流以及通過圖形控制器發(fā)送到顯示器的視頻流。如果在該臺式個人計算機(PC)同時發(fā)生多個操作(如讀盤、從互連網(wǎng)下載數(shù)據(jù)、字處理、電子郵件等),則不能保證音頻和視頻流不存在問題。此時,數(shù)據(jù)僅僅是以“盡力而為”方法輸送的。當應(yīng)用競爭相同資源時,用戶將會感受到跳過或停頓。而PCI Express中的同步性通過建立了一種機制解決這個問題,該機制保證對時間敏感的應(yīng)用能獲得充足的系統(tǒng)資源。例如,在圖7中,在犧牲比如電子郵件的非關(guān)鍵數(shù)據(jù)的前提下,可以確保充足的帶寬,以防止跳過。
也可以在設(shè)計用來通過串行點到點互聯(lián)技術(shù)(該技術(shù)用于從嵌入式應(yīng)用到基于底板(chassis-based)的交換系統(tǒng)等通信設(shè)備中)進行通信的IC設(shè)備中實施上述的鏈路接口電路和方法。在高級交換中,提供了通過交換結(jié)構(gòu)(switch fabric)將分組從同位體發(fā)送到同位體的機制。這些市場也受益于PCI Express提供的幾類基于硬件的誤碼檢測。在通信設(shè)備、控制面處理、數(shù)據(jù)面處理中存在兩種主要的使用方式。控制面是指系統(tǒng)的控制及其配置。可以將串行鏈路用作配置和控制大量系統(tǒng)中的處理器和插卡的接口?;诘装宓慕粨Q機通常具有可插入和使用的各種插卡?;诘装宓慕粨Q機可提供現(xiàn)場升級能力。大部分交換系統(tǒng)在開始時僅安裝一半的底板,此后,根據(jù)需要或隨用戶數(shù)量的增加具有額外端口或更快速連接的插卡??梢詫⑸鲜龅拇墟溌芳夹g(shù)作為控制面互連手段,來配置和監(jiān)視安裝在系統(tǒng)中的各種不同類型的插卡。例如,PCI Express內(nèi)列舉和建立的配置協(xié)議使它本身成為用于配置插卡和業(yè)務(wù)的引腳數(shù)量少、帶寬較大的接口。
數(shù)據(jù)面是指數(shù)據(jù)流動的實際路徑。在數(shù)據(jù)面中,高級交換擴展可定義一些機制通過交換結(jié)構(gòu)在同位體-同位體鏈路上來封裝和發(fā)送PCI Express分組。
PCI Express核體系結(jié)構(gòu)可以為滿足新的互連需求提供堅實的基礎(chǔ)。高級交換(AS)結(jié)構(gòu)疊加在該核體系結(jié)構(gòu)上,并通過使用在事務(wù)處理層的PCI Express分組之前插入的特定AS報頭建立了高效的、可升級的和可擴展的交換結(jié)構(gòu)。AS交換機僅檢查該報頭的內(nèi)容,這些內(nèi)容提供了路由信息(將分組發(fā)往何處)、業(yè)務(wù)流等級ID(服務(wù)質(zhì)量信息)、避免阻塞(防止業(yè)務(wù)流阻塞)、分組大小和協(xié)議封裝。通過隔離路由信息,交換機設(shè)計變得更為簡單和更節(jié)省成本。此外,將外部報頭加入到分組使得交換結(jié)構(gòu)能封裝任何數(shù)目的現(xiàn)有協(xié)議。
也可以在設(shè)計用來通過串行點到點互聯(lián)技術(shù)(該技術(shù)用于網(wǎng)絡(luò)連接(例如,取代吉比特級的以太網(wǎng))進行通信的IC設(shè)備中實施上述的鏈路接口電路和方法。該網(wǎng)絡(luò)連接可用來使企業(yè)的移動或臺式計算機共享文件、發(fā)送電子郵件和瀏覽互聯(lián)網(wǎng)??深A期服務(wù)器和通信設(shè)備使用這樣的網(wǎng)絡(luò)連接。在圖8中,示出了企業(yè)網(wǎng)內(nèi)的這樣的網(wǎng)絡(luò)連接的一個例子。
盡管以上示例以組合式或順序邏輯電路說明了本發(fā)明的實施例,但是,也可以利用軟件來實施本發(fā)明的其他實施例。例如,可以提供某些計算機程序產(chǎn)品或軟件形式的實施例,這些產(chǎn)品或軟件可包括機器或計算機可讀的介質(zhì)和該介質(zhì)上存儲的、可用來對計算機(或其他電子設(shè)備)編程以執(zhí)行根據(jù)本發(fā)明的實施例的過程的指令。在其他實施例中,可通過包含微代碼、硬接線的邏輯電路的特定硬件單元或由經(jīng)過編程的計算機單元與定制的硬件單元的任意組合來進行各種操作。
另外,設(shè)計可經(jīng)歷創(chuàng)建到仿真到制造的各個階段。表示設(shè)計的數(shù)據(jù)可以以多種方式來表示該設(shè)計。首先,可使用硬件描述語言或另一種功能描述語言來表示硬件(這在仿真中很有用)。此外,在設(shè)計過程的某些階段,可生產(chǎn)具備邏輯電路和/或晶體管柵極的電路級模型。而且,在某個階段,大多數(shù)設(shè)計均涉及某種層次的數(shù)據(jù),該數(shù)據(jù)表示將各種設(shè)備物理地設(shè)置在硬件模型中。當采用傳統(tǒng)的半導體制造技術(shù)時,表示硬件模型的數(shù)據(jù)說明了不同掩模(這些掩模用來生產(chǎn)集成電路)層上各種特征的存在或缺失情況。在任何設(shè)計表示中,可以將數(shù)據(jù)保存在任何形式的可機讀介質(zhì)中。該可機讀介質(zhì)可以是經(jīng)光波或電波調(diào)制的或以其他方式生成的以傳輸上述信息的存儲器、磁或光存儲設(shè)備(如光盤)。任何這些介質(zhì)均可“攜帶”或“指明”設(shè)計或軟件信息。當傳輸指明或攜帶代碼(或設(shè)計)的電載波時,若拷貝、緩沖保存或重新發(fā)送該電信號,便形成了新的備份。從而,通信提供商或網(wǎng)絡(luò)提供商便形成了以本發(fā)明的實施例為特征的事物(載波)的拷貝。
總而言之,已經(jīng)描述了各種對串行點到點鏈路進行通道到通道的偏斜校正的方法與設(shè)備的實施例。在之前的說明中,參考特定的示范性實施例對本發(fā)明進行了描述。然而,顯而易見的是,在不背離由附錄的權(quán)利要求定義的本發(fā)明的更廣泛精神與范圍的前提下,可以對以上的實施例進行各種修改和變更。例如,盡管已使用臺式機、服務(wù)器、筆記本電腦等設(shè)備中的印制接線板上的兩設(shè)備之間的芯片-芯片連接形式的串行點到點鏈路說明了系統(tǒng)實施例,但是,也可以將該偏斜校正技術(shù)用于作為外部總線(該總線用于將計算機連接到鍵盤、監(jiān)視器、外部大容量存儲設(shè)備或相機)的一部分的串行點到點鏈路。不僅可將該點到點鏈路用于計算機系統(tǒng),也可將其用于移動電話單元、電信交換機和數(shù)據(jù)網(wǎng)路由器等專用通信產(chǎn)品。從而,應(yīng)當將本說明書視為說明性的而非限制性的。
權(quán)利要求
1.一種方法,包括a)在第一集成電路(IC)設(shè)備中并行地接收多個符號序列,所述符號序列由第二IC設(shè)備在串行點到點鏈路上傳輸,其中,各符號序列包含第一非數(shù)據(jù)符號的實例;b)緩沖存儲所述多個符號序列,以補償為所述第二IC設(shè)備的傳輸時鐘和所述第一IC設(shè)備的接收時鐘而設(shè)的容差;以及c)通過對緊臨所述第一非數(shù)據(jù)符號的實例前的多個緩沖存儲的符號序列中的一個而非其全部插入不同的第二非數(shù)據(jù)符號的實例,來減少多個緩沖存儲的符號序列之間的偏離。
2.如權(quán)利要求1所述的方法,其中,在c)中,通過對緊臨所述第一非數(shù)據(jù)符號的另一實例前的緩沖存儲的多個符號序列中的另一個而非其全部插入第二非數(shù)據(jù)符號的另一實例來減少所述偏離。
3.如權(quán)利要求1所述的方法,在c)后還包括d)在多個符號序列中的另一個而非其全部中檢測出第一非數(shù)據(jù)符號的實例,其中,通過c)和d)在全部所述多個符號序列中檢測出非數(shù)據(jù)符號,使得再沒有第二非數(shù)據(jù)符號的另一實例被插入緩沖存儲的多個符號序列。
4.如權(quán)利要求1所述的方法,其中,在c)中,在所述第一IC設(shè)備的本地時鐘的一個周期中,在緩沖存儲的多個符號序列中檢測出所述第一非數(shù)據(jù)符號的實例,然后在所述本地時鐘的下一周期內(nèi)插入所述第二非數(shù)據(jù)符號的實例。
5.如權(quán)利要求1所述的方法,其中,所述第一非數(shù)據(jù)符號是PCIExpress COM,所述第二非數(shù)據(jù)符號為PCI Express SKP。
6.如權(quán)利要求3所述的方法,其中,所述多個符號序列為訓練序列。
7.如權(quán)利要求3所述的方法,還包括在c)之前,確證第一偏離校正使能控制信號,以及在c)之后通過以下步驟來減少緩沖存儲的多個符號序列之間的偏離確證不同的第二偏離校正使能控制信號;然后在所述多個符號序列中一個而非全部中檢測出所述第一非數(shù)據(jù)符號的實例與后續(xù)的所述第二非數(shù)據(jù)符號的實例之組合后,緊接所述第一非數(shù)據(jù)符號的實例將所述第二非數(shù)據(jù)符號的實例插入緩沖存儲的多個符號序列中的一個序列中。
8.一種方法,包括a)在第一集成電路(IC)設(shè)備中接收多個符號序列,所述符號序列由第二IC設(shè)備用相同的傳輸時鐘在連接所述第一與第二IC設(shè)備的串行點到點鏈路上以并行方式傳輸,其中,各符號序列包含第一非數(shù)據(jù)符號的實例;b)緩沖存儲的多個符號序列,并改變第二非數(shù)據(jù)符號的實例在所述多個符號序列中的一個序列中出現(xiàn)的次數(shù);c)執(zhí)行第一偏離校正過程,然后執(zhí)行第二偏離校正過程;所述第一偏離校正過程包括在緩沖存儲的多個符號序列的每個序列中對準所述第一非數(shù)據(jù)符號的實例,所述第二偏離校正過程包括在多個符號序列的每個序列中使后續(xù)于所述第一非數(shù)據(jù)符號的實例的所述第二非數(shù)據(jù)符號的實例的數(shù)量相等。
9.如權(quán)利要求8所述的方法,其中,在所述第一偏離校正過程中進行的所述對準包括在緩沖存儲的多個符號序列的一個選定序列中插入所述第二非數(shù)據(jù)符號的實例,該實例在所述選定的序列中超前于所述第一非數(shù)據(jù)符號的實例。
10.如權(quán)利要求9所述的方法,其中,所述第一非數(shù)據(jù)符號為PCIExpress COM,所述第二非數(shù)據(jù)符號為PCI Express SKP。
11.如權(quán)利要求8所述的方法,其中,所述第一偏離校正過程在鏈路的訓練會話期而不在該鏈路隨后的正常工作期間進行,并且,在所述正常工作期間,對以所述第二非數(shù)據(jù)符號后續(xù)的所述第一非數(shù)據(jù)符號開始的預定非數(shù)據(jù)序列的多個實例的中的每一實例,重復所述第二偏離校正過程。
12.如權(quán)利要求10所述的方法,其中,所述第一偏離校正過程在緩沖存儲的多個符號序列中對準不屬于PCI Express SKP有序集的一部分的COM的實例。
13.一種集成電路(IC)設(shè)備包括彈性緩存器,所述緩存器具有接收由另一IC設(shè)備在串行點到點鏈路上傳輸?shù)亩鄠€符號序列的輸入端,所述彈性緩存器用來提供多個緩沖存儲的符號序列;以及偏離校正電路,具有連接到所述彈性緩存器的輸出端的輸入端,所述偏離校正電路用于響應(yīng)正被確證的使能控制信號來轉(zhuǎn)發(fā)偏離減小的所多個緩沖存儲的符號序列,所述偏離校正電路包括多個偏離校正緩存器,寫指針邏輯單元,用來將緩沖存儲的多個符號序列裝入所述多個偏離校正緩存器,讀指針邏輯單元,用來提供多個讀指針,以從所述多個偏離校正緩存器中卸載多個緩沖存儲的符號序列,以及控制邏輯單元,具有連接到所述讀指針邏輯單元的輸出端,自確證所述使能控制信號以來,所述控制邏輯單元響應(yīng)出現(xiàn)在所述多個偏離校正緩存器中的一個緩存器的輸出端的第一預定非數(shù)據(jù)符號的第一實例來進行以下步驟a)阻止所述偏離校正緩存器的讀指針,以及b)在所述偏離校正電路的輸出端產(chǎn)生不同的第二預定非數(shù)據(jù)符號的實例,通過該電路所述偏離校正緩存器的緩沖存儲的符號序列被轉(zhuǎn)發(fā)。
14.如權(quán)利要求13所述的IC設(shè)備,其中,所述讀指針在包含所述第一非數(shù)據(jù)符號的實例的入口被阻止。
15.如權(quán)利要求13所述的IC設(shè)備,其中,所述控制邏輯單元用來a)釋放所述讀指針,以及b)在所述第一預定非數(shù)據(jù)符號的實例已出現(xiàn)在所述多個偏離校正緩存器的每個緩存器的輸出端時停止產(chǎn)生所述第二預定非數(shù)據(jù)符號的實例。
16.如權(quán)利要求15所述的IC設(shè)備,其中,根據(jù)檢測出的所述第一非數(shù)據(jù)符號的第一實例為待裝入所述多個偏離校正緩存器中的一個緩存器的所述第二非數(shù)據(jù)符號的實例所跟隨之情況,所述控制邏輯單元進行以下步驟a)在裝入了與所述第一實例時鐘對準的第一非數(shù)據(jù)符號的第二實例后,阻止所述多個偏離校正緩存器中的另一個緩存器的所述讀指針,以及b)在所述偏離校正電路的輸出端產(chǎn)生所述第二非數(shù)據(jù)符號的實例,通過該電路,在防止將檢測出的所述第二非數(shù)據(jù)符號的實例被裝入所述多個偏離校正緩存器中的一個緩存器中的同時,所述另一個偏離校正緩存器的緩沖存儲的符號序列被轉(zhuǎn)發(fā)。
17.如權(quán)利要求16所述的IC設(shè)備,其中,所述另一個偏離校正緩存器的讀指針在一個包含數(shù)據(jù)符號的入口處被阻止。
18.如權(quán)利要求13所述的IC設(shè)備,其中,所述第一非數(shù)據(jù)符號為PCI Express COM,所述第二非數(shù)據(jù)符號為PCI Express SKP。
19.一種系統(tǒng),包括處理器;主存儲器;以及集成電路(IC)設(shè)備,所述設(shè)備以通信方式連接到所述處理器和所述主存儲器,并為所述處理器提供了I/O接入,所述IC設(shè)備具有支持串行點到點鏈路的鏈路接口電路,所述電路包括彈性緩存器,具有用來接收由另一設(shè)備通過所述串行點到點鏈路傳輸?shù)亩鄠€符號序列,所述彈性緩存器用來提供多個緩沖存儲的符號序列,以及偏離校正電路,具有連接到所述彈性緩存器的輸出端的輸入端,所述偏離校正電路響應(yīng)對使能控制信號的確證來轉(zhuǎn)發(fā)多個緩沖存儲的符號序列,所述偏離校正邏輯單元包括多個偏離校正緩存器,寫指針邏輯單元,用來將緩沖存儲的符號序列裝入所述多個偏離校正緩存器,讀指針邏輯單元,提供多個讀指針以從所述多個偏離校正緩存器中卸載多個緩沖存儲的符號序列,以及控制邏輯單元,具有連接到所述讀指針邏輯單元的輸出端,自所述使能控制信號被確證,所述控制邏輯單元根據(jù)出現(xiàn)在所述多個偏離校正緩存器的一個緩存器的輸出端的第一預定非數(shù)據(jù)符號的第一實例來進行以下步驟a)阻止所述偏離校正緩存器的所述讀指針,以及b)在所述偏離校正電路的輸出端產(chǎn)生一個不同的第二預定非數(shù)據(jù)符號的實例,并且,通過所述電路轉(zhuǎn)發(fā)所述偏離校正緩存器的緩沖存儲的符號序列。
20.如權(quán)利要求19所述的系統(tǒng),其中,所述讀指針在包含第一非數(shù)據(jù)符號的實例的入口處被阻止。
21.如權(quán)利要求20所述的系統(tǒng),其中,所述控制邏輯單元用來a)釋放所述讀指針,以及b)在第一預定非數(shù)據(jù)符號的實例已出現(xiàn)在所述多個偏離校正緩存器的每個緩存器的輸出端時停止產(chǎn)生第二預定非數(shù)據(jù)符號的實例。
22.如權(quán)利要求19所述的系統(tǒng),其中,所述控制邏輯單元用來a)釋放所述讀指針,以及b)在所述第一預定非數(shù)據(jù)符號的實例已出現(xiàn)在所述多個偏離校正緩存器的每個緩存器的輸出端時停止產(chǎn)生所述第二預定非數(shù)據(jù)符號的實例。
23.如權(quán)利要求22所述的系統(tǒng),其中,所述控制邏輯單元根據(jù)關(guān)于一個預定的非數(shù)據(jù)符號序列即將被裝入所述多個偏離校正緩存器的一個緩存器中的指示,為所述多個偏離校正緩存器中的另一個阻止所述讀指針,并在所述偏離校正邏輯單元的輸出端產(chǎn)生第二非數(shù)據(jù)符號的一個實例,并且,通過所述邏輯單元所述另一個偏離校正緩存器的緩沖存儲的符號序列被轉(zhuǎn)發(fā)。
24.如權(quán)利要求23中所述的系統(tǒng),其中,所述另一個偏離校正緩存器的所述讀指針在包含數(shù)據(jù)符號的入口處被阻止。
25.如權(quán)利要求19中所述的系統(tǒng),其中,所述第一非數(shù)據(jù)符號是PCI Express COM,所述第二非數(shù)據(jù)符號為PCI Express SKP。
26.如權(quán)利要求19中所述的系統(tǒng)還包括一個圖形部件;并且,其中所述IC設(shè)備是存儲控制器集線裝置(MCH),它以通信方式將所述處理器連接到所述主存儲器與所述圖形部件。
27.如權(quán)利要求19中所述的系統(tǒng),其中,所述IC設(shè)備是I/O控制器集線裝置,它以通信方式將所述處理器連接到外圍設(shè)備。
28.如權(quán)利要求23中所述的系統(tǒng),其中,所述預定的非數(shù)據(jù)符號序列包括為第二非數(shù)據(jù)符號的實例所跟隨的第一非數(shù)據(jù)符號的實例,將所述第一符號的實例而非所述第二符號的實例裝入所述多個偏離校正緩存器中的一個緩存器中。
全文摘要
接收了使用相同的傳輸時鐘并通過串行點到點鏈路以并行方式傳輸?shù)亩鄠€符號序列。每個符號序列包括第一非數(shù)據(jù)符號的實例。緩沖存儲了上述多個符號序列,并改變第二非數(shù)據(jù)符號的實例在這些符號序列之一的序列中出現(xiàn)的次數(shù)。進行第一偏斜校正過程,之后又進行第二偏斜校正過程。該第一偏斜校正過程對準上述每個緩沖存儲的符號序列中的第一非數(shù)據(jù)符號的實例。而該第二偏斜校正過程則使得上述每個符號序列中的第一非數(shù)據(jù)符號實例后的第二非數(shù)據(jù)符號實例的數(shù)目相等。還說明其他一些實施例并提出了權(quán)利要求。
文檔編號H04L12/56GK1902613SQ200480039271
公開日2007年1月24日 申請日期2004年12月22日 優(yōu)先權(quán)日2003年12月31日
發(fā)明者L·雷諾, D·M·普菲爾, S·科塔姆雷迪, D·J·施密德特, S·G·米特班德 申請人:英特爾公司
網(wǎng)友詢問留言 已有0條留言
  • 還沒有人留言評論。精彩留言會獲得點贊!
1