專利名稱：數(shù)字視頻廣播有線系統(tǒng)轉(zhuǎn)接卡的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型涉及一種用于基于有線電視網(wǎng)絡(luò)的數(shù)字電視廣播的數(shù)字視頻廣播有線系統(tǒng)轉(zhuǎn)接卡。
背景技術(shù)：
從模擬電視廣播模式向數(shù)字電視廣播模式的轉(zhuǎn)變，在有線電視網(wǎng)絡(luò)的基礎(chǔ)上，進(jìn)行數(shù)字電視廣播是一種實(shí)現(xiàn)這一轉(zhuǎn)變的重要途徑。在基于PC架構(gòu)的視頻服務(wù)器系統(tǒng)中，各種節(jié)目數(shù)據(jù)在播出時(shí)需要進(jìn)入傳統(tǒng)的有線電視網(wǎng)絡(luò)，同時(shí)，通過(guò)其他途徑收集的數(shù)字視頻節(jié)目也需要在線采集到視頻服務(wù)器系統(tǒng)中，這就需要數(shù)字視頻廣播-有線系統(tǒng)(Digital Video Broadcasting forCable systems，DVB-C)轉(zhuǎn)接板來(lái)進(jìn)行接口轉(zhuǎn)換。
在視頻服務(wù)器系統(tǒng)中，DVB-C轉(zhuǎn)接板與高速大容量數(shù)據(jù)分配卡配合使用，為數(shù)字視頻引擎(Digital Video Engine，DVE)提供ASI輸入/輸出接口。
參照?qǐng)D1，在系統(tǒng)工作時(shí)，數(shù)字視頻引擎主機(jī)(Digital Video Engine Host，DVEH)控制DVE完成節(jié)目的下載、播出和錄入任務(wù)；DVE通過(guò)小型計(jì)算機(jī)系統(tǒng)接口(Small Computer Systems Interface，SCSI)接口適配卡訪問(wèn)冗余磁盤(pán)陣列(Redundant Array of Independent Disks，RAID)，完成節(jié)目數(shù)據(jù)的讀/寫(xiě)；節(jié)目下載時(shí)，節(jié)目數(shù)據(jù)從近線存儲(chǔ)設(shè)備中通過(guò)局域網(wǎng)傳輸給DVEH，再通過(guò)DVEH內(nèi)部的PCI總線送給DVE，DVE再通過(guò)SCSI接口適配卡寫(xiě)入RAID磁盤(pán)陣列；節(jié)目播出時(shí)，節(jié)目數(shù)據(jù)通過(guò)直接存儲(chǔ)器存取(Direct Memory Access，DMA)方式讀到DVE的內(nèi)存中，經(jīng)過(guò)復(fù)接運(yùn)算后，再通過(guò)DMA方式由高速大容量數(shù)據(jù)分配卡上的PCI控制器寫(xiě)入相應(yīng)通道的FIFO中，由DVB-C轉(zhuǎn)接板中的可編程邏輯芯片控制讀出，經(jīng)ASI發(fā)送芯片處理后送入網(wǎng)絡(luò)；節(jié)目錄入時(shí)，節(jié)目數(shù)據(jù)經(jīng)ASI接收芯片處理，由DVB-C轉(zhuǎn)接板中的可編程邏輯芯片檢測(cè)后寫(xiě)入高速大容量數(shù)據(jù)分配卡的輸入通道FIFO中，再由PCI控制器通過(guò)DMA方式送入DVE的內(nèi)存，DVE進(jìn)行相應(yīng)的處理后通過(guò)SCSI接口適配卡寫(xiě)入RAID磁盤(pán)陣列。
對(duì)比已有的類(lèi)似設(shè)計(jì)，主要使用PCI架構(gòu)，具有一定的通用性，但一般只提供的ASI端口少，且受限于PCI架構(gòu)的先天不足，無(wú)法提供熱插拔能力。

發(fā)明內(nèi)容
本實(shí)用新型的目的在于提供一種輸入輸出配置修改靈活方便，并能進(jìn)行熱插拔的數(shù)字視頻廣播-有線系統(tǒng)轉(zhuǎn)接卡。
實(shí)現(xiàn)本實(shí)用新型的技術(shù)方案如下所述一種數(shù)字視頻廣播-有線系統(tǒng)轉(zhuǎn)接卡，其特征在于包括主控單元、邏輯單元、J3接口單元、ASI接口單元、時(shí)鐘單元和熱插拔控制單元；其中，主控單元通過(guò)接口從計(jì)算機(jī)下載邏輯單元的配置數(shù)據(jù)，完成邏輯單元的配置，監(jiān)控邏輯工作狀態(tài)；邏輯單元控制數(shù)據(jù)通過(guò)JS接口單元從高速數(shù)據(jù)分配卡輸入，和控制數(shù)據(jù)通過(guò)ASI接口單元輸出；是中單元用來(lái)為邏輯單元、ASI接口單元和J3接口單元提供時(shí)鐘供給；熱插拔控制單元用來(lái)為所述轉(zhuǎn)接卡在系統(tǒng)工作狀態(tài)下插入或拔出機(jī)箱槽位適時(shí)供電和斷電。
主控單元為AT89C52型單片機(jī)。主控單元與計(jì)算機(jī)的接口為符合RS-232C規(guī)范的串行通信端口。主控單元配有上電復(fù)位電路和看門(mén)狗電路。邏輯單元為XilinX公司生產(chǎn)的XCS40型FPGA。J3接口單元，在物理上符合Compact PCI規(guī)范中對(duì)用戶自定義接口J3規(guī)定。時(shí)鐘單元為CY7B9910型時(shí)鐘緩沖器。熱插拔控制單元為MAX4272熱插拔控制器。
本實(shí)用新型的ASI發(fā)送接口可以在一定范圍內(nèi)選擇輸出速率，而ASI接收接口則可自行適應(yīng)輸入數(shù)據(jù)的速率。ASI輸入/輸出接口可與其他數(shù)字電視設(shè)備接口并正常工作，與高速數(shù)據(jù)分配卡能夠協(xié)調(diào)工作。本實(shí)用新型的特點(diǎn)在于使用大規(guī)模可編程邏輯芯片，而其配置數(shù)據(jù)可通過(guò)串行通信端口隨時(shí)更改，可以靈活、方便地修改設(shè)計(jì)，在系統(tǒng)支持的情況下可提供熱插拔能力。


圖1為視頻服務(wù)器系統(tǒng)的結(jié)構(gòu)示意圖；圖2為本實(shí)用新型優(yōu)選實(shí)施例的結(jié)構(gòu)示意圖。
具體實(shí)施方式
如圖2所示，本實(shí)用新型的數(shù)字視頻廣播-有線系統(tǒng)轉(zhuǎn)接卡，包括主控單元、邏輯單元、J3接口單元、ASI接口單元、時(shí)鐘單元和熱插拔控制單元。
主控單元的核心是單片機(jī)AT89C52，它的工作程序主要完成FPGA配置數(shù)據(jù)的下載、FPGA配置、邏輯工作狀態(tài)的監(jiān)控及與計(jì)算機(jī)接口等功能。FPGA配置數(shù)據(jù)保存在Flash ROM中。與計(jì)算機(jī)的接口為符合RS-232C規(guī)范的串行通信端口，接口速率為9,600bps。配備有上電復(fù)位和看門(mén)狗電路，保證主控單元的正常工作。
邏輯單元的核心是FPGA，本設(shè)計(jì)使用的是Xilinx公司的XCS40，邏輯設(shè)計(jì)中包括數(shù)據(jù)發(fā)送/輸出、數(shù)據(jù)輸入/接收和控制等部分。數(shù)據(jù)發(fā)送/輸出主要完成從高速數(shù)據(jù)分配卡接收發(fā)送數(shù)據(jù)并通過(guò)ASI接口進(jìn)行發(fā)送的功能，根據(jù)系統(tǒng)要求，每個(gè)輸出端口的最高發(fā)送速率為43.2Mbps，并可選為41.85、40.5或37.8Mbps。數(shù)據(jù)輸入/接收主要完成從輸入端口接收數(shù)據(jù)(輸入碼流的速率最高為108Mbps)，該輸入數(shù)據(jù)經(jīng)過(guò)同步檢測(cè)后在邏輯內(nèi)部進(jìn)行緩存，在保證數(shù)據(jù)完整性的前提下供高速數(shù)據(jù)分配卡接收。
J3接口單元是DVB-C轉(zhuǎn)接板與高速數(shù)據(jù)分配卡之間進(jìn)行數(shù)據(jù)交換及控制信息傳遞的自定義接口，在物理特性上符合Compact PCI規(guī)范中對(duì)用戶自定義接口J3的規(guī)定。
時(shí)鐘單元主要完成主時(shí)鐘的分配功能。因?yàn)樵贒VB-C轉(zhuǎn)接板中，邏輯單元、ASI接口單元和J3接口單元均需要時(shí)鐘的供給，且負(fù)荷較重，所以使用了專用的時(shí)鐘緩沖器CY7B9910進(jìn)行時(shí)鐘分配，保證時(shí)鐘網(wǎng)絡(luò)的可控時(shí)延及負(fù)載均衡。
熱插拔控制單元主要用于DVB-C轉(zhuǎn)接板在系統(tǒng)工作狀態(tài)下插入或拔出機(jī)箱槽位時(shí)適時(shí)上電或斷電，保證系統(tǒng)穩(wěn)定工作。該功能是視頻服務(wù)器系統(tǒng)具備熱備份特性的前提。該單元的核心是熱插拔控制器MAX4272，它可以通過(guò)控制功率MOSFET管來(lái)控制電源的通、斷。
權(quán)利要求1.一種數(shù)字視頻廣播有線系統(tǒng)轉(zhuǎn)接卡，其特征在于包括主控單元、邏輯單元、J3接口單元、ASI接口單元、時(shí)鐘單元和熱插拔控制單元；其中，主控單元通過(guò)接口從計(jì)算機(jī)下載邏輯單元的配置數(shù)據(jù)，完成邏輯單元的配置，監(jiān)控邏輯工作狀態(tài)；邏輯單元控制數(shù)據(jù)通過(guò)JS接口單元從高速數(shù)據(jù)分配卡輸入，和控制數(shù)據(jù)通過(guò)ASI接口單元輸出；是中單元用來(lái)為邏輯單元、ASI接口單元和J3接口單元提供時(shí)鐘供給；熱插拔控制單元用來(lái)為所述轉(zhuǎn)接卡在系統(tǒng)工作狀態(tài)下插入或拔出機(jī)箱槽位適時(shí)供電和斷電。
2.根據(jù)權(quán)利要求1所述的數(shù)字視頻廣播有線系統(tǒng)轉(zhuǎn)接卡，其特征在于所述主控單元為AT89C52型單片機(jī)。
3.根據(jù)權(quán)利要求1所述的數(shù)字視頻廣播有線系統(tǒng)轉(zhuǎn)接卡，其特征在于所述主控單元與計(jì)算機(jī)的接口為符合RS-232C規(guī)范的串行通信端口。
4.根據(jù)權(quán)利要求1所述的數(shù)字視頻廣播有線系統(tǒng)轉(zhuǎn)接卡，其特征在于所述主控單元配有上電復(fù)位電路和看門(mén)狗電路。
5.根據(jù)權(quán)利要求1所述的數(shù)字視頻廣播有線系統(tǒng)轉(zhuǎn)接卡，其特征在于所述邏輯單元為FPGA。
6.根據(jù)權(quán)利要求5所述的數(shù)字視頻廣播有線系統(tǒng)轉(zhuǎn)接卡，其特征在于所述FPGA為Xilinx公司生產(chǎn)的XCS40型FPGA。
7.根據(jù)權(quán)利要求1所述的數(shù)字視頻廣播有線系統(tǒng)轉(zhuǎn)接卡，其特征在于所述J3接口單元，在物理上符合Compact PCI規(guī)范中對(duì)用戶自定義接口J3規(guī)定。
8.根據(jù)權(quán)利要求1所述的數(shù)字視頻廣播有線系統(tǒng)轉(zhuǎn)接卡，其特征在于所述時(shí)鐘單元為CY7B9910型時(shí)鐘緩沖器。
9.根據(jù)權(quán)利要求1所述的數(shù)字視頻廣播有線系統(tǒng)轉(zhuǎn)接卡，其特征在于所述熱插拔控制單元為MAX4272熱插拔控制器。
專利摘要一種數(shù)字視頻廣播有線系統(tǒng)轉(zhuǎn)接卡，包括主控單元、邏輯單元、J3接口單元、ASI接口單元、時(shí)鐘單元和熱插拔控制單元；其中，主控單元通過(guò)接口從計(jì)算機(jī)下載邏輯單元的配置數(shù)據(jù)，完成邏輯單元的配置，監(jiān)控邏輯工作狀態(tài)；邏輯單元控制數(shù)據(jù)通過(guò)JS接口單元從高速數(shù)據(jù)分配卡輸入，和控制數(shù)據(jù)通過(guò)ASI接口單元輸出；是中單元用來(lái)為邏輯單元、ASI接口單元和J3接口單元提供時(shí)鐘供給；熱插拔控制單元用來(lái)為所述轉(zhuǎn)接卡在系統(tǒng)工作狀態(tài)下插入或拔出機(jī)箱槽位適時(shí)供電和斷電。本實(shí)用新型使用大規(guī)模可編程邏輯芯片，而其配置數(shù)據(jù)可通過(guò)串行通信端口更改，在系統(tǒng)支持的情況下可提供熱插拔能力。
文檔編號(hào)H04N5/00GK2742687SQ200420049989
公開(kāi)日2005年11月23日 申請(qǐng)日期2004年5月20日 優(yōu)先權(quán)日2004年5月20日
發(fā)明者張光磊 申請(qǐng)人:北京廣維通科技發(fā)展有限公司