專利名稱：半導體器件和電子器件的制作方法
技術領域：
本發(fā)明涉及一種半導體器件和一種電子器件，更具體地涉及一種包括一個被間斷地供電的第一區(qū)和一個被連續(xù)地供電的第二區(qū)的半導體器件，以及一種包括一個被間斷地供電的第一電路和一個被連續(xù)地供電的第二電路的電子器件。
背景技術：
對于許多攜帶式電子器件，采用了對不使用的電路停止供電從而減少功率消耗的技術。對于蜂窩式電話，例如通過除呼叫時間外停止向調制解調器(調制器/解調器)供電而減少功率消耗，從而延長電池壽命。有時候此技術被稱為一種間斷接收方法。
在此間歇接收方法中，必須在停止供電之前存儲已經存于寄存器、存儲器等內的數據。在常規(guī)間斷接收方法中，在停止供電之前讀取數據并且將它們存于被連續(xù)地供電的存儲器內。當恢復供電時，已經存于存儲器內的數據被讀取和恢復。
圖13是一個用于描述一個常規(guī)間斷接收方法的視圖。
在此例子中，一個單元包括一個中央處理單元(CPU)10、一個雙端口隨機存取存儲器(DPRAM)11、一條系統(tǒng)總線12和一個大規(guī)模集成電路(LSI)13。
CPU 10根據已經存于DPRAM 11內的程序來控制該器件的每個部分并且完成不同操作。
DPRAM 11已經存儲由CPU 10執(zhí)行的程序和數據。
系統(tǒng)總線12將CPU 10、DPRAM 11和LSI 13彼此連接以便能夠在它們之間交換數據。
LSI 13包括一個間斷控制部分14和一個電源間斷區(qū)15。LSI 13將準備發(fā)送的數據編碼和將接收的數據解碼。
間斷控制部分14完成向電源間斷區(qū)15間斷地供電的過程。
電源間斷區(qū)15包括一個DPRAM 16和一個調制解調器17。電源間斷區(qū)15是一個在間斷控制部分14的控制下被間斷地供電的區(qū)域。
當調制解調器17處理數據時DPRAM 16臨時地存儲這些數據。
調制解調器17完成將數據編碼和解碼的過程。
現在將描述以上傳統(tǒng)間斷接收方法中的操作。
首先將描述當存儲數據時所完成的操作。
圖14是一個用于描述當存儲數據時所完成的操作的流程圖。將根據此流程圖完成以下步驟。
調制解調器17從間斷控制部分14接收一個開始間斷控制的請求(見圖15中的(1))。
調制解調器17通知CPU 10它已接收該開始間斷控制的請求(見圖15中的(2))。
CPU 10完成將DPRAM 11釋放以便存儲已經被存于調制解調器17中的數據的過程(見圖15中的(3))。
CPU 10通知調制解調器17已釋放DPRAM 11(見圖15中的(4))。
調制解調器17通過系統(tǒng)總線12將數據存于DPRAM 11中(見圖15中的(5))。
當開始間斷控制時，將電源間斷區(qū)15的電源關斷。
通過完成以上過程，已經存于調制解調器17中的數據能夠被存于DPRAM 11中。
現在描述當已經存于DPRAM 11中的數據被恢復至調制解調器17時所完成的過程。
圖16是一個用于描述將已存于DPRAM 11中的數據恢復至調制解調器17的過程的流程圖。將根據此流程圖完成以下步驟。
間斷控制部分14將結束間斷控制的請求通知調制解調器17并且將電源接通(見圖17中的(1))。
調制解調器17在間斷控制結束時完成設置過程。
調制解調器17通知CPU 10它已開始數據恢復過程(見圖17中的(2))。
調制解調器17通過系統(tǒng)總線12恢復數據(見圖17中的(3))。
調制解調器17通知CPU 10已完成恢復過程(見圖17中的(4))。
在接收到結束的通知之后，CPU 10將DPRAM 11初始化(見圖17中的(5))。
通過完成以上過程，已經存于DPRAM內的數據能夠被恢復至調制解調器17。
如上所述，間斷的接收允許通過在需要時間斷地供電給電源間斷區(qū)15而減少功率消耗。
然而，在傳統(tǒng)方法中，必須由位于LSI 13之外的CPU 10傳輸數據。這將增加CPU 10的負荷。
此外，系統(tǒng)總線12被用于傳輸數據。因此，在完成數據的傳輸之前無法傳輸其它數據塊。

發(fā)明內容
本發(fā)明是在以上所述的背景環(huán)境中提出的。本發(fā)明的一個目的是提供一種具有一個被間斷地供電的區(qū)域的半導體器件，以及一種具有一個被間斷地供電的電路的電子器件，它們能夠存儲和恢復數據而不增加系統(tǒng)的負荷。
為達到以上目的，提供一種包括一個被間斷地供電的第一區(qū)和一個被連續(xù)地供電的第二區(qū)的半導體器件。此半導體器件包括一個位于第二區(qū)內的存儲器，一個用于在停止供電之前在存儲器中存儲第一區(qū)中所使用數據的存儲電路，以及一個用于將已經存于存儲器內的數據恢復至第一區(qū)內的一個預定電路中的恢復電路。
此外，為達到以上目的，提供一種包括一個被間斷地供電的第一電路和一個被連續(xù)地供電的第二電路的電子器件。此電子器件包括一個位于第二電路內的存儲器，一個用于在停止供電之前在存儲器中存儲第一電路中所使用數據的存儲電路，以及一個用于將已經存于存儲器內的數據恢復至第一電路內的一個預定部分中的恢復電路。
參照通過例子闡述本發(fā)明的優(yōu)選實施例的附圖而作的以下說明將使本發(fā)明的以上和其它目的、特征和優(yōu)點更為明顯。


圖1是一個用于描述本發(fā)明中操作的基本原理的視圖。
圖2是一個用于顯示本發(fā)明的一個實施例的結構的視圖。
圖3是一個用于描述當在圖2所示實施例中停止向電源間斷區(qū)供電時完成的操作的流程圖。
圖4是一個用于描述當在圖2所示實施例中停止向電源間斷區(qū)供電時信號如何流動的視圖。
圖5是一個用于描述當在圖2所示實施例中恢復向電源間斷區(qū)供電時完成的操作的流程圖。
圖6是一個用于描述當在圖2所示實施例中恢復向電源間斷區(qū)供電時信號如何流動的視圖。
圖7是一個用于顯示本發(fā)明的另一個實施例的結構的視圖。
圖8是一個用于顯示在圖7所示DPRAM中如何劃分地址空間的視圖。
圖9是一個用于描述當在圖7所示實施例中停止向電源間斷區(qū)供電時所完成的操作的流程圖。
圖10是一個用于描述當在圖7所示實施例中停止向電源間斷區(qū)供電時信號如何流動的視圖。
圖11是一個用于描述當在圖7所示實施例中恢復向電源間斷區(qū)供電時所完成的操作的流程圖。
圖12是一個用于描述當在圖7所示實施例中恢復向電源間斷區(qū)供電時信號如何流動的視圖。
圖13是一個用于描述一個傳統(tǒng)間斷接收方法的視圖。
圖14是一個用于描述當在圖13所示例子中停止向電源間斷區(qū)供電時所完成的操作的流程圖。
圖15是一個用于描述當在圖13所示例子中停止向電源間斷區(qū)供電時所完成的操作的視圖。
圖16是一個用于描述當在圖13所示例子中恢復向電源間斷區(qū)供電時所完成的操作的流程圖。
圖17是一個用于描述當在圖13所示例子中恢復向電源間斷區(qū)供電時所完成的操作的視圖。
具體實施例方式
現在參照附圖描述本發(fā)明的實施例。
圖1是一個用于描述本發(fā)明中的操作基本原理的視圖。
如圖1中所示，一個根據本發(fā)明的半導體器件包括一個第一區(qū)31和一個第二區(qū)32。一個存儲器32a、一個存儲電路32b、一個恢復電路32c和一個電源控制電路32d位于第二區(qū)32內。
電源被間斷地提供給第一區(qū)31。
電源被連續(xù)地提供給第二區(qū)32。
存儲器32a位于第二區(qū)32內。如以下所述，存儲器32a具由一個用于存儲第一區(qū)31中需要存儲所使用數據的最小存儲容量。
存儲電路32b在停止向第一區(qū)31供電之前將第一區(qū)31中使用的數據存于存儲器32a內。
恢復電路32c在重新向第一區(qū)31供電時將存儲于存儲器32a內的數據恢復至第一區(qū)31內的一個預定電路中。
電源控制電路32d在由恢復電路32c將數據恢復之后停止向存儲器32a供電以及在由存儲電路32b開始存儲數據之前開始向存儲器32a供電。
現在描述圖1中的操作。
首先描述當提供給第一區(qū)31的電源被停止時所完成的操作。
當向第一區(qū)31提供的電源被停止時，必須將第一區(qū)31中使用的和當恢復供電時再一次需要的數據存于存儲器32a中。這個過程將與以下步驟互相兼容地加以完成。
即，存儲電路32b獲得當對存于第一區(qū)31中的寄存器和存儲器(未示出)中的數據恢復供電時所需的數據，并且將它門存于存儲器32a內。在此情況下，為便于恢復數據，用于標示存儲位置的信息連同以上數據一起被存儲。
當完成數據的存儲時，停止向第一區(qū)31供電及位于第一區(qū)31內的電路停止運行。因此，存于此區(qū)域的寄存器和存儲器中的數據將會丟失。
其次描述當恢復向第一區(qū)31供電時所完成的操作。
當恢復向第一區(qū)31供電時，必須恢復存于存儲器32a中的數據。這個過程將與以下步驟互相兼容地加以完成。
即，恢復電路32c將存于存儲器32a中的數據恢復至第一區(qū)31的一個預定電路中。在此情況下，能夠容易地通過參照用于標示存儲位置的信息而規(guī)定用于恢復數據的位置。
當完成數據的恢復后，電源控制電路32d停止向存儲器32a供電。其結果是存儲器32a停止運行，因而能夠減少不必要的功率消耗。
如上所述，使用根據本發(fā)明的半導體器件，用于存儲數據的專用存儲器32a被放置于半導體器件內，以及在停止向第一區(qū)31供電時將數據存于存儲器32a內。其結果是，能夠根據被存儲的數據量將存儲器32a的存儲容量減至最小。因此能夠存儲數據而不增加電路規(guī)模。
此外，根據本發(fā)明的半導體器件包括電源控制電路32d，它只當數據已經被存于存儲器32a中時才供電。因此，存儲器32a所消耗的功率量能夠被減少。
在圖1中，電源控制電路32d 停止向存儲器32a供電。然而，理所當然，電源控制電路32d也可以停止向存儲電路32b和恢復電路32c停止供電。
現在將描述本發(fā)明的實施例。
圖2是一個用于顯示本發(fā)明實施例的結構的視圖。如圖2中所示，一個根據本發(fā)明實施例的單元包括一個CPU 10、一個DPRAM 11、一條系統(tǒng)總線12和一個LSI(半導體器件)13。
CPU 10根據已經存于DPRAM 11中的程序來控制器件的每個部分及完成不同操作。
DPRAM 11已經存儲由CPU 10執(zhí)行的程序和數據。
系統(tǒng)總線12將CPU 10、DPRAM 11和LSI 13彼此連接以使數據能在它們之間進行交換。
LSI 13包括一個間斷控制部分14、一個電源間斷區(qū)15、一個存儲器50、一個電源控制部分51和一條總線52。LSI 13將準備發(fā)送的數據進行編碼和將接收的數據進行解碼。
間斷控制部分14完成向電源間斷區(qū)15間斷地供電的過程。
電源間斷區(qū)15包括一個DPRAM 16和一個調制解調器17。電源間斷區(qū)15是一個被間斷地供電的區(qū)域。
當調制解調器17處理數據時DPRAM 16臨時地存儲它們。
調制解調器17完成將數據編碼和解碼的過程。
調制解調器17使用的和當恢復供電時需要的數據(今后稱為工作數據)被存于存儲器50中。存儲器50的存儲容量根據準備存儲的工作數據量被設為最小容量。
電源控制部分51控制向存儲器50提供的電源。
總線52將DPRAM 16、調制解調器17、存儲器50和電源控制部分51彼此連接以使數據能在它們之間進行交換。
現在描述以上實施例的操作。
首先描述當停止向電源間斷區(qū)15供電時所完成的操作。圖3是一個用于描述當停止向電源間斷區(qū)15供電時完成的操作的流程圖。將根據此流程圖完成以下步驟。
間斷控制部分14向調制解調器17和電源控制部分51輸出一個開始進行間斷控制的請求(見圖4中的(1))。
電源控制部分51接通存儲器50的電源(見圖4中的(2))。
調制解調器17通過總線52將工作數據存于存儲器50內(見圖4中的(3))。在此情況下，用于標示已經存儲工作數據的位置信息連同工作數據一起被存儲。
當開始間斷控制時，提供給電源間斷區(qū)15的電源被關斷。繼續(xù)向用于控制與間斷控制部分14通信的調制解調器17中的一個區(qū)域供電。
通過進行以上過程，能夠將電源間斷區(qū)15中的工作數據存于存儲器50內以及停止向電源間斷區(qū)15供電。
現在描述當恢復向電源間斷區(qū)15恢復供電時所完成的操作。圖5是用于描述當恢復向電源間斷區(qū)15供電時所完成操作的流程圖。將根據此流程圖完成以下步驟。
間斷控制部分14通知調制解調器17請求結束間斷控制，及接通向電源間斷區(qū)15的供電(見圖6中的(1))。
調制解調器17在間斷控制結束時完成設置過程。具體地，調制解調器17完成例如將內部寄存器等初始化的過程。
調制解調器17從存儲器50中恢復工作數據(見圖6中的(2))。在此情況下，調制解調器17通過訪問用于標示存儲工作數據的位置信息而將工作數據恢復至原始位置。
調制解調器17通知電源控制部分51已經完成工作數據的恢復(見圖6中的(3))。
電源控制部分51關斷存儲器50的電源(見圖6中的(4))。
通過進行以上過程，能夠將存于存儲器50內的數據恢復至電源間斷區(qū)15中以及恢復向電源間斷區(qū)15供電。
在以上實施例中，存儲器50位于LSI 13內及工作數據通過總線52被存于存儲器50內。這能夠在存儲或恢復工作數據的情況下防止CPU 10、DPRAM 11和系統(tǒng)總線12被占用。其結果是，能夠減少由存儲或恢復工作數據所造成的整個系統(tǒng)的負荷。
此外，存儲器50的存儲容量能夠被設為用于存儲工作數據所需的最小容量。這防止增加電路尺寸。
此外，當沒有存儲工作數據時，由電源控制部分51停止向存儲器51供電。其結果是能夠減少功率消耗。
本發(fā)明人的實驗計算顯示，與圖13中所示傳統(tǒng)結構相比較，在此實施例中應該能夠將功率消耗減少大約百分之十。
現在將描述本發(fā)明的另一個實施例。
圖7是一個用于顯示本發(fā)明另一個實施例的結構的視圖。如圖7中所示，一個根據本發(fā)明另一個實施例的單元包括一個CPU 10、一個DPRAM 11、一條系統(tǒng)總線12和一個LSI 13。
CPU 10根據已經存于DPRAM 11中的程序來控制器件的每個部分及完成不同操作。
DPRAM 11已經存儲由CPU 10執(zhí)行的程序和數據。
系統(tǒng)總線12將CPU 10、DPRAM 11和LSI 13彼此連接以使數據能在它們之間進行交換。
LSI 13包括一個間斷控制部分14、一個DPRAM 60和一個調制解調器17。LSI 13將準備發(fā)送的數據進行編碼和將接收的數據進行解碼。在此實施例中，DPRAM 60的一部分和調制解調器17位于電源間斷區(qū)15內。
間斷控制部分14完成向電源間斷區(qū)15間斷地供電的過程。
電源間斷區(qū)15包括DPRAM 60的一部分(其細節(jié)將在后面描述)和調制解調器17。電源被間斷地向此區(qū)域供電。
如圖8中所示，DPRAM 60中的一個地址空間被劃分為一個存儲區(qū)60a和一個普通區(qū)60b。存儲區(qū)60a用于存儲工作數據。普通區(qū)60b用于當調制解調器17處理數據時臨時存儲這些數據。電源被連續(xù)地提供給存儲區(qū)60a。另一方面，電源被間斷地提供給存儲區(qū)60b。
存儲區(qū)60a的存儲容量根據存儲的工作數據量被設為最小容量。
調制解調器17完成將數據編碼和解碼的過程。
現在描述以上實施例的操作。
首先描述當停止向電源間斷區(qū)15供電時所完成的操作。圖9是一個用于描述當停止向電源間斷區(qū)15供電時完成的操作的流程圖。將根據此流程圖完成以下步驟。
間斷控制部分14向調制解調器17輸出一個開始進行間斷控制的請求(見圖10中的(1))。
調制解調器17將工作數據存于DPRAM 60的存儲區(qū)60a內(見圖10中的(2))。在此情況下，用于標示已經存儲工作數據的位置信息連同工作數據一起被存儲。
當開始間斷控制時，提供給調制解調器17和DPRAM 60內的普通區(qū)60b的電源被關斷。
通過完成以上過程，能夠將電源間斷區(qū)15中的工作數據存于DPRAM 60的存儲器60a內以及停止向電源間斷區(qū)15供電。
現在描述當恢復向電源間斷區(qū)15恢復供電時所完成的操作。圖11是用于描述當恢復向電源間斷區(qū)15恢復供電時所完成操作的流程圖。將根據此流程圖完成以下步驟。
間斷控制部分14通知調制解調器17請求結束間斷控制，及接通向電源間斷區(qū)15的供電(見圖12中的(1))。
調制解調器17在間斷控制結束時完成設置過程。具體地，調制解調器17例如將寄存器等初始化。
調制解調器17開始從DPRAM 60的存儲區(qū)60a中恢復工作數據(見圖12中的(2))。在此情況下，調制解調器17通過訪問用于標示存儲工作數據的位置信息而將工作數據恢復至原始位置。
通過進行以上過程，能夠將存于DPRAM 60的存儲區(qū)60a內的數據恢復至調制解調器17中以及恢復向電源間斷區(qū)15供電。
在以上實施例中，DPRAM 60被劃分為一個存儲區(qū)60a和一個普通區(qū)60b，電源被連續(xù)地提供給存儲區(qū)60a，及工作數據被存于存儲區(qū)60a內。這能夠在存儲或恢復工作數據的情況下防止CPU 10、DPRAM11和系統(tǒng)總線12被占用。其結果是能夠減少由存儲或恢復工作數據所造成的整個系統(tǒng)的負荷。
此外，存儲區(qū)60a的存儲容量能夠被設為用于存儲工作數據所需的最小容量。這防止電路尺寸的增加。
以上實施例中所沒有提到的是，當沒有存儲工作數據時，存儲區(qū)60a的電源可以被停止。這允許減少功率消耗。我的實驗計算顯示，與圖13中所示傳統(tǒng)結構相比較，在此實施例中應該能夠將功率消耗減少大約百分之七。
在以上實施例中，已經結合本發(fā)明的半導體器件(LSI 13)的應用例子進行描述。然而，理所當然，本發(fā)明不限于這一情況。本發(fā)明可應用于不同電子器件。
如前所述，根據本發(fā)明，一種包括一個被間斷地供電的第一區(qū)和一個被連續(xù)地供電的第二區(qū)的半導體器件包括一個位于第二區(qū)內的存儲器，一個用于在停止供電之前在存儲器中存儲第一區(qū)中所使用數據的存儲電路，以及一個用于將已經存于存儲器內的數據恢復至第一區(qū)的一個預定電路內的恢復電路。因此，通過在半導體器件內找到一個存儲器并且將數據存于存儲器內，能夠防止增加一個使用半導體器件的系統(tǒng)內的另一個器件上的負荷。
此外，一種包括一個被間斷地供電的第一電路和一個被連續(xù)地供電的第二電路的電子器件包括一個位于第二電路內的存儲器，一個用于在停止供電之前在存儲器中存儲第一電路中所使用數據的存儲電路，以及一個用于將存于存儲器內的數據恢復至第一電路的一個預定部分內的恢復電路。因此，能夠存儲或恢復數據而不增加功率消耗。
以上描述只是為了闡述本發(fā)明原理。此外，由于業(yè)內人員很容易作出多種修改和變動，因而本發(fā)明不應被限制于以上所述的和所描述的具體結構和應用，因此所有合適的修改及其等效內容應被認為屬于所附權利要求書及其等效內容的范圍之內。
權利要求
1.包括一個被間斷地供電的第一區(qū)和一個被連續(xù)地供電的第二區(qū)的一種半導體器件，該器件包括一個位于第二區(qū)內的存儲器；一個存儲電路，用于在停止供電之前在存儲器中存儲在第一區(qū)中使用的數據；及一個恢復電路，用于將已經存于存儲器內的數據恢復至第一區(qū)的一個預定電路中。
2.根據權利要求1的半導體器件，其中該存儲器具有一個對應于由存儲電路存儲的數據量的存儲容量。
3.根據權利要求1的半導體器件，還包括一個電源控制電路，用于在由恢復電路將數據恢復之后停止向存儲器供電和用于在由存儲電路開始存儲數據之前恢復向存儲器供電。
4.根據權利要求1的半導體器件，還包括一條系統(tǒng)總線，用于與一個外部器件交換數據，其中該存儲電路和該恢復電路使用一條獨立于系統(tǒng)總線的總線來分別完成數據的存儲和恢復。
5.根據權利要求1的半導體器件，還包括一個位于第一區(qū)內的存儲器，其中一個被包括于一個存儲器內的存儲區(qū)被劃分及被指定為位于第一區(qū)內的存儲器和位于第二區(qū)內的存儲器。
6.包括一個被間斷地供電的第一電路和一個被連續(xù)地供電的第二電路的一種電子器件，該器件包括一個位于第二電路內的存儲器；一個存儲電路，用于在停止供電之前在存儲器中存儲第一電路中使用的數據；及一個恢復電路，用于將已經存于存儲器內的數據恢復至第一電路的一個預定部分中。
全文摘要
一種將存于一個被間斷地供電的區(qū)域內的數據快速地存儲的半導體器件。電源被間斷地提供給第一區(qū)。電源被連續(xù)地提供給第二區(qū)。一個存儲器位于第二區(qū)內。一個存儲電路用于在停止供電之前在存儲器中存儲第一電路中使用的數據。一個恢復電路用于將已經存于存儲器內的數據恢復至第一區(qū)的一個預定電路中。如果數據已經存于存儲器內，則電源控制電路向存儲器供電。否則電源控制電路停止向存儲器供電。
文檔編號H04M1/73GK1437104SQ0310234
公開日2003年8月20日 申請日期2003年1月30日 優(yōu)先權日2002年2月6日
發(fā)明者巖田純, 谷口章二, 黑巖功一, 山田良和 申請人:富士通株式會社