專利名稱：用于地面接收站的數(shù)字解調(diào)器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種適合于采用數(shù)據(jù)塊來計算快速傅立葉變換的數(shù)字解調(diào)器。本發(fā)明還涉及一種相關(guān)的快速傅立葉變換處理方法。
這種解調(diào)器例如可用于地面接收站中。
因為快速傅立葉變換計算在計算能力和存儲器訪問要求上具有復(fù)雜性，所以它是數(shù)字信號處理領(lǐng)域中的一個眾所周知的問題。存在許多專用于快速傅立葉變換計算的處理器，它們通常稱為FFT處理器。為了進行這種計算，處理器對數(shù)據(jù)塊進行操作，所述數(shù)據(jù)也稱為碼元。因此，如1996年5月由ACTS(“高級通信技術(shù)與業(yè)務(wù)”)編輯的項目號為DVbird WP1-D01、題為“第一接收站體系結(jié)構(gòu)Ics規(guī)范”中描述的那樣，通常產(chǎn)生起始信號來表示新數(shù)據(jù)塊的首數(shù)據(jù)(D)。所述起始信號發(fā)送至FFT處理器。如

圖1所示，所述信號的產(chǎn)生需要計數(shù)器(CPT)，對從前一起始信號(S_STRT)開始已輸入FFT處理器(FFT_P)中的數(shù)據(jù)的數(shù)目進行計數(shù)，以便知道何時開始新的快速傅立葉變換計算；以及一些反饋信息(S_ERR)，用以產(chǎn)生起始信號S_STRT。
這種計數(shù)器CPT包括在起始發(fā)生器專用模塊(M-STRT)中，這種反饋信息S_ERR由時間誤差專用模塊(M_TMERR)輸出。如果輸入數(shù)據(jù)的數(shù)量達到數(shù)據(jù)塊中數(shù)據(jù)的數(shù)量、通常為2千八位字節(jié)或8千八位字節(jié)，就將起始信號S_STRT發(fā)送至FFT處理器FFT_P。起始信號必須與新數(shù)據(jù)塊的首數(shù)據(jù)D同步。這種同步是必要的，以便使FFT處理器FFT_P在一接收到首數(shù)據(jù)時就保存數(shù)據(jù)塊的數(shù)據(jù)。如果有同步誤差，則反饋信息S_ERR通知起始發(fā)生器M_STRT在發(fā)送新的起始信號前必須要計數(shù)的附加數(shù)據(jù)D的數(shù)量。
這種解決方法的一個問題在于，如果FFT處理器用作通用數(shù)字信號處理器(DSP)的協(xié)處理器，那么，一方面，F(xiàn)FT協(xié)處理器對已輸入的用于進行FFT計算的數(shù)據(jù)D的數(shù)量進行計數(shù)，而另一方面，數(shù)字信號處理器DSP也對在能夠發(fā)送起始信號S_STRT之前要輸入快速傅立葉變換協(xié)處理器中的數(shù)據(jù)D的數(shù)量進行計數(shù)。然后，這種數(shù)字信號處理器啟用起始發(fā)生器M_STRT，以便使起始信號S_STRT的發(fā)射與數(shù)據(jù)塊的首數(shù)據(jù)D同步。因此，數(shù)字信號處理器DSP的大部分計算能力需要用來管理快速傅立葉變換計算以及進行上述同步。在那些數(shù)據(jù)并非來自所述數(shù)字信號處理器時尤其存在問題。
因此，本發(fā)明的一個目的是提供一種適合于采用數(shù)據(jù)塊來計算快速傅立葉變換的數(shù)字解調(diào)器，它避免不必要地獨占如數(shù)字信號處理器之類的資源。
為此，提供一種數(shù)字解調(diào)器，它包括快速傅立葉變換協(xié)處理器，其中包括適合于向快速傅立葉變換計算功能單元發(fā)送起始信號的起始發(fā)生器功能單元，所述起始信號指示新數(shù)據(jù)塊的首數(shù)據(jù)；以及數(shù)字信號處理器，其中包括適合于向所述快速傅立葉變換協(xié)處理器發(fā)送反饋信息的時間誤差功能單元，所述反饋信息指示在發(fā)送新的起始信號之前起始發(fā)生器功能單元必須等待的數(shù)據(jù)的數(shù)量。
此外，還提供一種方法，它包括以下步驟通過快速傅立葉變換協(xié)處理器向快速傅立葉變換計算功能單元發(fā)送起始信號，所述起始信號指示新數(shù)據(jù)塊的首數(shù)據(jù)；以及通過數(shù)字信號處理器向所述快速傅立葉變換協(xié)處理器發(fā)送反饋信息，所述反饋信息指示在發(fā)送新的起始信號之前必須等待的數(shù)據(jù)的數(shù)量。
如將進一步詳細看到的，如果沒有檢測到誤差，則這種數(shù)字解調(diào)器使快速傅立葉變換協(xié)處理器能夠獨立工作而不與數(shù)字信號處理器交互作用。因此，所述數(shù)字信號處理器具有空閑時間與其它協(xié)處理器配合工作。
在閱讀了下列詳細描述和參考附圖后可以清楚本發(fā)明的其它目的、特征和優(yōu)點，圖中圖1說明如現(xiàn)有技術(shù)中所描述的數(shù)字解調(diào)器的一些部件；圖2是在根據(jù)本發(fā)明的數(shù)字解調(diào)器中使用的快速傅立葉變換算法的示意圖；圖3說明根據(jù)本發(fā)明的數(shù)字解調(diào)器的一些部件；以及圖4是在圖3的數(shù)字解調(diào)器中實現(xiàn)的快速傅立葉變換方法的示意圖。
在以下描述中，本領(lǐng)域的技術(shù)人員眾所周知的功能或構(gòu)造未作詳細介紹，以免對它們進行不必要的詳述會使本發(fā)明變得晦澀難懂。
本發(fā)明涉及一種適合于采用數(shù)據(jù)塊來計算快速傅立葉變換的數(shù)字解調(diào)器DEM。這種數(shù)字解調(diào)器DEM用于數(shù)字電視系統(tǒng)的解調(diào)，尤其適用于地面接收站的解調(diào)。當這種接收站接收信號時，它接收數(shù)據(jù)塊、也稱為符號包形式的信號。這種符號包具有固定的長度。對于由ETSI(《歐洲電信標準協(xié)會》)編輯的稱為DVB-T(《數(shù)字視頻廣播地面裝置》)的標準來說，符號包的長度是2千八位字節(jié)或8千八位字節(jié)。解調(diào)的一個步驟是對符號包中的數(shù)據(jù)D計算快速傅立葉變換。這種快速傅立葉變換的計算是基于稱為基數(shù)2的Cooley-Tukey算法的算法，此算法的相應(yīng)示意圖表示在圖2中。該示意圖包括系數(shù)W。最終結(jié)果R是通過輸入數(shù)據(jù)D和所述系數(shù)W來計算的頻率數(shù)據(jù)。所述系數(shù)W是已知的，通常保存在存儲器MEM的表中。這里不再說明這種計算，因為這是本領(lǐng)域技術(shù)人員所熟知的。
為了計算快速傅立葉變換FFT，如圖3所示，數(shù)字解調(diào)器DEM包括快速傅立葉變換協(xié)處理器FFT_P，其中包括適合于發(fā)送起始信號S_STRT至快速傅立葉變換計算功能單元F_FFT的起始發(fā)生器功能單元F_STRT，所述起始信號指示新數(shù)據(jù)塊的首數(shù)據(jù)D；以及數(shù)字信號處理器DSP，其中包括適合于發(fā)送反饋信息DIST至所述快速傅立葉變換協(xié)處理器FFT_P的時間誤差功能單元F_TMERR，所述反饋信息DIST指示在發(fā)送新起始信號S_STRT之前起始發(fā)生器功能單元F_STRT必須等待的數(shù)據(jù)D的數(shù)量。
快速傅立葉變換計算功能單元F_FFT適合于對數(shù)據(jù)塊的數(shù)據(jù)D計算快速傅立葉變換。快速傅立葉變換協(xié)處理器FFT_P還包括地址產(chǎn)生功能單元F_ADDR，它適合于在快速傅立葉變換協(xié)處理器FFT_P的存儲器MEM內(nèi)的特定地址中保存所述數(shù)據(jù)D，并且適合于采用計數(shù)器CPT對已輸入并存儲的數(shù)據(jù)D計數(shù)。
如圖4所示，在初始化步驟0)中，數(shù)字信號處理器DSP將快速傅立葉變換計算所需的參數(shù)下載到快速傅立葉變換協(xié)處理器FFT_P中。這些參數(shù)具體為數(shù)據(jù)塊的大小SZ，2千八位字節(jié)或8千八位字節(jié)；兩次快速傅立葉變換FFT計算之間的保護間隔GRD等。
所述保護間隔GRD尤其用于避免眾所周知的稱為符號間干擾ISI現(xiàn)象的現(xiàn)象。
每當接收站的環(huán)境發(fā)生較大變化時，就進行這種初始化步驟。例如，當接收站周圍有太多噪聲時，數(shù)據(jù)塊的大小最好是8千八位字節(jié)。
當接收站收到數(shù)據(jù)塊的某個數(shù)據(jù)D時，數(shù)字解調(diào)器將對這些數(shù)據(jù)計算快速傅立葉變換，如下所述。
在第一步驟1)中，起始發(fā)生器功能單元F_STRT檢測新數(shù)據(jù)塊的首數(shù)據(jù)D，并隨后發(fā)送起始信號S_STRT至快速傅立葉變換計算功能單元F_FFT。
在第二步驟2)中，地址產(chǎn)生功能單元F_ADDR采用其計數(shù)器CPT對輸入數(shù)據(jù)D的數(shù)量進行計數(shù)，并將其存入存儲器MEM的地址中。
在第三步驟3)中，計算功能單元F_FFT等待輸入數(shù)據(jù)塊的全部數(shù)據(jù)D。然后，它采用Cooley-Tukey算法、通過數(shù)字信號處理器DSP給出的信息以及根據(jù)地址產(chǎn)生功能單元F_ADDR的計數(shù)器CPT對這些數(shù)據(jù)D計算快速傅立葉變換。
在第四步驟4)中，如果在最終結(jié)果R中有誤差S_ERR，則所述誤差S_ERR由數(shù)字信號處理器DSP的時間誤差功能單元F_TMERR檢測。例如，若快速傅立葉變換計算開始時提前了一個數(shù)據(jù)D或滯后了一個數(shù)據(jù)D，則檢測這種誤差。所述檢測是本領(lǐng)域的技術(shù)人員所熟知的。所述誤差S_ERR必須不被傳遞到其它的快速傅立葉變換計算中。因此，時間誤差功能單元F_TMERR確定反饋信息，例如，以數(shù)據(jù)D的數(shù)量N來評估的修正距離DIST。例如，如果快速傅立葉變換計算開始時滯后了一個數(shù)據(jù)，那么N等于1。然后，將此修正距離DIST發(fā)送至快速傅立葉變換協(xié)處理器FFT_P。通過修正距離DIST能夠知道在發(fā)現(xiàn)新數(shù)據(jù)塊的首數(shù)據(jù)D之前必須等待的附加數(shù)據(jù)D的數(shù)量。換言之，此修正距離DIST表明所述快速傅立葉變換協(xié)處理器FFT_P、更準確地說是信號發(fā)生器功能單元F_STRT在再次發(fā)送新起始信號S_STRT之前、并因而在計算新的快速傅立葉變換之前、必須等待的數(shù)據(jù)D的數(shù)量。
然后回到第一步驟1)。起始發(fā)生器功能單元F_STRT借助于計數(shù)器CPT來檢測新數(shù)據(jù)塊的首數(shù)據(jù)D。當計數(shù)器CPT達到的值等于數(shù)據(jù)塊長度加上保護間隔GRD再加上(若快速傅立葉變換計算開始時滯后了一些數(shù)據(jù))或減去(若快速傅立葉變換計算開始時提前了一些數(shù)據(jù))修正距離DIST時，則接收新的首數(shù)據(jù)。隨后，起始發(fā)生器F_STRT發(fā)送起始信號S_STRT至快速傅立葉變換計算功能單元F_FFT，等等，直到不再接收到數(shù)據(jù)D。
因此可以看到，本發(fā)明的一個優(yōu)點在于，當沒有檢測到誤差S_ERR時，快速傅立葉變換協(xié)處理器FFT_P可獨立工作而不與所述數(shù)字處理器DSP進行任何交互作用。此外，在根據(jù)本發(fā)明的方法中，所述協(xié)處理器FFT_P并不等待由所述數(shù)字信號處理器發(fā)出的起始信號。因此，所述協(xié)處理器FFT_P是獨立于所述數(shù)字處理器DSP的。因此，同時，所述數(shù)字信號處理器DSP可由其它協(xié)處理器尋址。
應(yīng)當指出，為了保留以前的模式(當快速傅立葉變換協(xié)處理器FFT_P從數(shù)字信號處理器接收起始信號時)，如果需要的話，在第一非限定性實施例中，數(shù)字信號處理器DSP包括適合于去活快速傅立葉變換協(xié)處理器FFT_P中的起始發(fā)生器功能單元F_STRT的去活裝置M_DES。去活在初始化步驟0)期間完成。去活裝置可以是在所述數(shù)字信號處理器中實現(xiàn)的程序。因此，或者在起始發(fā)生器功能單元F_STRT被禁用時保持先前模式；或者在起始發(fā)生器功能單元F_STRT啟用時保持根據(jù)本發(fā)明的新模式。
還應(yīng)指出，在存在足夠的同步的情況下或者很少發(fā)生的不需要誤差修正的情況下，快速傅立葉變換協(xié)處理器FFT_P可以采用直接存儲器存取。數(shù)字信號處理器DSP不再管理所述快速傅立葉變換協(xié)處理器的存儲器存取。因此，所述數(shù)字信號處理器DSP可騰出空閑來管理其它任務(wù)。
可以理解，本發(fā)明不限于前面所述的實施例，在不脫離所附權(quán)利要求書中定義的本發(fā)明的精神和范圍的前提下，可以作出變化和修改。
可以理解，只要單項硬件或軟件能實現(xiàn)幾項功能，借助于硬件或軟件或者軟件兼硬件，有多種方式來實現(xiàn)根據(jù)本發(fā)明的方法的功能。并不排除由硬件或軟件或軟件兼硬件的組件來實現(xiàn)一項功能。例如，起始發(fā)生器功能單元F_STRT可與地址產(chǎn)生功能單元F_ADDR相結(jié)合，從而構(gòu)成單個功能單元而不改變根據(jù)本發(fā)明的快速傅立葉變換處理方法。
所述硬件或軟件部件可以幾種方式來實現(xiàn)，如通過布線電子電路或者通過可編程的集成電路。集成電路可以包括在計算機或解調(diào)器中。在第二種情況下，根據(jù)本發(fā)明的解調(diào)器的不同裝置可以是如上所述的硬件或軟件部件。
集成電路包括指令集。因此，包括在例如計算機程序存儲器中或者解調(diào)器存儲器中的所述指令集可使計算機或解調(diào)器執(zhí)行快速傅立葉變換處理方法的各個步驟。
可通過讀取數(shù)據(jù)載體、如盤來將指令集裝入程序存儲器中。業(yè)務(wù)提供商還可通過通信網(wǎng)絡(luò)、如因特網(wǎng)來提供指令集。
下列權(quán)利要求中出現(xiàn)的任何參考符號不應(yīng)視為限定此權(quán)利要求。顯然，使用動詞“包括”及其變體并不排除任一權(quán)利要求中所定義的步驟或元件之外的其它步驟或元件的存在。在動詞“包括”之后與步驟或元件之前的冠詞“一個”不排除多個這種步驟或元件的存在。
權(quán)利要求
1.一種采用數(shù)據(jù)塊來計算快速傅立葉變換的數(shù)字解調(diào)器，其特征在于它包括快速傅立葉變換協(xié)處理器(FFT_P)，其中包括適合于向快速傅立葉變換計算功能單元(F_FFT)發(fā)送起始信號(S_STRT)的起始發(fā)生器功能單元(F_STRT)，所述起始信號指示新數(shù)據(jù)塊的首數(shù)據(jù)(D)；以及數(shù)字信號處理器(DSP)，其中包括適合于向所述快速傅立葉變換協(xié)處理器(FFT_P)發(fā)送反饋信息(DIST)的時間誤差功能單元(F_TMERR)，所述反饋信息(DIST)指示在發(fā)送新的起始信號(S_STRT)之前、所述起始發(fā)生器功能單元(F_STRT)必須等待的數(shù)據(jù)(D)的數(shù)量。
2.一種采用數(shù)據(jù)塊的快速傅立葉變換處理方法，其特征在于它包括以下步驟通過快速傅立葉變換協(xié)處理器(FFT_P)向快速傅立葉變換計算功能單元(F_FFT)發(fā)送起始信號(S_STRT)，所述起始信號指示新數(shù)據(jù)塊的首數(shù)據(jù)(D)；以及通過數(shù)字信號處理器(DSP)向所述快速傅立葉變換協(xié)處理器(FFT_P)發(fā)送反饋信息(DIST)，所述反饋信息(DIST)指示在發(fā)送新的起始信號(S_STRT)之前所必須等待的數(shù)據(jù)(D)的數(shù)量。
3.一種解調(diào)器的計算機程序產(chǎn)品，其中包括指令集，所述指令集在裝入所述解調(diào)器中時，使所述解調(diào)器實現(xiàn)如權(quán)利要求2所述的方法。
4.一種計算機的計算機程序產(chǎn)品，其中包括指令集，所述指令集在裝入所述計算機中時，使所述計算機實現(xiàn)如權(quán)利要求2所述的方法。
全文摘要
本發(fā)明涉及一種用于采用數(shù)據(jù)塊處理快速傅立葉變換的方法和解調(diào)器。本發(fā)明的特征在于，它包括快速傅立葉變換協(xié)處理器(FFT_P)和數(shù)字信號處理器(DSP)。所述協(xié)處理器(FFT_P)包括起始功能單元(F_STRT)和計算功能單元(F_FFT)。所述起始功能單元(F_STRT)可在每次接收到新數(shù)據(jù)塊的首數(shù)據(jù)(D)時將起始信號(S_STRT)發(fā)送至所述計算功能單元(F_FFT)。所述數(shù)字信號處理器(DSP)包括時間誤差功能單元(F_TMERR)，它指示在發(fā)送新的起始信號(S_STRT)之前起始功能單元(F_STRT)必須等待的數(shù)據(jù)數(shù)量。本發(fā)明可用于地面接收站的解調(diào)器。
文檔編號H04J11/00GK1531690SQ02802905
公開日2004年9月22日 申請日期2002年7月5日 優(yōu)先權(quán)日2001年7月17日
發(fā)明者O·蓋－貝利勒, X·馬查爾, O 蓋-貝利勒, 槎 申請人:皇家菲利浦電子有限公司