專利名稱：網(wǎng)絡(luò)同步技術(shù)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及允許運動圖像之類的實時信息傳送的通信網(wǎng)絡(luò)，該運動圖像符合諸如IEEE1394串行總線標準之類的高速串行總線的標準規(guī)范，更具體地，是涉及允許連接在一起的各個節(jié)點之間數(shù)據(jù)通信的網(wǎng)絡(luò)同步技術(shù)。
背景技術(shù)：
IEEE1394標準是為了實現(xiàn)成本有效和高速數(shù)字接口的國際標準。IEEE 1394接口提供每秒數(shù)千兆比的高速數(shù)據(jù)傳輸、對數(shù)字視頻數(shù)據(jù)傳輸要求的實時傳送的高吸引力、和各種有用的特點。因此，IEEE 1394數(shù)字接口作為計算機外設(shè)和包括數(shù)字攝象機、數(shù)字電視機的消費電子學兩者的網(wǎng)絡(luò)接口引起了廣泛的關(guān)注。
作為典型的例子，圖1表示用于傳送符合IEEE 1394標準的網(wǎng)絡(luò)。一般，IEEE1394規(guī)定了物理層、鏈接層、事務處理層、和串行總線管理。在這些層中，通常應用程序?qū)邮亲鳛檩^高層實現(xiàn)的。在圖1中，為了簡化的緣故，忽略了不直接與本發(fā)明有關(guān)的這些層。
如圖1所示，IEEE 1394網(wǎng)絡(luò)由多個節(jié)點組成，每個節(jié)點具有物理層(PHY)裝置，這些裝置通過預定的纜線按級聯(lián)方式進行連接。這里，PHY裝置10的端口由纜線60連接到PHY裝置11的端口，并且PHY裝置11的另外端口由纜線61連接到PHY裝置12的端口。
IEEE 1394的PHY裝置具有在一個端口輸入數(shù)據(jù)和在其所有其它端口數(shù)據(jù)的中繼功能。因此，圖1的網(wǎng)絡(luò)在物理上是按樹拓撲構(gòu)成，而在邏輯上是按總線拓撲的。下面，因為PHY裝置通常是使用LSI的，PHY裝置被稱為PHY LSI(大規(guī)模集成)。
PHY LSI根據(jù)由外部晶體振蕩器產(chǎn)生的時鐘信號進行操作。在圖1中，相應的PHY LSI10-12具有附加的晶體振蕩器30-31。
晶體振蕩器的諧振頻率f是具有±100ppm(每百萬的部分)允許偏差的24.576MHz。IEEE 1394標準規(guī)定傳輸速率S100、S200、和S400，這些速率分別對應于4×fr(98.304mbs)、8×fr(196.608mbs)、和16×fr(393.216mbs)。因為在每個節(jié)點的時鐘信號是沒有頻率同步控制的自由運行狀態(tài)，PHY LSI10-12可以根據(jù)在±100ppm的允許偏差內(nèi)的不同時鐘頻率操作。
為了實現(xiàn)在這種IEEE 1394 PHY環(huán)境中實時數(shù)據(jù)傳送，在IEEE 1394標準中已經(jīng)引入了等時周期模式。在同步周期模式中，僅已獲得現(xiàn)有的帶寬并獲得發(fā)送權(quán)的節(jié)點可以發(fā)送同步碼流分組。因為同步周期出現(xiàn)在125μs的周期，所以保證數(shù)據(jù)流的實時傳送。
在起到作為一個周期的主機作用的節(jié)點發(fā)送的一個周期開始分組傳輸以后，等時周期開始。在圖1中，假設(shè)節(jié)點50是該周期的主機。周期開始分組中包含在該時間該分組本身進行發(fā)送的時間信息。在這個例子中，當該分組發(fā)送到IEEE1394總線時，該周期主機50在周期開始分組寫其自身周期時間寄存器40的值。
如圖2所示，周期時間寄存器具有32比特碼長，該碼被分為7比特第二計數(shù)字段、13比特周期計數(shù)字段、和12比特周期偏移字段。
周期偏移字段是根據(jù)24.576MHz的物理層時鐘計數(shù)的計數(shù)器，使得計數(shù)值復位到0并重新開始之前從0到3071加1。因此，計數(shù)值在時間間隔125μs被復位到0。
周期計數(shù)字段是按125μs時間間隔進行計數(shù)的計數(shù)器。當周期偏移字段被復位為0時，其計數(shù)器值復位到0并重新開始之前從0到7999加1，并且因此在時間間隔1秒被復位為0。
第二計數(shù)字段是按1秒時間間隔進行計數(shù)的計數(shù)器。當周期計數(shù)字段被復位為0時，其計數(shù)器值復位到0并重新開始之前從0到127加1。
一般，周期時間寄存器(40、41、42)是在提供在串行總線管理器(未示出)的控制和狀態(tài)寄存器(CSR)的空間中實現(xiàn)的。因此，在圖1中，鏈接層LSI(20、21、22)是與對應的周期時間寄存器(40、41、42)分開的。但是，周期時間寄存器通常實現(xiàn)在鏈接層LSI中。鏈接層LSI(20、21、22)根據(jù)49.152MHz的時鐘頻率操作，該頻率是24.576MHz的物理層時鐘的兩倍。在鏈接層LSI中，49.152MHz的時鐘頻率被2分頻，產(chǎn)生使周期時間寄存器進行操作的24.576MHz的物理層時鐘。
非該周期主機的任何其它節(jié)點接收包含來自周期主機的時間信息的周期開始分組，并利用接收的時間信息重寫其自身時鐘時間寄存器的時鐘周期偏移值，同步到該周期主機。按這種方式，每次接收周期開始分組時在125μs時間間隔，調(diào)整每個節(jié)點的時鐘周期寄存器的內(nèi)容，以便建立所有節(jié)點的時間信息同步。
例如，如圖3A-3C所示，在節(jié)點50-52中執(zhí)行時間信息同步。在這個例子中，假設(shè)節(jié)點51中的晶體振蕩器31的PHY時鐘頻率高于節(jié)點50(周期主機)中的晶體振蕩器的頻率，并且節(jié)點52中的晶體振蕩器32的PHY時鐘頻率低于晶體振蕩器30的頻率。
為了簡單起見，還假設(shè)當周期時間寄存器40的周期偏移值在PHY時鐘的上升沿被從3071復位到0時，發(fā)送周期開始分組，并且寫在周期開始分組中的時間信息是0的周期偏移值，其它節(jié)點51和52從周期主機50無延遲地接收周期開始分組，并且在PHY時鐘的上升沿執(zhí)行節(jié)點51和52的周期偏移的重寫。
如圖3B所示，在以較高時鐘頻率操作的節(jié)點51，周期偏移值被連續(xù)復位兩次，這意味著一個時鐘的延遲，導致利用一個時鐘的最大調(diào)整量的時間調(diào)整。因為一個時鐘約40ns，將出現(xiàn)相對于125μs時間間隔的高達約320ppm的頻率波動(周期時間寄存器值中的變化)。
周期時間寄存器的內(nèi)容被用于由IEC 61883標準定義的視聽流(AV系統(tǒng))的實時傳送。為接收AV流，需要通過友好地再現(xiàn)曾在發(fā)送側(cè)使用的視頻幀頻率和音頻取樣頻率，以便在接收側(cè)對其進行解碼。但是，這些取決于媒體的頻率并不與使用在IEEE 1394標準的頻率同步。為再現(xiàn)這樣的頻率，發(fā)送側(cè)發(fā)送附加作為時間標記的頻率信息的數(shù)據(jù)分組，并在接收側(cè)，當接收到該分組時，查看這個時間標記再現(xiàn)頻率信息。IEC 61883標準定義了取決于發(fā)送側(cè)的周期時間寄存器確定的這樣的時間標記信息。
但是，如上所述由于周期時間寄存器的同步控制，當頻率波動時，即，在接收側(cè)出現(xiàn)周期時間值變化時，取決于諸如取樣定時頻率的AV流也是變化的，而這種變化不利地干擾了從接收的AV流再現(xiàn)的圖像和聲音的質(zhì)量。因此，需要一種經(jīng)改善的網(wǎng)絡(luò)同步技術(shù)。
另外，在IEEE的P1394-1工作組的成果是前進到使IEEE 1394橋標準化，以便連接多個IEEE 1394總線形成大的網(wǎng)絡(luò)。在這樣的網(wǎng)絡(luò)環(huán)境中，需要網(wǎng)絡(luò)寬度的同步，通過多個IEEE 1394總線傳輸實時數(shù)據(jù)，這種情況將在下面參照圖4進行描述。
如圖4所示，假設(shè)兩個橋70和71連接三個IEEE 1394總線90-92，在每個總線中的同步控制如上所述是由對應的周期主機執(zhí)行的。因為每個周期主機是操作在自己的時鐘頻率的，所以在這些周期主機中需要一種同步方法以實現(xiàn)網(wǎng)絡(luò)寬度的同步。
在圖4中，橋具有多個入口，每個入口連接到一個對應的IEEE 1394總線。例如，橋70具有每個連接到IEEE 1394總線90和91的入口80a和80b。IEEE 1394總線90-92具有根據(jù)IEEE 1394標準預定的周期主機100-102。入口還起到周期主機的作用，因為它還起IEEE節(jié)點的作用。選擇周期主機100-102之一作為網(wǎng)絡(luò)周期主機，該網(wǎng)絡(luò)周期主機是對于整個橋網(wǎng)絡(luò)的周期主機。這里，指定周期主機102作為橋網(wǎng)絡(luò)的網(wǎng)絡(luò)周期主機。
其它周期主機100和101利用下列過程將其自己的時間信息同步到網(wǎng)絡(luò)周期主機102的時間信息上。
首先，橋71的入口81B利用從網(wǎng)絡(luò)周期主機102接收的周期開始分組將其自己的時間信息同步到網(wǎng)絡(luò)周期主機102。另一方面，橋71的另一入口81A利用從周期主機101接收的周期開始分組將其自己的時間信息同步到周期主機101。因此，橋71通過比較周期主機101的時間信息與網(wǎng)絡(luò)周期主機102的時間信息，可以檢測周期主機101與網(wǎng)絡(luò)周期主機102的時間偏差。當檢測到這種時間偏差時，入口81A發(fā)送控制分組到周期主機101調(diào)整周期主機101的周期時間寄存器。
如圖5所示，根據(jù)一種沒有數(shù)據(jù)字段的具體等時流分組格式形成也稱周期主機調(diào)整分組的控制分組。因為沒有數(shù)據(jù)字段，數(shù)據(jù)程度字段的值為0。標簽和信道字段的組合指定這個分組為周期時間調(diào)整的控制分組。這里，標簽和信道字段分別存儲“3”和“31”。事務處理碼(tcode)字段存儲“10”指示這個分組根據(jù)等時流分組格式。
同步碼(sy)字段存儲指定接收這個分組的周期主機的周期時間寄存器的待調(diào)整量的值。例如，當同步碼(sy)字段存儲1值時，已接收控制分組的周期主機加長接著的等時周期(125μs)約40ns的一個周期偏移。另一方面，當同步碼(sy)字段存儲3值時，已接收該控制分組的周期主機縮短接著的等時周期(125μs)約40ns的一個周期偏移。
按這種方式，周期主機101可以利用同步到連接網(wǎng)絡(luò)周期主機102的總線92的等時周期操作總線91。因此，總線91與總線92同步。因為對于橋網(wǎng)絡(luò)的同步控制被設(shè)計為同步等時周期期間，總線的第二計數(shù)字段和周期計數(shù)字段的值并不始終與其它總線的值相一致(見圖2)。
橋70執(zhí)行與橋71相同的同步控制?？偩€90同步到與總線92同步的總線91。因此，所有總線90-92都同步。在日本未經(jīng)審查專利申請公開P2000-307557A和P-2000-32030A中公開了這種同步方法。
在橋網(wǎng)絡(luò)中的同步控制是通過適當加長或縮短約40ns的一個周期偏移的等同周期(125μs)的周期執(zhí)行的，但當調(diào)整時，導致約320ppm的瞬時頻率波動。另外，在橋網(wǎng)絡(luò)中同步控制是通過從一個總線到相鄰總線順序建立同步而同步所有總線來執(zhí)行的。
如上所述，由于在IEEE 1394總線或由多個IEEE 1394總線構(gòu)成的橋網(wǎng)絡(luò)中上述等同周期的同步控制引起的頻率波動不利地干擾了接收的實時流的傳輸質(zhì)量。特別是，在橋網(wǎng)絡(luò)的情況下，對一個橋每次執(zhí)行同步控制時，頻率波動可以累積，對于大量的頻率偏差。這是與具有在規(guī)定間隔通知時間信息功能的其它通信網(wǎng)相同的。

發(fā)明內(nèi)容
本發(fā)明的目的是提供一種網(wǎng)絡(luò)同步方法和系統(tǒng)，該方法和系統(tǒng)通過降低由于同步控制產(chǎn)生的等同周期的頻率波動允許可靠地傳輸。
按照本發(fā)明的一個方面，在同步連接到一個網(wǎng)絡(luò)的多個裝置的方法中，其中各個裝置具有在預定時間周期T變化的個別時間信息，并且為各個裝置之一的時間主機裝置周期性通知作為主時間信息的其自己的時間信息到不同于時間主機裝置的時間從裝置，所述方法包括以下步驟在每個時間從裝置中，準備具有T/N(N是大于1的整數(shù))周期的可能更新的時間點；從時間主機裝置接收主機時間信息；并在剛好接收到主機時間信息以后的可能更新的時間點，利用主機時間信息更新其自己的時間信息。
按照本發(fā)明的另一方面，連接到網(wǎng)絡(luò)的網(wǎng)絡(luò)裝置包括用于產(chǎn)生時鐘信號的時鐘發(fā)生器；連接到時鐘發(fā)生器的物理層電路；和連接到物理層電路的鏈接層電路，其中鏈接層電路包括用于從物理層電路輸入的系統(tǒng)時鐘信號產(chǎn)生第一定時信號和第二定時信號的定時發(fā)生器，其中第一定時信號是在周期T產(chǎn)生的和第二定時信號是在對應于T/N(N是大于1的整數(shù))周期的時間點產(chǎn)生的；用于存儲根據(jù)第一定時信號變化的時間信息的時間信息存儲器；和控制時間信息存儲器的控制器，使得當從網(wǎng)絡(luò)接收參考時間信息時，存儲在時間信息存儲器中的時間信息在根據(jù)剛好接收到參考時間信息以后的第二定時信號的時間點，利用參考時間信息進行更新。
定時發(fā)生器可以包括頻率除法器，用2除以系統(tǒng)時鐘信號頻率產(chǎn)生具有T周期的第一定時信號；和頻率乘法器，用2乘以系統(tǒng)時鐘頻率產(chǎn)生具有T/2周期的第二定時信號。
定時發(fā)生器可以包括頻率乘法器，用2乘以系統(tǒng)時鐘信號頻率產(chǎn)生具有T/2周期的定時信號；和4基計數(shù)器，用于根據(jù)定時信號從0到3進行計數(shù)，每次4基計數(shù)器被復位為0產(chǎn)生第一定時信號，其中當接收到時間參考信息時，4基計數(shù)器被復位到0產(chǎn)生第二定時信號。
定時發(fā)生器可以包括二進制計數(shù)器，用于根據(jù)系統(tǒng)時鐘信號進行計數(shù)，每次二進制計數(shù)器被復位為0時產(chǎn)生第一定時信號，其中，當接收到參考時間信息時，二進制計數(shù)器被復位為0產(chǎn)生第二定時信號。
按照本發(fā)明的再另一方面，橋連接多個網(wǎng)絡(luò)，每個網(wǎng)絡(luò)分別具有在預定時間周期T內(nèi)變化的時間信息，包括連接到具有第一時間信息的第一網(wǎng)絡(luò)的第一入口；連接到具有第二時間信息的第二網(wǎng)絡(luò)的第二入口；檢測第二時間信息與第一時間信息的時間差的時間差檢測器；根據(jù)時間差產(chǎn)生時間調(diào)整值的調(diào)整值發(fā)生器，其中時間調(diào)整值T/M的整數(shù)倍(M是大于1的整數(shù))；和通過時間調(diào)整值調(diào)整第二網(wǎng)絡(luò)的第二時間信息的控制器。
調(diào)整值發(fā)生器可以包括含有各個差與各個時間調(diào)整值之間預定關(guān)系的表，其中時間調(diào)整值具有預定調(diào)整步驟，并且時間調(diào)整值的絕對值被限制在預定范圍內(nèi)，其中調(diào)整值發(fā)生器產(chǎn)生對應于參照該表的時間差的時間調(diào)整值。
時間調(diào)整值的最大絕對值可以是足夠調(diào)整網(wǎng)絡(luò)的本地時鐘的一個最大頻率偏差的預定調(diào)整步驟的整數(shù)倍的最小值。
當時間差的絕對值超過預定閾值時，時間調(diào)整值可以設(shè)置為超出預定范圍的預定值。
按照本發(fā)明的另一個方面，在同步至少一個具有多個每個連接到不同網(wǎng)絡(luò)的入口的橋的橋網(wǎng)絡(luò)的方法中，每個網(wǎng)絡(luò)包括至少一個節(jié)點，其中每個入口和每個網(wǎng)絡(luò)分別具有一個時鐘發(fā)生器，通過該時鐘發(fā)生器時間信息在T的預定時間周期內(nèi)變化，其中各個入口的一個是主入口和其他的是從入口，所述方法包括以下步驟a)檢測相對于主入口的主機時間信息的每個從入口的從時間信息的時間差；b)根據(jù)該時間差產(chǎn)生時間調(diào)整值，其中時間調(diào)整值是T/M(M是大于1的整數(shù))的整數(shù)倍；和c)通過該時間調(diào)整值調(diào)整從時間信息。
按照本發(fā)明的再另一個方面，在同步至少一個具有多個每個連接到不同網(wǎng)絡(luò)的入口的橋的橋網(wǎng)絡(luò)的方法中，每個網(wǎng)絡(luò)包括至少一個節(jié)點，其中每個入口和每個網(wǎng)絡(luò)分別具有一個時鐘發(fā)生器，通過該時鐘發(fā)生器時間信息在T的預定時間周期內(nèi)變化，其中各個入口的一個是主入口和其他的是從入口，該調(diào)整包括以下步驟a)每個入口檢測在對應網(wǎng)絡(luò)中的最低時鐘精度；b)根據(jù)從由各個入口檢測的各最低時鐘精度中選擇的全網(wǎng)絡(luò)的最低時鐘精度，動態(tài)確定最大調(diào)整值；c)檢測相對于主機入口的主時間信息的每個從入口的從時間信息的時間差；d)在根據(jù)時間差動態(tài)確定的最大調(diào)整值范圍內(nèi)產(chǎn)生時間調(diào)整值，其中時間調(diào)整值是T/M(M是大于1的整數(shù))的整數(shù)倍；和e)通過時間調(diào)整值調(diào)整從時間信息。


圖1是表示用于說明符合IEEE 1394標準的數(shù)據(jù)傳送的IEEE 1394網(wǎng)絡(luò)框圖；圖2是表示通過IEEE 1394網(wǎng)絡(luò)的節(jié)點中周期時間寄存器的格式的圖；圖3A是表示IEEE 1394網(wǎng)絡(luò)中的周期主機的周期開始分組傳輸操作定時圖；圖3B是表示IEEE 1394網(wǎng)絡(luò)中的節(jié)點的時間信息同步控制的例子的圖；圖3C是表示IEEE 1394網(wǎng)絡(luò)中的節(jié)點的時間信息同步控制的另一個例子的圖；圖4是表示用于說明同步控制的IEEE 1394橋網(wǎng)絡(luò)的框圖；圖5是表示使用在IEEE 1394橋網(wǎng)絡(luò)中的周期時間寄存器調(diào)整的控制分組格式的圖；圖6是表示按照本發(fā)明第一實施例的IEEE 1394鏈接層LIS的相關(guān)集成電路框圖；圖7是表示按照本發(fā)明第一實施例的IEEE 1394鏈接層LIS中周期時間寄存器控制的操作的定時圖；圖8是表示按照第一實施例的IEEE 1394鏈接層LIS的主操作的流程圖；圖9是表示按照本發(fā)明第一實施例的IEEE 1394鏈接層LIS的另一個例子的框圖；
圖10是表示圖9的IEEE 1394鏈接層LIS的周期時間寄存器控制操作的定時圖；圖11是表示使用按照本發(fā)明的第二實施例的IEEE 1394鏈接層LIS的數(shù)字視頻播放器的集成電路的框圖；圖12是表示按照第二實施例的IEEE 1394鏈接層LIS集成電路的框圖；圖13是表示按照第二實施例的IEEE 1394鏈接層LIS中的周期時間寄存器控制操作的定時圖；圖14是表示按照第二實施例的IEEE 1394鏈接層LIS中的主操作的流程圖；圖15是表示使用按照本發(fā)明第三實施例的橋的IEEE 1394橋網(wǎng)絡(luò)的框圖；圖16是表示按照第三實施例的橋的總線間同步控制電路的框圖；圖17A是表示如圖16所示的橋的一個入口的總線間同步控制操作的定時圖；圖17B是表示如圖16所示的橋的另一個入口的總線間同步控制操作的定時圖；圖18是表示按照本發(fā)明第四實施例的橋的內(nèi)部電路的框圖；圖19A是表示如圖18所示的橋的一個入口的總線間同步控制操作的定時圖；圖19B是表示如圖18所示的橋的另一個入口的總線間同步控制操作的定時圖；圖20是表示如圖18所示的橋的另一個入口操作的示意性例子的流程圖；圖21是表示使用按照本發(fā)明第五實施例的橋的IEEE 1394橋網(wǎng)絡(luò)的框圖；圖22是表示按照本發(fā)明第五實施例的橋的框圖。
具體實施例方式
下面將結(jié)合附圖詳細描述本發(fā)明的各個優(yōu)選實施例。
第一實施例將描述當從周期主機接收到周期開始分組時設(shè)置在網(wǎng)絡(luò)裝置中的周期時間寄存器的重寫。
1.1)鏈接層LSI參照圖6，在節(jié)點中使用例如如圖1所示的IEEE 1394網(wǎng)絡(luò)的1394鏈接層LSI 20A。利用物理層/鏈接層(PHY/LINK)接口110提供1394鏈接層LSI 20A，通過該接口將多個信號(例如，鄰近的9個信號)輸入到PHY LSI和從其輸出。但是，在圖6中，僅表示出系統(tǒng)時鐘信號SCLK和數(shù)據(jù)。從PHY LSI接收系統(tǒng)時鐘信號SCLK。作為數(shù)據(jù)，PHY/LINK接口110是到PHY LSI的用于交換數(shù)據(jù)的雙向接口。
1394鏈接層LSI20A按照系統(tǒng)時鐘信號SCLK操作，該時鐘具有49.152MHz的頻率，即兩倍在PHY LSI(見圖1)提供的晶體振蕩器的時鐘頻率。每個數(shù)據(jù)信號線的速率是49.152Mbps。S100、S200、和S400數(shù)據(jù)是分別利用兩個信號、四個信號線和八個信號線傳送的。周期開始分組是按S100傳送的并因此利用兩個信號線從PHYLSI接收。
系統(tǒng)時鐘信號SCLK輸出到分頻器120、倍頻器130、和分組接收機140。分頻器120通過2分頻系統(tǒng)時鐘信號SCLK，產(chǎn)生24.576MHz的fs/2時鐘，該時鐘被饋送到周期時間寄存器控制器150。倍頻器130利用2乘以系統(tǒng)時鐘信號SCLK，產(chǎn)生98.304MHz的2fs時鐘，該時鐘被饋送到周期時間寄存器控制器150。
PHY/LINK接口110變換接收的數(shù)據(jù)分組為32-比特并行信號并輸出到分組接收機140。分組接收機140根據(jù)系統(tǒng)時鐘信號SCLK執(zhí)行輸入分組的比特糾錯和分組類型檢查并且取決于分組類型分配到各目的地。這里，僅表示出周期時間寄存器控制器作為一個目的地。當接收到周期開始分組時，分組接收機140輸出包含在接收的周期開始分組的時間信息到周期時間寄存器控制器150。
周期時間寄存器控制器150是取決于從分組接收機140輸入的時間信息和分別來自分頻器120和倍頻器130的1/2fs時鐘和2fs時鐘，控制周期時間寄存器的功能塊。
1394鏈接層LSI 20A的內(nèi)部電路被集成在一個電路塊中。為了簡單的緣故，圖6中僅表示出與本發(fā)明有關(guān)的各個塊。
1.2)周期時間寄存器控制參照圖7，周期時間寄存器控制器150在1/2fs時鐘的上升沿遞增周期時間寄存器的周期偏移值并在2fs時鐘的上升沿利用輸入時間信息重寫周期時間偏移值。例如，當在由箭頭指示的定時接收具有“34”的周期時間偏移值時，在緊接著周期開始分組接收以后的2fs時鐘的上升沿執(zhí)行周期偏移值“34”的重寫，周期偏移值被遞增為“35”。
按這種方式，周期時間寄存器可以利用約10ns的分辨率進行調(diào)整。與常規(guī)的一個周期的偏移調(diào)整(按約40ns步進)比較，本發(fā)明允許道周期主機更精確的時間調(diào)整。因此，可以更精確地調(diào)整約125μs的等同周期期間，導致在每個節(jié)點減小頻率波動。
1.3)操作參照圖8，確定是否接收到周期開始分組(步驟S101)。當未接收到周期開始分組(步驟S101中的否)時，確定當前定時是否與1/2fs時鐘的上升沿一致(步驟S102)。在1/2fs時鐘的上升沿時，(步驟S101中的是)，還確定周期偏移值是否等于“3071”(步驟S103)。當不等于“3071”(步驟S103中的否)，周期偏移值加1(步驟S104)并且控制返回步驟S101。當?shù)扔凇?071”(步驟S103中的是)時，周期時間寄存器的周期計數(shù)值加1并且復位周期偏移值為0(步驟S106)。而后，控制返回步驟S101。
當接收到周期開始分組時(步驟S101中的是)，確定當前定時是否與2fs時鐘的上升沿一致(步驟S106)。在2fs時鐘的上升沿時，(步驟S106中的是)，用包含在接收的周期開始分組中的時間信息重寫現(xiàn)存周期偏移值(步驟S107)。而后，控制返回步驟S101。
1.4)修改例子參照圖9，按照第一實施例的修改的例子提供替代分頻器120的具有4基計數(shù)器160的鏈路層LSI 20D。其它電路與圖6的鏈路層LSI 20A相同。因此，這些塊是由相同標號表示的并省略其細節(jié)。
4基計數(shù)器160在復位到0時從0到3加1并且重新開始，并且當分組接收機140輸出包含在周期開始分組中的時間信息時，被強迫復位到0。當復位到0時，4基計數(shù)器160輸出一個脈沖信號到周期時間寄存器控制器150。
如圖10所示，4基計數(shù)器160根據(jù)從倍頻器130接收的2fs時鐘從0到3加1并且當復位到0時輸出脈沖信號到周期時間寄存器控制器150。當接收到脈沖信號時，周期時間寄存器控制器150利用從分組接收機140接收的時間信息重寫周期偏移值。
例如，當在由箭頭指示的定時接收到作為時間信息具有周期偏移值“34”的周期開始分組時，4基計數(shù)器160被強迫復位到0，這使得脈沖信號將被輸出到周期時間寄存器控制器150。因此，在緊接著周期開始分組接收以后的2fs時鐘的上升沿執(zhí)行周期偏移值“34”的重寫，在緊接著重寫以后的脈沖信號的上升沿，周期偏移值被遞增為“35”。
按這種方式，與周期偏移值和接收定時信息的同時，4基計數(shù)器160被強迫復位到0。因此，重寫周期偏移被安全地保持在重寫以后經(jīng)過一個周期偏移期間。
這種利用4基計數(shù)器160的修改例子僅使用一個時鐘(2fs時鐘)，結(jié)果穩(wěn)定了在每個節(jié)點的操作。另外，如上所述，頻率波動可以被有效地降低。周期時間寄存器可以以10ns的分辨率進行調(diào)整。與常規(guī)一個周期偏移調(diào)整比較(按約40ns步長)，這種方法允許對周期主機更精確的時間調(diào)整。因此，約125μs的等同周期期間可以進行更精確地調(diào)整，結(jié)果降低了每個節(jié)點的頻率波動。
再有，代替頻率2倍增加的倍頻器130，可以利用n倍的倍頻器(n＝4、8、或其它數(shù))，獲得更高的分辨率。
第二實施例2.1)數(shù)字視頻播放機參照圖11，數(shù)字視頻播放機220使用按照本發(fā)明第二實施例的鏈路層LSI20C。數(shù)字視頻播放機220還包括；PHY LSI10、處理器(CPU)170、ROM180、RAM190、解碼器200、和數(shù)模變換器210。數(shù)字視頻播放機220解碼IEEE 1394總線接收的DV格式的數(shù)字視頻信號并輸出模擬視頻信號。
DV格式的數(shù)字視頻信號被映射為遵循IEC 61883標準的等同碼流分組。更具體地，等同碼流分組的數(shù)據(jù)字段的高8比特被定義為IEC 61883標準中的公共等同分組(CIP)的頭部。在該CIP頭部中存儲視頻格式的類型和時間標記。
鏈路層LSI 20C具有到連接到包括處理器(CPU)170的其它各個部件的主總線的主接口和到用于需要以高速處理的等同碼流分組的輸入和輸出的解碼器200的流接口。處理器170執(zhí)行事務處理層等的IEEE 1394協(xié)議的軟件處理。類似于鏈路層LSI 20C解碼器200也具有主接口和流接口。
2.1)鏈路層LSI參照圖12，鏈路層LSI 20C設(shè)置有物理層/鏈接層(PHY/LINK)接口110，通過該接口多個信號(例如，鄰近的9種信號)輸入到PHY LSI10并從其輸出。但是，在圖12中，僅表示出流時鐘信號SCLK和數(shù)據(jù)。流時鐘信號SCLK是從PHY LSI10接收的。作為數(shù)據(jù)，PHY/LINK接口110是到PHY LSI10的交換各個分組的雙向接口。
1394鏈路層LSI20C根據(jù)具有fs頻率為49.152MHz的系統(tǒng)時鐘信號SCLK進行操作，即，兩倍PHY LSI10中提供的晶體振蕩器時鐘頻率。從IEEE1394總線輸入的分組通過PHY/LINK接口110輸入到分組接收機140。當分組接收機140確定該輸入分組是等同流分組時，將數(shù)據(jù)的分組輸出到IEC 61883終端240。另外，當接收到周期開始分組時，分組接收機140輸出包含在周期開始分組中的時間信息到指示劑寄存器控制器150。
IEC 61883終端240根據(jù)存儲在CIP頭部的信息重建DV數(shù)據(jù)，并由存儲在CIP頭部的時間標記和從其自己的周期時間寄存器輸入的時間信息，產(chǎn)生約30Hz的通常視頻幀脈沖并將其輸出到流接口。
1394鏈路層LSI 20C利用根據(jù)系統(tǒng)時鐘信號SCLK操作的二進制計數(shù)器230執(zhí)行周期時間寄存器控制。二進制計數(shù)器230交替地指示“0”和“1”，并且當接收到周期開始分組時強迫復位為0。周期時間寄存器控制器150利用二進制計數(shù)器230的輸出、系統(tǒng)時鐘信號SCLK、和接收的周期開始分組執(zhí)行周期時間寄存器控制，該控制將參照圖13進行描述。
2.3)周期時間寄存器控制參照圖13，二進制計數(shù)器230當其部復位為0時，輸出脈沖信號到周期時間寄存器控制器150(見圖13(k))。當從二進制計數(shù)器230接收到脈沖信號時，周期時間寄存器控制器150遞增周期時間寄存器的周期偏移值。
當接收到周期開始分組并其時間信息輸出到周期時間寄存器控制器150，二進制計數(shù)器230將被強迫復位為0，使得脈沖信號將被輸出到周期時間寄存器控制器150。當接收到脈沖信號時，周期時間寄存器控制器150利用從分組接收機140接收的時間信息重寫周期偏移值。
例如，當在由箭頭指示的定時接收到具有周期偏移值“35”作為時間信息的周期開始分組時，二進制計數(shù)器230被強迫復位為0，使得脈沖信號將被輸出到周期時間寄存器控制器150。因此，在緊接著周期開始分組的接收以后的系統(tǒng)時鐘信號SCLK的上升沿執(zhí)行具有“35”的周期偏移值的重寫。在緊接著周期開始分組的接收以后脈沖信號的上升沿，周期偏移值被遞增到“36”。
按這種方式，與周期偏移值的重寫和接收到時間信息的同時，二進制計數(shù)器230將被強迫復位為0。因此，重寫的周期偏移值在其重寫以后被保持經(jīng)過一個周期偏移期間。
參照圖14，確定系統(tǒng)時鐘信號SCLK是否升高(步驟S201)，并且在系統(tǒng)時鐘信號SCLK的上升沿(步驟S201中的是)時，還確定是否已接收到周期開始分組(步驟S202)。當未接收到周期開始分組時(步驟S202中的否)時，確定二進制計數(shù)器230等于0(步驟S203)。
當二進制計數(shù)器230不等于0，而等于1時(步驟S203中的否)，二進制計數(shù)器230被復位為0(步驟S204)并且控制返回到步驟S201。當二進制計數(shù)器230等于0(步驟S203中的是)時，還確定是否周期偏移值等于“3071”(步驟S205)。
當不等于“3071”(步驟S205中的否)時，周期偏移值被加1(步驟S206)。當?shù)扔凇?071”(步驟5205中的是)時，周期時間寄存器的周期計數(shù)值被加1并且復位周期偏移值為0(步驟S208)。在步驟S206或S208以后，二進制計數(shù)器230被設(shè)置為1(步驟S207)并且控制返回步驟S201。
當接收到周期開始分組時(步驟S202中的是)，二進制計數(shù)器230被復位為0(步驟S208)并且利用包含在接收的周期開始分組中的時間信息重寫現(xiàn)存的周期偏移值(步驟S210)。而后控制返回步驟S201。
按這種方式，可以實現(xiàn)對周期主機的更精確的時間調(diào)整。因此，可以更精確地調(diào)整約125μs等同周期期間，結(jié)果降低頻率波動，進而實現(xiàn)降低幀脈沖信號的抖動。因此，數(shù)字視頻播放機220可以編解碼高質(zhì)量視頻信號。
如圖12所示的第二實施例未使用倍頻器，結(jié)果更加簡化電路結(jié)構(gòu)。
在這個實施例中，利用提供在鏈路層LSI 20C中的周期時間寄存器控制器150執(zhí)行周期時間寄存器控制?？晒┻x擇的是，通過在處理器170中運行周期時間寄存器控制程序可能執(zhí)行相同的控制。周期時間寄存器控制程序可以事先存儲在ROM180中。
第三實施例3.1)橋網(wǎng)絡(luò)參照圖5，假設(shè)橋70A連接到兩個IEEE 1394總線90和91，并且橋70A由入口80A和80B組成，這些入口分別連接到總線90和91。相應總線連接到節(jié)點50和51。
在這個實施例中，節(jié)點50起到總線90的周期主機和整個橋網(wǎng)絡(luò)的網(wǎng)絡(luò)周期主機的作用。另一方面，去70A的入口80B起到總線91的周期主機的作用。因此，橋70A執(zhí)行入口80B同步到入口80A。入口80A是主入口和入口80B是從入口。作為總線91的周期主機的從入口80B通過由周期時間寄存器控制獲得的時間信息的周期開始分組通知總線91，使得在整個橋網(wǎng)絡(luò)建立起同步。
3.2)橋參照圖16，橋70A包括由主入口80A和從入口80B組成的總線間同步控制電路。主入口80A包括周期時間寄存器控制器150A。從入口80B包括倍頻器130、周期時間寄存器控制器150B、誤差檢測器260、和調(diào)整值產(chǎn)生器270。
在主入口80A中，周期時間寄存器控制器150A根據(jù)如上所述的適當同步控制同步到網(wǎng)絡(luò)周期主機50。每次包含在主入口80A中的周期時間寄存器的周期偏移值(cycle offset)與預定值一致時，周期時間寄存器控制器150A輸出一個同步脈沖到從入口80B的誤差檢測器260。例如，該預定值可以設(shè)置為3070。在這種情況下，每次cycle_offset＝3070時，產(chǎn)生同步脈沖。
在從入口80B中，誤差檢測器260按照98.304MHz的2fs時鐘信號進行操作，該信號是由倍頻器130產(chǎn)生的。倍頻器130利用2乘以系統(tǒng)時鐘頻率SCLK的頻率fs，產(chǎn)生98.304MHz的2fs時鐘，該時鐘被饋送到誤差檢測器260和周期時間寄存器控制器150B。
3.2.1)誤差檢測器誤差檢測器260具有包含在其中的4基計數(shù)器。利用4基計數(shù)器誤差檢測器260可以以10ns的分辨率從網(wǎng)絡(luò)主機中檢測出差錯，該分辨率是約40ns的一個周期偏移的四分之一。
當有從周期時間寄存器控制器150A接收的同步脈沖時，誤差檢測器260輸入分組含在周期時間寄存器控制器150B的周期時間寄存器中的周期偏移值。然后，從入口80B的周期偏移值減去預定值(這里，3070)，產(chǎn)生相對于主入口80A的從入口80B的周期偏移誤差。通過相加周期偏移誤差到在該時間點上的4基計數(shù)器的四分之一獲得檢測的誤差周期。時間調(diào)整值的例子將參照圖17A和17B進行描述。
3.2.2)時間調(diào)整參照圖17A，如上所述，點包含在主入口80A的周期時間寄存器的偏移值(cycle_offset)與“3070”一致時，周期時間寄存器控制器150A輸出同步脈沖到從入口80B的誤差檢測器260。
參照圖17B，假設(shè)，當誤差檢測器260的4基計數(shù)器指示“2”并且周期時間寄存器的其自己的周期偏移值是“3069”時，從周期時間寄存器控制器150A接收到同步脈沖。在這種情況下，周期偏移誤差是從3069減去3070獲得的-1。因為4基計數(shù)器指示“2”，檢測的誤差周期是通過加2/4到-1獲得的-1/2。這意味著，從入口80B周期偏移滯后主入口80A1/2周期。
調(diào)整值發(fā)生器270根據(jù)從誤差檢測器260輸入的檢測的誤差周期，產(chǎn)生入口80B的周期時間調(diào)整值，這將在下面描述。周期時間寄存器控制器150B從調(diào)整值發(fā)生器270輸入周期時間調(diào)整值，并通過該周期時間調(diào)整值增加或減少125μs的周期時間。因為入口80B是總線91的周期主機，取決于調(diào)整定時，入口80B發(fā)送周期開始分組，使總線90與91同步。
3.2.3)調(diào)整值在調(diào)整值發(fā)生器270中，輸入周期誤差與輸出調(diào)整值之間的關(guān)系是按如下所述確定的。
調(diào)整值的最大絕對值是根據(jù)如下所述橋網(wǎng)絡(luò)中最差時鐘頻率精度確定的。因為IEEE1394標準規(guī)定時鐘頻率精度是±100ppm，最差可想象到的情況的頻率偏差是200ppm。當周期偏移為3072的等同周期被增加或減少1/4周期偏移作為調(diào)整值時，頻率偏差約為81.4ppm(＝0.25/3072)。因此，當作為最差情況的200ppm的頻率偏差時，1/4周期偏移值的調(diào)整值不能控制這樣的頻率偏差。為有效地控制200ppm的頻率偏差，在1/4周期偏移分辨率的情況下，需要至少3/4周期偏移的調(diào)整值。調(diào)整值可以控制得達到約244.1ppm(＝0.75/3072)頻率偏差。因此，3/4周期偏移被用作最大調(diào)整值，并且作為一個例子，在表I表示出誤差與調(diào)整值之間的關(guān)系。
表1

另一種關(guān)系也是可能的，例如，當誤差的絕對值等于或低于1/2周期偏移，不考慮誤差的絕對值，調(diào)整值可以設(shè)置為0。另外一種情況下，調(diào)整值可以根據(jù)調(diào)整值的歷史或所謂整體控制進行設(shè)置。
另外，在橋接通電源以后，當周期時間寄存器處于極大誤差的牽引狀態(tài)的情況下，可以使用大于時鐘頻率精度的調(diào)整值，迅速地建立同步。例如，當誤差的絕對值大于100周期偏移，調(diào)整值被設(shè)置為32周期偏移。
按這種方式，與常規(guī)的一個周期偏移(約40ns比較)，可以實現(xiàn)利用約10ns分辨率的從入口80B到主入口80A的高精度時間調(diào)整。因此，可以降低具有入口80B作為周期主機的IEEE 1394總線上的頻率波動或周期時間寄存器的偏差。
在圖15中，另一個基督可以是總線91的周期主機。例如，替代入口80B，基督51可以是周期主機。在這種情況下，在入口80B和節(jié)點51中需要如上所述的在P1394.1標準中定義的功能。但是，P1394.1標準的調(diào)整值被固定在±1周期偏移。因此，有定義同步碼(sy)字段，以便允許更高的調(diào)整分辨率。
第四實施例4.1)橋網(wǎng)絡(luò)使用按照本發(fā)明的第四實施例的橋的橋網(wǎng)絡(luò)類似于如圖15所示的第三實施例。在第四實施例中，還假設(shè)橋70A連接到兩個IEEE 1394總線90和91，并且橋70A由分別連接到總線90和91的入口80A和80B組成。相應總線90和91連接到節(jié)點50和51。
在這個實施例中，節(jié)點50起到總線90的周期主機和對于整個橋網(wǎng)絡(luò)的網(wǎng)絡(luò)周期主機的作用。另一方面，橋70A的入口80B起到總線91的周期主機的作用。因此，橋70A執(zhí)行入口80B到入口80A的同步。入口80A是主入口和入口80B是從入口。作為總線91的從入口80B利用通過周期時間寄存器控制獲得時間信息的周期開始分組通知總線91，以便在整個橋網(wǎng)絡(luò)中建立同步。
4.2)橋參照圖18，橋70A包括由主入口80A和從入口80B組成的總線間同步控制電路。主入口80A包括周期時間寄存器控制器150A和橋計數(shù)器230。從入口80B包括周期時間寄存器控制器150B、誤差檢測器260、和調(diào)整值產(chǎn)生器270。
在主入口80A中，周期時間寄存器控制器150A利用使用在第二實施例的從網(wǎng)絡(luò)周期主機以系統(tǒng)時鐘SLCK的分辨率接收周期開始分組同步到網(wǎng)絡(luò)周期主機50(見圖12和13)。更具體地，二進制計數(shù)器230根據(jù)系統(tǒng)時鐘信號SLCK操作，并且每次它的計數(shù)等于0時，輸出一個脈沖到周期時間寄存器控制器150A。另外，當已接收到周期開始分組時，二進制計數(shù)器230被復位為0。根據(jù)二進制計數(shù)器230的輸出，包含在周期時間寄存器控制器150A中的周期時間寄存器的周期偏移值進行加1。每當周期時間寄存器的周期偏移值(cycle_offset)與一個預定值(這里，3070)一致時，周期時間寄存器控制器150A輸出一個同步脈沖到從入口80B的誤差檢測器260。按這種方式，利用系統(tǒng)時鐘信號SLCK的分辨率執(zhí)行周期時間寄存器的同步控制，結(jié)果降低了周期時間寄存器的頻率偏移。
在從入口80B中，系統(tǒng)時鐘信號SLCK被饋送到誤差檢測器260和周期時間寄存器控制器150。誤差檢測器260根據(jù)系統(tǒng)時鐘信號SLCK操作。當從周期時間寄存器控制器150A已接收到同步脈沖時，誤差檢測器260輸入包含在周期時間寄存器控制器150B中的周期時間寄存器的周期偏移值。然后，從從入口80B的周期偏移值減去預定值(這里，3070)，產(chǎn)生相對于主入口80A的從入口80B的周期偏移誤差。將參照圖19A和19B描述時間調(diào)整的例子。
4.3)時間調(diào)整參照圖19A，如上所述，當包含在主入口80A的周期時間寄存器的周期偏移值(cycle_offset)與“3070”一致時，周期時間寄存器控制器150A輸出同步脈沖到從入口80B的誤差檢測器260。
參照圖19B，假設(shè)，當周期時間寄存器的其自己的周期偏移值是“3071”時，從周期時間寄存器控制器150A接收同步脈沖。在這種情況下，周期偏移誤差是從3071減去3070獲得的+1。這意味著從入口80B的周期偏移超前主入口80A一個周期。
調(diào)整值發(fā)生器270根據(jù)檢測的誤差周期和預定的對應表產(chǎn)生從入口80B中的周期時間調(diào)整值。這里，一個周期偏移被用作最大調(diào)整值，并且誤差與調(diào)整值之間的關(guān)系作為例子表示在表II。
表II

因此，當周期偏移誤差為+1時，調(diào)整值發(fā)生器270產(chǎn)生1/2周期偏移的周期偏移調(diào)整值。周期時間寄存器控制器150B輸入+1/2周期偏移周期時間調(diào)整值并增加125μs的周期時間1/2周期偏移，如圖19B所示。因為入口80B是總線91的周期主機，入口80B根據(jù)調(diào)整時間發(fā)送周期開始分組，使得總線90和91同步。
4.4)從入口的操作參照圖20，確定系統(tǒng)時鐘信號SLCK是否升高(步驟S301)并且在系統(tǒng)時鐘信號SLCK的上升沿(步驟S301為是)，進一步確定是否接收到同步脈沖(步驟S302)。當未接收到同步脈沖時(步驟S301為否)，執(zhí)行正常周期偏移處理步驟(步驟S306)并且控制返回步驟S301。
當已接收到同步脈沖時(步驟S302為是)，誤差檢測器260從從入口80B的周期偏移值中減去預定值(這里是3070)，產(chǎn)生從入口80B相對于主入口80A的周期偏移差(步驟S303)。
調(diào)整值發(fā)生器270根據(jù)計算的差和對應的表(表II)，產(chǎn)生從入口80B的周期時間調(diào)整值，并且周期時間寄存器控制器150B利用該周期時間調(diào)整值改變周期時間(步驟S305)。
按這種方式，可以實現(xiàn)從入口80B的更精確時間調(diào)整。因此，可以降低具有作為周期主機的入口80B的IEEE 1394總線91的周期時間寄存器的頻率波動或偏差。
第五實施例參照圖21，按照本發(fā)明第五實施例的橋70B具有3個或更多每個連接到對應的IEEE 1394總線的入口。在這個例子中，橋70B設(shè)置有4個入口80A-80D，每個具有連接著的總線90-93，并且假設(shè)，每個入口對于對應的總線是周期主機并且入口80A起到網(wǎng)絡(luò)周期主機的作用。
參照圖22，橋70B功能上被分為主入口80A和其它從入口80B-80D。每當包含在主入口80A的周期時間寄存器周期偏移值(cycle_offset)與“3070”一致時，周期時間寄存器控制器150A輸出同步脈沖到從入口80B-80D。從入口80B-80D根據(jù)從主入口80A接收的同步脈沖分別執(zhí)行同步控制。在每個從入口的同步控制與第四實施例(見圖18)的基本相同，但與第四實施例的區(qū)別是動態(tài)確定最大調(diào)整值的功能。這個功能的細節(jié)將在下面描述。
如上所述，IEEE 1394標準定義時鐘頻率的允許偏差是±100ppm。但是，如果每個網(wǎng)絡(luò)裝置的時鐘頻率實際上更精密，則用于同步控制的調(diào)整值期望得更小些，結(jié)果改善了同步性能。因此，取決于實際連接到網(wǎng)絡(luò)的各個裝置的時鐘頻率精度，可以動態(tài)地確定最大調(diào)整值。按照本實施例的橋70B實現(xiàn)這樣一種動態(tài)確定最大調(diào)整值的功能。
如圖22所示，主入口80A設(shè)置有時鐘頻率精度調(diào)查器280A和最大調(diào)整值判斷播放290。相應從入口80B-80D設(shè)置在時鐘頻率精度調(diào)查器280A-280D中。每個時鐘頻率精度調(diào)查器280A-280D調(diào)查連接到對應總線的節(jié)點的時鐘頻率精度。更具體地，時鐘頻率精度信息已寫在配置ROM區(qū)的cyc_clk_acc字段，該ROM區(qū)中已經(jīng)存儲了節(jié)點性能信息。這對從對應的總線的入口和周期主機中讀出時鐘頻率精度信息足夠了。當存在取決于插入或去除一個節(jié)點而使其周期主機改變的可能性時，按照需要的場合，必須更新調(diào)查結(jié)果。
所有節(jié)點的cyc_clk_acc值都進行調(diào)查，而不考慮諸如入口或周期主機之類的節(jié)點類型。但是，cyc_clk_acc字段實施是不需要的。因此，即使讀出結(jié)果被發(fā)送到所有節(jié)點，具有非cyc_clk_acc字段實施的節(jié)點不能響應該讀出請求。實際上，幾乎具有起周期主機作用的所有節(jié)點都希望具有cyc_clk_acc字段實施。從而，可以有效都利用這個cyc_clk_acc值的讀出過程。
時鐘頻率信息已被從連接到總線上的節(jié)點讀出以后，對應的從入口的時鐘頻率精度調(diào)查器檢測讀出時鐘頻率精度中的最低的一個并將其輸出到主入口80A的最大調(diào)整值判斷部分290。最大調(diào)整值判斷部分290檢測從入口80B-80D接收的各個最差時鐘頻率精度中的網(wǎng)絡(luò)范圍的最低精度，并且根據(jù)網(wǎng)絡(luò)范圍的最低精度確定最大調(diào)整值。
具體地，最大調(diào)整值是根據(jù)如下不等式作為k.p計算的k.p/3070＞＝2.acc_max其中p是同步控制的時間分辨率(周期偏移)和acc_max是最低時鐘頻率精度。
例如，在同步控制是利用1/4周期偏移(p＝1/4)分辨率執(zhí)行的情況下，當時鐘頻率精度為100ppm或小些并且k＝3時，因此最大調(diào)整值為k.p＝3/4(周期偏移)。在時鐘頻率精度為20ppm或小些的環(huán)境情況下，最大調(diào)整值可以被抑制為1/4周期偏移。
在以這種方法已經(jīng)確定最大調(diào)整值以后，最大調(diào)整值判斷部分290輸出該值到從入口80B-80D的調(diào)整值發(fā)生器270B-270D。利用最大調(diào)整值，每個從入口80B-80D按如上所述的方法執(zhí)行同步控制。
在上述例子中，每個入口調(diào)查連接到對應總線的節(jié)點的時鐘頻率精度。另外一種方式，一個或多個預定節(jié)點可以調(diào)查連接到另外總線的節(jié)點的時鐘頻率精度，該另外總線不連接到預定節(jié)點上。
再有，在上述例子中，對于每個總線的時鐘頻率精度的調(diào)查結(jié)果向主入口80A報告，并且將從調(diào)查結(jié)果獲得的最大調(diào)整值通知所有從入口80B-80D。這種動態(tài)調(diào)整值確定操作是完全在橋70B內(nèi)執(zhí)行的。但是，通過附加諸如在各個IEEE 1394總線之間交換信息的新的消息格式之類的協(xié)議，可以在多個橋范圍內(nèi)執(zhí)行。
本發(fā)明不限制在IEEE 1394標準的情況。只要時間信息是按有規(guī)律的時間間隔進行通知，同步多個網(wǎng)絡(luò)裝置，本發(fā)明就可以應用到這樣的系統(tǒng)中。
如上所述，按照本發(fā)明可以降低網(wǎng)絡(luò)中由時間信息同步引起的頻率波動，結(jié)果改善了諸如視聽流之類的實時數(shù)據(jù)通過網(wǎng)絡(luò)傳輸?shù)馁|(zhì)量。
權(quán)利要求
1.一種同步連接到網(wǎng)絡(luò)上的多個裝置的方法，其中各個裝置具有在預定時間周期T內(nèi)個別變化的時間信息，其中為各個裝置之一的時間主裝置周期性地向非時間主裝置的時間從裝置通知其自己的時間信息作為主時間信息，所述方法的特征在于以下步驟在每個時間從裝置，準備具有T/N(N是大于1的整數(shù))周期的可能更新的時間點；從時間主裝置接收主時間信息；和在剛好已接收到主時間信息以后的可能更新的時間點上，利用主時間信息更新其自己的時間信息。
2.按照權(quán)利要求1的方法，其中當在預定時間周期T中時間信息變化時，可能更新的時間點包括各個時間點。
3.按照權(quán)利要求1的方法，其中當在可能更新的時間點時間信息已經(jīng)被更新時，從可能更新的時間點在預定時間周期T中更新時間信息變化。
4.按照權(quán)利要求1-3的方法，其中N等于2。
5.一種連接到網(wǎng)絡(luò)的網(wǎng)絡(luò)裝置，包括時鐘發(fā)生器，用于產(chǎn)生時鐘信號；連接到時鐘發(fā)生器的物理層電路；連接到物理層電路的鏈接層電路；其特征在于鏈接層電路包括讀時發(fā)生器，用于由從物理層電路輸入的系統(tǒng)時鐘信號產(chǎn)生第一定時信號和第二定時信號，其中第一時鐘信號是在周期T中產(chǎn)生的和第二時鐘信號是在對應于周期T/N(N是大于1的整數(shù))的時間點產(chǎn)生的；時間信息存儲器，用于存儲時間信息，該信息值根據(jù)第一定時信號變化；和控制器，用于控制時間信息存儲器，使得當從網(wǎng)絡(luò)接收參考時間信息時，在根據(jù)剛好已接收參考時間信息以后的第二定時信號的時間點上，利用參考時間信息更新存儲在時間信息存儲器中的時間信息。
6.按照權(quán)利要求5的網(wǎng)絡(luò)裝置，其中定時發(fā)生器包括分頻器，用于由2除以系統(tǒng)時鐘信號的頻率，產(chǎn)生具有周期T的第一定時信號；和倍頻器，用于由2乘以系統(tǒng)時鐘信號的頻率，產(chǎn)生具有周期T/2的第二定時信號。
7.按照權(quán)利要求5的網(wǎng)絡(luò)裝置，其中定時發(fā)生器包括倍頻器，用于由2乘以系統(tǒng)時鐘信號的頻率，產(chǎn)生具有周期T/2的第二定時信號；和4基計數(shù)器，用于根據(jù)定時信號從0到3進行計數(shù)，每次4基計數(shù)器復位到0時產(chǎn)生第一定時信號；其中當已接收到參考時間信息時，4基計數(shù)器被復位為0，產(chǎn)生第二定時信號。
8.按照權(quán)利要求5的網(wǎng)絡(luò)裝置，其中定時發(fā)生器包括二進制計數(shù)器，用于根據(jù)系統(tǒng)時鐘信號進行計數(shù)，每次二進制計數(shù)器被復位為0時產(chǎn)生第一定時信號；其中，當已接收到參考時間信息時，二進制計數(shù)器被復位為0產(chǎn)生第二定時信號。
9.按照權(quán)利要求5-8任何一個的網(wǎng)絡(luò)裝置，其中當時間信息在預定時間周期T內(nèi)變化時，第二定時信號與一個時間點一致。
10.按照權(quán)利要求5-8任何一個的網(wǎng)絡(luò)裝置，其中當時間信息在預定時間周期T內(nèi)變化時，取決于一個時間點產(chǎn)生第二定時信號。
11.按照權(quán)利要求5-8任何一個的網(wǎng)絡(luò)裝置，其中N等于2。
12.一種同步連接到網(wǎng)絡(luò)的多個裝置的系統(tǒng)，其中這些裝置具有在預定時間周期T中各自變化的時間信息，所述系統(tǒng)的特征在于各個裝置之一的第一裝置，用于周期性地向網(wǎng)絡(luò)發(fā)送其自己的時間信息作為主時間信息；和多個第二裝置，每個具有從第一裝置接收主時間信息的功能；其中每個第二裝置包括用于準備具有T/N(N是大于1的整數(shù))的可能更新的時間點的裝置；和在剛好已接收到主時間信息以后的可能更新的時間點，利用主時間信息更新其自己時間信息的裝置。
13.一種連接多個網(wǎng)絡(luò)的橋，每個網(wǎng)絡(luò)具有在預定時間周期T內(nèi)變化的時間信息，每個橋包括連接到具有第一時間信息的第一網(wǎng)絡(luò)的第一入口；連接到具有第二時間信息的第二網(wǎng)絡(luò)的第二入口；其特征在于時間差檢測器，用于檢測第二時間信息相對于第一時間信息的時間差；調(diào)整值發(fā)生器，用于根據(jù)時間差產(chǎn)生時間調(diào)整值，其中調(diào)整值是T/M(M是大于1的整數(shù))的整數(shù)倍；和控制器，利用時間調(diào)整值調(diào)整第二網(wǎng)絡(luò)的第二時間信息。
14.按照權(quán)利要求13的橋，其中調(diào)整值發(fā)生器包括含有時間差與時間調(diào)整值之間預定對應關(guān)系的表，其中時間調(diào)整值具有調(diào)整的預定步長并且時間調(diào)整值的絕對值被限制在預定范圍內(nèi)；其中調(diào)整值發(fā)生器產(chǎn)生對應于參照該表的時間差的時間調(diào)整值。
15.按照權(quán)利要求14的橋，其中時間調(diào)整值的最大絕對值是足以調(diào)整網(wǎng)絡(luò)的本地時鐘的最大頻率偏差的調(diào)整預定步長的整數(shù)倍的最小值。
16.按照權(quán)利要求14的橋，其中當時間差的絕對值超過一個預定閾值時，時間調(diào)整值被設(shè)置為預定范圍以外的預定值。
17.按照權(quán)利要求13-16任何一個的橋，其中M等于2。
18.一種同步橋網(wǎng)絡(luò)的方法，該橋網(wǎng)絡(luò)由至少一個具有多個入口并且每個入口連接到不同網(wǎng)絡(luò)的橋組成，每個網(wǎng)絡(luò)包括至少一個節(jié)點，其中各個入口和各個網(wǎng)絡(luò)的每個分別具有時鐘發(fā)生器，通過該時鐘發(fā)生器時間信息在預定時間周期T內(nèi)變化，其中各個入口中的一個是主入口和其它是從入口，所述方法的特征在于包括以下步驟a)檢測每個從入口的從時間信息相對于主入口的主時間信息的時間差；b)根據(jù)時間差產(chǎn)生時間調(diào)整值，其中時間調(diào)整值是T/M(M是大于1的整數(shù))的整數(shù)倍；和c)利用該時間調(diào)整值調(diào)整從時間信息。
19.按照權(quán)利要求18的方法，其中步驟c)包括以下步驟提供時間差與時間調(diào)整值之間的預定對應關(guān)系，其中時間調(diào)整值具有調(diào)整的預定步長并且時間調(diào)整值的絕對值被限制在預定范圍內(nèi)；其中調(diào)整值發(fā)生器產(chǎn)生對應于參照該表的時間差的時間調(diào)整值。
20.按照權(quán)利要求19的方法，其中時間調(diào)整值的最大絕對值是足以調(diào)整網(wǎng)絡(luò)的各個本地時鐘的最大一個的頻率偏差的預定步長的整數(shù)倍的最小值。
21.按照權(quán)利要求19的方法，其中當時間差的絕對值超過預定閾值時，時間調(diào)整值被設(shè)置為預定范圍以外的預定值。
22.一種同步橋網(wǎng)絡(luò)的方法，該橋網(wǎng)絡(luò)由至少一個具有多個入口的橋組成，每個入口連接到不同網(wǎng)絡(luò)，每個網(wǎng)絡(luò)包括至少一個節(jié)點，其中各個入口和各個網(wǎng)絡(luò)的每個分別具有時鐘發(fā)生器，通過該時鐘發(fā)生器時間信息在預定時間周期T內(nèi)變化，其中各個入口中的一個是主入口和其它是從入口，所述方法的特征在于包括以下步驟a)每個入口檢測對應網(wǎng)絡(luò)中的最差時鐘精度；b)根據(jù)從由各個入口檢測的各個最差時鐘精度中選擇的網(wǎng)絡(luò)范圍最差時鐘精度，動態(tài)確定最大調(diào)整值；c)檢測每個從入口的從時間信息相對于主入口的主時間信息的時間差；d)根據(jù)時間差的動態(tài)確定的最大值范圍內(nèi)產(chǎn)生時間調(diào)整值，其中時間調(diào)整值是T/M整數(shù)倍(M是大于1的整數(shù))；和e)利用該時間調(diào)整值調(diào)整從時間信息。
23.按照權(quán)利要求18或22的方法，其中通過以下步驟在對應的網(wǎng)絡(luò)中主入口起到作為從節(jié)點的作用準備具有T/N(N是大于1的整數(shù))周期的可能更新的時間點；從對應網(wǎng)絡(luò)內(nèi)的時間主節(jié)點接收主節(jié)點時間信息；和在剛好接收到主節(jié)點時間信息以后的可能更新的時間點，利用主節(jié)點時間信息更新其作為主時間信息的自己的時間信息。
24.按照權(quán)利要求18或22的方法，其中在對應的網(wǎng)絡(luò)中通過周期性地向連接到對應網(wǎng)絡(luò)的時間從節(jié)點通知其自己的時間信息，從入口起到時間主節(jié)點的作用。
25.按照權(quán)利要求18或22的方法，其中M等于2。
26.按照權(quán)利要求1、18、或22的方法，其中網(wǎng)絡(luò)是符合IEEE1394標準的串行總線，其中時間信息是存儲在周期時間寄存器中的值。
27.按照權(quán)利要求5的裝置，其中網(wǎng)絡(luò)是符合IEEE1394標準的串行總線，其中時間信息是存儲在周期時間寄存器中的值。
28.按照權(quán)利要求12的裝置，其中網(wǎng)絡(luò)是符合IEEE1394標準的串行總線，其中時間信息是存儲在周期時間寄存器中的值。
29.一種指令計算機同步多個連接到網(wǎng)絡(luò)的裝置的程序，其中該各個裝置具有在預定時間周期T內(nèi)變化的時間信息，其中為各個裝置中的一個的時間主裝置周期性地向各個并非時間主裝置的時間從裝置通知其自己的時間信息作為主時間信息，所述程序包括以下各個步驟在每個時間從裝置，準備具有T/N(N是大于1的整數(shù))周期的可能更新時間點；從時間主裝置接收主時間信息；和利用主時間信息在剛好接收到主時間信息以后的可能更新時間點，更新其自己的時間信息。
30.一種指令計算機同步橋網(wǎng)絡(luò)的程序，橋網(wǎng)絡(luò)由至少一個具有多個入口的橋組成，每個入口連接到不同網(wǎng)絡(luò)，每個網(wǎng)絡(luò)包括至少一個節(jié)點，其中每個入口和網(wǎng)絡(luò)分別具有時間信息在預定時間周期T內(nèi)變化的時鐘發(fā)生器，其中各個入口中的一個是主入口和其它是從入口，所述程序包括以下步驟a)檢測每個從入口的時間信息相對于主入口的主時間信息的時間差；b)根據(jù)該時間差產(chǎn)生時間調(diào)整值，其中時間調(diào)整值是T/M(M是大于1的整數(shù))整數(shù)倍；和c)利用該時間調(diào)整值調(diào)整從時間信息。
31.一種指令計算機同步橋網(wǎng)絡(luò)的程序，橋網(wǎng)絡(luò)由至少一個具有多個入口的橋組成，每個入口連接到不同網(wǎng)絡(luò)，每個網(wǎng)絡(luò)包括至少一個節(jié)點，其中每個入口和網(wǎng)絡(luò)分別具有時間信息在預定時間周期T內(nèi)變化的時鐘發(fā)生器，其中各個入口中的一個是主入口和其它是從入口，所述程序包括以下步驟a)每個入口檢測對應網(wǎng)絡(luò)中的最差時鐘精度；b)根據(jù)從由各個入口檢測到的各個最差時鐘精度中選擇的網(wǎng)絡(luò)范圍的最差時鐘精度，動態(tài)確定最大調(diào)整值；c)檢測每個從入口的從時間信息相對于主入口的主時間信息的時間差；d)根據(jù)時間差在動態(tài)確定的最大調(diào)整值范圍內(nèi)產(chǎn)生時間調(diào)整值，其中時間調(diào)整值是T/M(M是大于1的整數(shù))的整數(shù)倍；和e)利用該時間調(diào)整值調(diào)整從時間信息。
全文摘要
一種允許減小由于在網(wǎng)絡(luò)中的同步控制引起的頻率波動的網(wǎng)絡(luò)同步方法。連接到網(wǎng)絡(luò)的每個節(jié)點具有在周期T內(nèi)分別變化的時間信息。時間主節(jié)點周期性地向各個時間從裝置通知其自己的時間信息。每個時間從節(jié)點準備具有周期T/N(N是大于1的整數(shù))可能更新時間點。當接收到主時間信息時，每個時間從節(jié)點在剛好接收到主時間信息以后的可能更新時間點上，利用主時間信息更新其自己的時間信息。
文檔編號H04L12/46GK1392707SQ0212755
公開日2003年1月22日 申請日期2002年6月15日 優(yōu)先權(quán)日2001年6月15日
發(fā)明者土門涉 申請人:日本電氣株式會社