專(zhuān)利名稱(chēng)：實(shí)現(xiàn)一個(gè)查找引擎真正支持兩個(gè)物理層的裝置和方法
技術(shù)領(lǐng)域：
本發(fā)明涉及通信領(lǐng)域，特別是涉及在查找引擎倍增電路中實(shí)現(xiàn)一個(gè)查找引擎(LUT)能真正支持兩個(gè)物理層(PHY)的裝置和方法。
T8207與PHY的典型應(yīng)用參見(jiàn)

圖1所示。
圖1中期望iphy0(0/35<--->c0<-->0/35)與ophy0、iphy1(0/35<--->c1<-->0/35)與ophy1通信。實(shí)際上iphy0可以與ophy0正常通信，但iphy1與ophy1通信卻不正常。原因是由于T8207的LUT查找引擎限制，T8207對(duì)相鄰的PHY，相同的VPI/VCI和信元只有相同的翻譯，圖1中的iphy1經(jīng)過(guò)左邊的T8207翻譯后并不是期望的c1而是c0，從而使通信失敗。同樣的情況，從另一方向傳送同樣使通信失敗。
綜上所述，兩個(gè)PHY共用一個(gè)LUT查找引擎的配置，在相鄰的PHY傳送信元中使用的VPI/VCI不相同時(shí)，工作是正常的，但是在VPI/VCI相同時(shí)，系統(tǒng)通信不正常，也就是說(shuō)，這種情況下一個(gè)LUT不能真正支持兩個(gè)PHY。所以這種端口配置一致性差，可操作性不強(qiáng)，不利于正常工作。
目前，要使一個(gè)LUT能真正支持兩個(gè)PHY，有兩種方案。
一種方案是在PHY設(shè)備上試圖通過(guò)修改相鄰兩PHY的VPI/VCI。但是對(duì)于某些應(yīng)用，PHY的VPI/VCI是不可預(yù)知的，比如，在DSLAM(數(shù)字用戶(hù)線(xiàn)接入復(fù)用器)的應(yīng)用中，局方一般都不能知道某一線(xiàn)上接的用戶(hù)是哪一個(gè)PHY，同時(shí)由于PHY到T8207的距離不定、對(duì)外幾乎不可以確定哪個(gè)PHY的VPI/VCI是要修改的，所以這種處理方法使各端口的配置一致性降低，可操作性差。
另一種方案是開(kāi)發(fā)研制支持更多個(gè)LUT查找引擎的器件。但是，從充分利用現(xiàn)有投資與設(shè)備，節(jié)省人力資源，降低成本等方面考慮，這種方案也不可取。
本發(fā)明的另一目的是提供一種實(shí)現(xiàn)一個(gè)查找引擎能真正支持兩個(gè)PHY的方法，也就是藉由上述裝置而使一個(gè)LUT真正支持兩個(gè)PHY的方法。
本發(fā)明提供了一種實(shí)現(xiàn)一個(gè)查找引擎能真正支持兩個(gè)PHY的裝置，該裝置是這樣的該裝置至少包括控制模塊和數(shù)據(jù)處理及合成模塊，且設(shè)置于查找引擎倍增電路和物理層之間；來(lái)自查找引擎倍增電路的信元開(kāi)始信號(hào)、地址末位信號(hào)和來(lái)自外電路單板內(nèi)的時(shí)鐘信號(hào)連接控制模塊的輸入端；控制模塊輸出的控制信號(hào)、要修改的比特位所對(duì)應(yīng)的來(lái)自物理層的數(shù)據(jù)信號(hào)連接數(shù)據(jù)處理及合成模塊的輸入端；數(shù)據(jù)處理及合成模塊的輸出信號(hào)與查找引擎倍增電路的修改的比特位所對(duì)應(yīng)的數(shù)據(jù)信號(hào)相連。
所述的裝置由可編程邏輯器件實(shí)現(xiàn)，或由硬件分立元件組成的邏輯電路實(shí)現(xiàn)。
所述的控制模塊包括一帶清零端的D觸發(fā)器、一第一D觸發(fā)器、一第二D觸發(fā)器和一與門(mén)，所述的數(shù)據(jù)處理及合成模塊包括一或門(mén)；其中，信元開(kāi)始信號(hào)連接帶清零端的D觸發(fā)器的清零端，地址末位信號(hào)連接帶清零端的D觸發(fā)器的輸入端，時(shí)鐘信號(hào)連接帶清零端的D觸發(fā)器和第二D觸發(fā)器的時(shí)鐘信號(hào)端，及倒相后連接第一D觸發(fā)器的時(shí)鐘信號(hào)端；帶清零端的D觸發(fā)器的輸出端與第一D觸發(fā)器的輸入端相連；第一D觸發(fā)器的輸出端與第二D觸發(fā)器的輸入端相連；第二D觸發(fā)器的輸出端和信元開(kāi)始信號(hào)連接與門(mén)的輸入端，與門(mén)的輸出端和要修改的比特位所對(duì)應(yīng)的數(shù)據(jù)信號(hào)連接或門(mén)的輸入端，或門(mén)的輸出端與查找引擎倍增電路的修改的比特位所對(duì)應(yīng)的數(shù)據(jù)信號(hào)相連。
本發(fā)明提供的一種實(shí)現(xiàn)一個(gè)查找引擎能真正支持兩個(gè)PHY的方法是這樣實(shí)現(xiàn)的一種實(shí)現(xiàn)一個(gè)查找引擎能支持兩個(gè)PHY的方法，該方法包括以下步驟A.利用地址末位信號(hào)從相鄰兩個(gè)PHY端口中區(qū)分出要修改的端口；B.利用信元開(kāi)始信號(hào)找到要修改的端口信元傳送的第一個(gè)字節(jié)；C.修改該端口第一個(gè)字節(jié)中VPI沒(méi)有用的BIT8～BIT11中的任一位或幾位，并在對(duì)應(yīng)的VPI的查找索引項(xiàng)上加上與該修改對(duì)應(yīng)的偏移量。
所述的要修改的端口是奇數(shù)端口，則步驟A判斷地址末位信號(hào)是否為“1”區(qū)分出要修改的奇數(shù)端口。
所述的要修改的端口是偶數(shù)端口，則步驟A判斷地址末位信號(hào)是否為“0”區(qū)分出要修改的偶數(shù)端口。
所述步驟C中修改端口第一個(gè)字節(jié)中VPI沒(méi)有用的BIT8為“1”，則在對(duì)應(yīng)的VPI的查找索引項(xiàng)上加上“256”。
本發(fā)明通過(guò)在查找引擎倍增電路近端加邏輯電路的方法，在兩個(gè)PHY共用一個(gè)LUT查找引擎的情況下，通過(guò)修改相鄰PHY中的一個(gè)PHY傳送信元的VPI/VCI，以區(qū)別相鄰PHY業(yè)務(wù)信元的目的，使PHY正常傳送信元。換句話(huà)說(shuō)，也就是實(shí)現(xiàn)了使一個(gè)LUT查找引擎真正支持兩個(gè)PHY的功能。這種方法沒(méi)有可操作性問(wèn)題，不需要升級(jí)LUT查找引擎倍增電路，軟件沒(méi)有結(jié)構(gòu)上的修改，硬件電路簡(jiǎn)單、容易實(shí)現(xiàn)。
參見(jiàn)圖2所示，為本發(fā)明硬件實(shí)現(xiàn)的原理結(jié)構(gòu)圖。作為實(shí)施例之一，本發(fā)明是在T8207 201和PHYS 202間通過(guò)設(shè)置一個(gè)復(fù)雜可編程器件(CPLD，Complex Programmable Logical Device)203來(lái)修改相鄰兩個(gè)PHY傳送信元的VPI/VCI，然后將修改后的VPI/VCI通過(guò)數(shù)據(jù)線(xiàn)送至查找引擎倍增電路T8207201。
參見(jiàn)圖3信元結(jié)構(gòu)示意圖所示。在一個(gè)信元中VPI一共有12位，而在實(shí)際應(yīng)用時(shí)VPI只用到了低8位(Bit0～Bit7)，高4位(Bit8～Bit11)是沒(méi)有使用的。本方法就是在T8207近端的單板內(nèi)修改相鄰PHY中的一個(gè)PHY的VPI的高4位中的任何一位或幾位。
圖4為完成修改VPI功能的CPLD內(nèi)部邏輯框圖。如圖4所示，CPLD包括控制模塊401和數(shù)據(jù)處理及合成模塊402?？刂颇K401利用UTOPIA L2(ATM物理層通用測(cè)試與操作接口)接口提供的信元開(kāi)始SOC信號(hào)(UR_SOC)，區(qū)分出要修改的端口并且找出系統(tǒng)要修改的比特位置，然后輸出一個(gè)控制信號(hào)SETBIT0觸發(fā)數(shù)據(jù)處理及合成模塊402修改這一比特。
顯而易見(jiàn)，也可通過(guò)分立元件組成的硬件邏輯電路實(shí)現(xiàn)上述的CPLD的功能，但相比CPLD的實(shí)現(xiàn)，適應(yīng)和靈活性欠佳，同時(shí)由于增加了制版面積，也增加了成本。
下面以修改奇數(shù)端口PHY中VPI的Bit8為具體實(shí)施例，說(shuō)明修改的過(guò)程。
首先來(lái)分析一下奇數(shù)端口的地址和VPI的Bit8位。
由于端口地址二進(jìn)制數(shù)的末位A0決定了端口PHY的奇偶，因此地址末位A0為“1”的端口一定為奇數(shù)端口，地址末位A0為“0”的端口一定為偶數(shù)端口。
由于物理數(shù)據(jù)寬度的限制，在傳輸信元時(shí)，系統(tǒng)先送VPI的Bit4～Bit11，再送VPI的Bit0～Bit3。所以，VPI的Bit8也就是信元傳送的第一個(gè)字節(jié)Byte0的Bit4。而信元開(kāi)始信號(hào)SOC是系統(tǒng)開(kāi)始傳送信元第一個(gè)字節(jié)的標(biāo)志信號(hào)。
由以上分析可知，如果要修改奇數(shù)端口中傳送信元的VPI的Bit8位，首先要通過(guò)判斷地址末位找到相鄰兩個(gè)PHY中的奇數(shù)端口，其次要利用信元開(kāi)始信號(hào)找到這個(gè)端口傳送信元的第一個(gè)字節(jié)Byte0，然后再修改這個(gè)字節(jié)的Bit4位。
根據(jù)上面的結(jié)論，本實(shí)施例提供了修改奇數(shù)端口PHY中VPI的Bit8的CPLD邏輯電路圖。
參見(jiàn)圖5所示。該邏輯電路包括輸入緩沖器IBUF、非門(mén)INV、帶清零端的D觸發(fā)器FDC、第一D觸發(fā)器FD1、第二D觸發(fā)器FD2、與門(mén)AND2、或門(mén)OR2和輸出緩沖器OBUF。其中，輸入緩沖器IBUF、非門(mén)INV、帶清零端的D觸發(fā)器FDC、第一D觸發(fā)器FD1、第二D觸發(fā)器FD2和與門(mén)AND2構(gòu)成CPLD的控制模塊，或門(mén)0R2和輸出緩沖器OBUF構(gòu)成CPLD的數(shù)據(jù)處理及合成模塊。
IPAD1為來(lái)自單板、頻率為33M的時(shí)鐘信號(hào)URX_33MCLK的輸入端，IPAD2為地址末位信號(hào)的輸入端，IPAD3為來(lái)自T8207信元開(kāi)始信號(hào)UR_SOC的輸入端，IPAD4為BIT4對(duì)應(yīng)數(shù)據(jù)線(xiàn)的信號(hào)輸入端。
通過(guò)IPAD1輸入的時(shí)鐘信號(hào)URX_33MCLK、通過(guò)IPAD2輸入的地址末位信號(hào)UR_A0、通過(guò)IPAD3輸入的來(lái)自T8207的信元開(kāi)始信號(hào)UR_SOC和通過(guò)IPAD4輸入的數(shù)據(jù)信號(hào)UR_D4，經(jīng)過(guò)輸入緩沖器IBUF得到BUF_33MCLK、BUF_URA0、BUF_URSOC和BUF_URD4。
BUF_URSOC連接帶清零端的觸發(fā)器FDC的清零端CLR，在BUF_URSOC的上升沿，觸發(fā)器FDC清零。在時(shí)鐘信號(hào)URX_33MCLK的上升沿，BUF_URA0送入觸發(fā)器FDC，時(shí)鐘對(duì)地址末位BUF_URA0進(jìn)行采樣，得到a0。
時(shí)鐘信號(hào)通過(guò)非門(mén)INV反向后激勵(lì)第一D觸發(fā)器FD1，在其下降沿，a0送入FD1延時(shí)半個(gè)時(shí)鐘周期，輸出Q。然后，在時(shí)鐘信號(hào)的上升沿，F(xiàn)D1輸出的Q送入第二D觸發(fā)器FD2延時(shí)半個(gè)時(shí)鐘周期，輸出A0。
A0和BUF_URSOC經(jīng)過(guò)與門(mén)AND2相與，輸出控制信號(hào)SETBIT0。當(dāng)A0和BUF_URSOC都為“1”時(shí)，SETBIT0為“1”。這時(shí)，意味著與門(mén)AND2區(qū)分出奇數(shù)端口并且找到VPI的Bit8所在第一個(gè)字節(jié)，然后輸出控制信號(hào)給或門(mén)OR2，利用或門(mén)OR2修改VPI的Bit8位。
SETBIT0和BUF_URD4經(jīng)過(guò)或門(mén)OR2相或，輸出信號(hào)至輸出緩沖器OBUF，經(jīng)過(guò)緩沖后與查找引擎倍增電路T8207相連。若SETBIT0為“0”，相當(dāng)于沒(méi)有區(qū)分出奇數(shù)端口或沒(méi)有找到VPI的Bit8所在的字節(jié)，所以不修改比特位，數(shù)據(jù)線(xiàn)BUF_URD4直接輸出；若SETBIT0為“1”，或門(mén)OR2輸出為“1”，這時(shí)，相當(dāng)于BUF_URD4被置為“1”，該邏輯電路完成了對(duì)Bit4位的修改。
另外，在配置查找引擎時(shí)，軟件上要根據(jù)VPI的修改，更改VPI的索引項(xiàng)。本實(shí)施例的邏輯電路是對(duì)VPI的Bit8位做加“1”處理，那么，軟件上在VPI的索引項(xiàng)上要加上“256”。
如果要對(duì)VPI中高四位的其它BIT做處理，只需要在邏輯電路中引入對(duì)應(yīng)的數(shù)據(jù)線(xiàn)并在相應(yīng)的VPI的索引項(xiàng)上加相應(yīng)的偏移量即可。
以上所述僅為本發(fā)明的較佳實(shí)施例而已，并不用以限制本發(fā)明，凡在本發(fā)明的精神和原則之內(nèi)，所作的任何修改、等同替換、改進(jìn)等，均應(yīng)包含在本發(fā)明的保護(hù)范圍之內(nèi)。
權(quán)利要求
1.一種實(shí)現(xiàn)一個(gè)查找引擎真正支持兩個(gè)物理層的裝置，其特征在于該裝置至少包括控制模塊和數(shù)據(jù)處理及合成模塊，且設(shè)置于查找引擎倍增電路和物理層之間；來(lái)自查找引擎倍增電路的信元開(kāi)始信號(hào)、地址末位信號(hào)和來(lái)自外電路單板內(nèi)的時(shí)鐘信號(hào)連接控制模塊的輸入端；控制模塊輸出的控制信號(hào)、要修改的比特位所對(duì)應(yīng)的來(lái)自物理層的數(shù)據(jù)信號(hào)連接數(shù)據(jù)處理及合成模塊的輸入端；數(shù)據(jù)處理及合成模塊的輸出信號(hào)與查找引擎倍增電路的修改的比特位所對(duì)應(yīng)的數(shù)據(jù)信號(hào)相連。
2.如權(quán)利要求1所述的裝置，其特征在于所述的裝置由可編程邏輯器件構(gòu)成。
3.如權(quán)利要求1所述的裝置，其特征在于，所述的裝置由硬件分立元件組成的邏輯電路構(gòu)成。
4.如權(quán)利要求1所述的裝置，其特征在于，所述的控制模塊包括一帶清零端的D觸發(fā)器、一第一D觸發(fā)器、一第二D觸發(fā)器和一與門(mén)，所述的數(shù)據(jù)處理及合成模塊包括一或門(mén)；其中，信元開(kāi)始信號(hào)連接帶清零端的D觸發(fā)器的清零端，地址末位信號(hào)連接帶清零端的D觸發(fā)器的輸入端，時(shí)鐘信號(hào)連接帶清零端的D觸發(fā)器和第二D觸發(fā)器的時(shí)鐘信號(hào)端，及倒相后連接第一D觸發(fā)器的時(shí)鐘信號(hào)端；帶清零端的D觸發(fā)器的輸出端與第一D觸發(fā)器的輸入端相連；第一D觸發(fā)器的輸出端與第二D觸發(fā)器的輸入端相連；第二D觸發(fā)器的輸出端和信元開(kāi)始信號(hào)連接與門(mén)的輸入端，與門(mén)的輸出端和要修改的比特位所對(duì)應(yīng)的數(shù)據(jù)信號(hào)連接或門(mén)的輸入端，或門(mén)的輸出端與查找引擎倍增電路的修改的比特位所對(duì)應(yīng)的數(shù)據(jù)信號(hào)相連。
5.一種實(shí)現(xiàn)一個(gè)查找引擎真正支持兩個(gè)物理層的方法，其特征在于該方法包括以下步驟A.利用地址末位信號(hào)從相鄰兩個(gè)PHY端口中區(qū)分出要修改的端口；B.利用信元開(kāi)始信號(hào)找到要修改的端口信元傳送的第一個(gè)字節(jié)；C.修改該端口第一個(gè)字節(jié)中VPI沒(méi)有用的BIT8～BIT11中的任一位或幾位，并在對(duì)應(yīng)的VPI的查找索引項(xiàng)上加上與該修改對(duì)應(yīng)的偏移量。
6.如權(quán)利要求5所述的方法，其特征在于，所述的要修改的端口是奇數(shù)端口，則步驟A判斷地址末位信號(hào)是否為“1”區(qū)分出要修改的奇數(shù)端口。
7.如權(quán)利要求5所述的方法，其特征在于，所述的要修改的端口是偶數(shù)端口，則步驟A判斷地址末位信號(hào)是否為“0”區(qū)分出要修改的偶數(shù)端口。
8.如權(quán)利要求5所述的方法，其特征在于，所述步驟C中修改端口第一個(gè)字節(jié)中VPI沒(méi)有用的BIT8為“1”，在對(duì)應(yīng)的VPI的查找索引項(xiàng)上加上“256”。
全文摘要
本發(fā)明公開(kāi)了一種實(shí)現(xiàn)一個(gè)查找引擎真正支持兩個(gè)物理層(PHY)的裝置和方法。該裝置包括控制模塊和數(shù)據(jù)處理及合成模塊。該方法是在查找引擎倍增電路近端的單板內(nèi)，利用查找引擎倍增電路提供的信元開(kāi)始信號(hào)區(qū)分端口和定位字節(jié)，然后修改相鄰兩個(gè)PHY中的一個(gè)PHY傳送信元的VPI中沒(méi)有用的位。軟件上配置查找引擎倍增電路時(shí)，在修改的VPI的索引項(xiàng)上加上相應(yīng)的偏移量。本發(fā)明是通過(guò)修改相鄰兩個(gè)PHY中的一個(gè)PHY傳送信元的VPI/VCI來(lái)區(qū)分相鄰兩個(gè)端口的業(yè)務(wù)信元，以實(shí)現(xiàn)一個(gè)查找引擎真正支持兩個(gè)PHY的目的。這種方法沒(méi)有可操作性問(wèn)題，不需要升級(jí)查找引擎倍增電路，軟件沒(méi)有結(jié)構(gòu)上的修改，硬件電路簡(jiǎn)單、容易實(shí)現(xiàn)。
文檔編號(hào)H04L12/28GK1472931SQ0212590
公開(kāi)日2004年2月4日 申請(qǐng)日期2002年8月1日 優(yōu)先權(quán)日2002年8月1日
發(fā)明者周軍, 沈啟虎, 張軍, 顏志國(guó), 翰雨發(fā), 張 浩, 周 軍 申請(qǐng)人:華為技術(shù)有限公司