專利名稱：在行鎖定數(shù)字視頻系統(tǒng)中穩(wěn)定彩色副載波產(chǎn)生的技術的制作方法
技術領域：
本發(fā)明涉及行鎖定視頻系統(tǒng)。尤其涉及在同步鎖定過程中校正由系統(tǒng)引起的彩色副載波中的相移。
背景技術：
行鎖定視頻系統(tǒng)是獲得一個逐行模擬信號的數(shù)字系統(tǒng)。這種系統(tǒng)的一個實例是視頻解碼器。由該系統(tǒng)獲取的每一行信號包含同步脈沖和″色同步信號″，兩者都不攜帶在該屏幕上顯示的信息。同步脈沖的使用使得同步鎖定PLL能定位該模擬信號并且鎖定到該模擬信號上。″色同步信號″是出現(xiàn)在消隱期中的副載波頻率的八個周期序列，用于把電視接收機同步到該色度信號。信號的顯示部分在該信號的同步脈沖和″色同步信號″部分之后傳送。由于來自同步鎖定步驟的時鐘(CLK)信號的連續(xù)改變，在彩色副載波PLL中通常產(chǎn)生干擾，這將導致一個相移以及導致色彩條紋失真的結果。下面將給出更詳細的背景描述。
復合視頻信號包含由視頻系統(tǒng)使用在顯示器、監(jiān)視器或電視上產(chǎn)生一個視頻圖像的信息。每一時間間隔，在復合視頻信號的水平部分中包含代表著將要輸出在視頻顯示器、監(jiān)視器或電視接收機上的一個水平輸出行的信息。每一水平周期包括一個水平同步、一個色同步信號和一個視頻信息信號。在許多圖像傳輸系統(tǒng)，色彩或色度信息由以彩色信息調(diào)幅的彩色副載波信號的特定相位所表示。一個鎖相環(huán)使用水平同步脈沖來同步該系統(tǒng)，以便顯示視頻信息的隨后的水平行。色同步信號被用于把本機振蕩器的相位和頻率同步到編碼振蕩器的相位和頻率，使得彩色信息能夠被″解碼″成基帶色差分量。
視頻圖像或幀由包括在該視頻顯示中的若干水平行組成。為了顯示視頻圖像或圖像幀，視頻系統(tǒng)在屏幕的頂部開始并且以一個定時顯示在該復合視頻信號一個水平行中的信息。用于每一水平行的信息包含在該復合視頻信號的水平周期中。每一水平周期之后，視頻系統(tǒng)進入下一行并且顯示在該復合視頻信號系統(tǒng)的下一個水平周期中的信息。這種顯示連續(xù)進行，直到該視頻系統(tǒng)達到視頻顯示器上的底行為止。在把視頻信息顯示在該視頻顯示器的底行上之后，該視頻系統(tǒng)必須自行復位到顯示器的頂部，以便開始下一幀的顯示。為了實現(xiàn)系統(tǒng)自行復位到該視頻顯示器的頂部，該復合視頻信號在用于每一幀的視頻信息之后包括一個垂直消隱期。此垂直消隱期使得該視頻系統(tǒng)復位到該視頻顯示器的頂部并且開始該下一幀的水平行信息的顯示。因此，在該復合視頻信號中把足以包括一幀或一個屏幕的若干水平周期串在一起。每一幀之間，復合視頻信號包括一個垂直消隱期，該垂直消隱期使得該視頻系統(tǒng)執(zhí)行垂直復位，并且通過返回視頻顯示器的頂部而準備下一幀的顯示。
在這類系統(tǒng)中，同步鎖定PLL裝置被用于信號的同步脈沖部分的鎖定和對準。在該系統(tǒng)的接收機部分，彩色副載波PLL被利用來檢測和鎖定該模擬信號的″色同步信號″部分。這兩個PLL共用一個共同的CLK信號。當同步鎖定PLL鎖定和對準視頻信號時，相應地調(diào)整該CLK。由于這種設計，容易出現(xiàn)接收機中的彩色副載波PLL的正弦波(SINE)的相移干擾的問題。這種干擾是由該同步鎖定裝置的同時鎖定引起的，從而引起CLK信號的連續(xù)改變。
本發(fā)明的總結本專利申請中描述的技術是用于穩(wěn)定在行鎖定數(shù)字視頻系統(tǒng)中的彩色副載波產(chǎn)生，包括幾個步驟。該技術包括計算出現(xiàn)在輸出波形中的一個時間移位，把該時間移位轉(zhuǎn)換成一個等效的相移并且根據(jù)該等效的相移最后把一個相位校正數(shù)目送到一個波形發(fā)生器單元(block)。
首先計算該輸出波形中的時間位移。輸出波形中的時間位移的計算是通過首先計算表示輸出波形時間移動量的DELT值完成的。
通過把限幅器輸出的數(shù)字數(shù)目的序列取和與延遲元件的延遲值相乘計算DELT。此關系由下式給出DELT＝B*TAU其中B是限幅器輸出的取和而TAU是延遲元件的延遲。
其次，計算輸出波形TAV的平均周期。此關系由下式給出TAV＝(2m/F2)*((32-Q)*TAU)其中TAU是延遲值，F(xiàn)2是副載波鎖相環(huán)的頻率控制數(shù)，Q表示時鐘輸出周期的平均值，m是波形發(fā)生器單元的寄存器中存儲的比特數(shù)。
此技術方案的下一步驟是把時間位移轉(zhuǎn)換為輸出波形的一個等效相移，即DELP。此關系由下式給出DELP＝Fracof*((B*F2/2m(32-Q)))*360.
在此公式中，F(xiàn)racof表示部分循環(huán)移位。
該最后的步驟是根據(jù)DELP的計算值把由PHQ表示的一個相位校正數(shù)目送到波形發(fā)生器單元。此關系由下式給出PHQ＝Fracof*((-B*F2)/(2m*(32-Q)))*2k.
在此表達式中，k值是波形發(fā)生器單元的查詢表中的比特數(shù)。該相位校正數(shù)將從每一視頻行的輸出波形中去除該相移。
附圖的簡要描述
圖1示出包括本發(fā)明實施例的具有附加模擬輸入的一個簡化有線/衛(wèi)星機頂盒的示意圖。
圖1a示出包括本發(fā)明實施例的一個數(shù)字與模擬視頻混合方案的框圖示意圖。
圖2示出本發(fā)明最佳實施例的一個框圖示意圖。
圖3示出本發(fā)明時鐘脈沖發(fā)生器電路的一個框圖示意圖。
圖4示出本發(fā)明的數(shù)字環(huán)路濾波器和相位累加器邏輯的框圖示意圖。
圖5示出本發(fā)明的波形發(fā)生器(DDS)的一個框圖示意圖。
圖6示出本發(fā)明的波形發(fā)生器(DDS)的可選實施例的框圖示意圖。
圖7示出本發(fā)明的相位校正單元的一個框圖示意圖。
最佳實施例的詳細描述在本發(fā)明的最佳實施例中，圖1示出的系統(tǒng)表示一個簡化的有線/衛(wèi)星機頂盒。它包括數(shù)字化和調(diào)節(jié)模擬輸入信號的視頻解碼器101，解壓縮該數(shù)字有線/衛(wèi)星視頻數(shù)據(jù)流的MPEG解碼器102，把混合與覆蓋組合的混合/覆蓋電路103，用于畫中畫、覆蓋菜單、衰減等功能，或簡單地從一個功能切換到另一功能，最后是提取該疊加電路103的組合的數(shù)字輸出的一個數(shù)字視頻編碼器104，將該組合的數(shù)字輸出轉(zhuǎn)換成模擬復合視頻信號格式，隨后送到一個顯示單元105。用于疊加電路103、數(shù)字視頻編碼器104和MPEG解碼器102后端的疊加電路103的系統(tǒng)時鐘由嵌入在視頻解碼器內(nèi)的同步鎖定電路提供。在能夠執(zhí)行該數(shù)字MPEG數(shù)據(jù)流和數(shù)字化的模擬視頻信號的任何混合之前，這兩個信號必須被水平和垂直同步。
在一個行鎖定系統(tǒng)中，是通過讓同步鎖定電路調(diào)制這系統(tǒng)時鐘直到該視頻解碼器101、MPEG解碼器102和數(shù)字視頻編碼器104全都與該模擬信源對齊為止來實現(xiàn)該水平和垂直同步。嚴格說來，編碼器的鎖定通常是通過HLV同步實現(xiàn)，而解碼器對模擬信源的鎖定是通過調(diào)制這系統(tǒng)時鐘實現(xiàn)。利用象VCR的一個噪聲視頻信源，此鎖定處理需要按照到來的視頻的時基變化而連續(xù)調(diào)整。
這就要求該系統(tǒng)時鐘按照適量而被加速或減緩。調(diào)制該時鐘的主要問題在于該彩色副載波產(chǎn)生單元框，在視頻解碼器101和數(shù)字視頻編碼器104中都使用該彩色副載波產(chǎn)生單元框。視頻解碼器101中的彩色副載波產(chǎn)生單元鎖定到接收的模擬視頻信號，以便把高頻彩色解調(diào)成基帶色差信號。
數(shù)字視頻編碼器104中的彩色副載波產(chǎn)生單元框完成相反的操作，并且把該基帶色差信號調(diào)制成一個高頻色度信號。直接數(shù)字合成(DDS)方案(圖6)幾乎普遍被用于既在該視頻解碼器101中又在和數(shù)字視頻編碼器104中產(chǎn)生該彩色副載波。在此方案中，產(chǎn)生的正弦波形的頻率和相位被該系統(tǒng)時鐘的一個直接函數(shù)。因此，系統(tǒng)時鐘中的調(diào)制導致在該產(chǎn)生的副載波波形中的相移。這將轉(zhuǎn)化為很討厭的色彩人工失真，尤其在屏幕的頂部。視頻解碼器101之內(nèi)的副載波PLL在一定程度上補償了由于到來的模擬視頻信號的時基中的很慢改變或穩(wěn)態(tài)誤差引起的色度副載波相位和頻率的漂移。從這中意義上來說，把在數(shù)字視頻編碼器104內(nèi)的DDS保存到視頻解碼器101之內(nèi)是有益的，即把同樣的頻率控制數(shù)F2強制到數(shù)字視頻編碼器104和視頻解碼器101二者中。
但是，為了最小化彩色副載波中的抖動，副載波PLL的設計具有很小的帶寬。因此，它們不能校正例如在VCR磁頭切換或磁帶擺動的情況下由于模擬視頻時基中的快速改變所引起彩色副載波相移。此問題的一個可能的解決方案是周期地復位該副載波的相位。但是這將要求具有一個很穩(wěn)定的時基的復位信號。由于不能使用該不穩(wěn)定系統(tǒng)的時鐘，所以需要一個單獨的晶體驅(qū)動復位電路，因此使得整個系統(tǒng)變得復雜。
圖1a示出一個可選實施例。其中在模擬域中實現(xiàn)該混合。僅存在一個DDS，即視頻編碼器104中的唯一的DDS。副載波PLL是在同步鎖定疊加處理器106中。相位檢測器測量來自編碼器的副載波對于該模擬信源中的副載波的相關相位。通過副載波PLL動態(tài)地更新(每行一次)頻率數(shù)目F2，并且發(fā)送到該編碼器以便鎖定兩個副載波。類似于圖1，發(fā)送一個相位校正項來補償模擬視頻信號時基變化。
同樣，在一個可選實施例中，計算對于副載波產(chǎn)生的相位的系統(tǒng)時鐘調(diào)制的效果并且把一個相位校正項加到視頻解碼器101中的DDS單元以及在數(shù)字視頻編碼器104中的DDS單元。為了跟蹤慢變的時基誤差，還送出來自視頻解碼器101內(nèi)的副載波PLL的頻率控制數(shù)F2。
在該最佳實施例中，計算對于副載波產(chǎn)生的相位的系統(tǒng)時鐘調(diào)制的效果并且把一個相位校正項加到視頻解碼器101中的波形產(chǎn)生單元(DDS)以及在數(shù)字視頻編碼器104中的波形產(chǎn)生(DDS)單元。為了跟蹤慢變的時基誤差，還送出來自視頻解碼器101內(nèi)的副載波PLL的頻率控制數(shù)F2。
在本發(fā)明的該最佳實施例中，時鐘脈沖發(fā)生器206和波形產(chǎn)生器216可被放置在分別的積分電路中。
以這種情況中，希望有一種技術簡化兩個芯片之間的接口并且繼續(xù)消除由于調(diào)制(時鐘輸出)CLOCKOUT而作為視頻信源200中時基變化的結果的在輸出波形中引起的任何相移。這種新技術包括，針對每一視頻行而精確地測量隨著視頻信源200的時基變化在該輸出波形(OUTPUT WAVEFORM)中引起的相位失真量，并且每一視頻行發(fā)送一次消除這種失真的一個校正項。由于這種校正項必須以低行速率發(fā)送并且不要求同步于CLOCKOUT，所以它能夠被以并串行轉(zhuǎn)換器219進行并串行轉(zhuǎn)換，并且可用在兩芯片之間的單一配線將其每一視頻行串行地傳輸一次。
為了實現(xiàn)這種新技術而對修改圖2和圖3所示的系統(tǒng)結構，使得其能夠計算由該數(shù)字環(huán)路濾波器214作出的時間校正量。具體地說，數(shù)字環(huán)路濾波器214和相位累加器邏輯308被組合成圖4所示的單一的單元框。
圖3示出圖2中所示的該時鐘脈沖發(fā)生器電路206的示意框圖。一組十六個延遲元件1-16形成一種環(huán)形振蕩器300。因此，延遲元件1-16被串行耦合成一個環(huán)，使得最后一個延遲元件16的輸出耦合到第一延遲元件1的輸入端。延遲元件1-16的每一個最好都具有與所有其它延遲元件完全相同的穿越延遲。根據(jù)本最佳實施例，所有的的延遲元件1-16都以單一積分電路同時制造，使得在穿越延遲中的任何制造過程的引入變化在延遲元件1-16的每一個中都將完全相同。振蕩器302產(chǎn)生的時鐘信號CLOCK IN被加到相位比較器304的第一輸入端，同時最后的延遲元件16的輸出耦合到相位比較器304的第二輸入端。相位比較器304的輸出DELAY ADJUST被耦合，以便調(diào)整每一延遲元件1-16的延遲量。每一延遲元件1-16的輸出被耦合到多路調(diào)制器306的分別的輸出D0-D15。
振蕩器302最好是一個晶體振蕩器，以便確保時鐘信號CLOCK IN的精確度和穩(wěn)定性，并且可以包括分頻電路，用于降低來自晶體頻率的時鐘信號CLOCK IN的頻率。因此，時鐘信號CLOCK IN具有精確控制的頻率。該時鐘信號CLOCK IN由相位比較器304與從最后延遲元件16形成的信號相比較。相位比較器304同時調(diào)整全部該延遲元件1-16的延遲，使得全部該延遲元件1-16的組合延遲等于時鐘信號CLOCK IN的一個周期。因此，多路調(diào)制器306的每一輸入端D0-D15具有與時鐘信號CLOCK IN相同的頻率但是唯一的相位。最后的輸入端D15具有與時鐘信號CLOCK IN相同的相位。
由于有十六個延遲元件，所以有十六個不同的時鐘相位信號可用，但是如果期望的話，可以利用不同數(shù)目的延遲元件。而且，如果上升和下降沿都被利用，則有三十二個不同的時鐘相位信號可用。圖3示出用于控制該延遲元件1-16的延遲的一個鎖相環(huán)。顯見的是，可以使用其它裝置用于控制延遲元件1-16的延遲，例如頻率鎖定環(huán)或一個延遲鎖定環(huán)。參考圖3，可以通過把第一延遲元件1的輸入端耦合到相位比較器304的第一輸入端(隨著時鐘信號CLOCK IN)而不是把該第一延遲元件1的該輸入端耦合到該相位比較器304的第二輸入端來實現(xiàn)一個延遲鎖定環(huán)。
由數(shù)字相位檢測器204產(chǎn)生的數(shù)字序列表示與對應于該同步脈沖的該視頻信號一部分相關的時基誤差。對于每一同步脈沖，該相關誤差，即由視頻信源200確定的實際同步位置和由視頻定時發(fā)生器208確定的預期同步位置之間的時差在該環(huán)路濾波器中處理，并且根據(jù)誤差的極性和使用在該環(huán)路濾波器(圖4)中的增益，將CLOCKOUT加速或減緩一個適當?shù)臅r間量。這減小、以及在穩(wěn)定狀態(tài)消除在視頻信源200和視頻定時發(fā)生器208之間的時基誤差。但是，由于CLOCKOUT或該CLOCKOUT的某些整約數(shù)還使用在該波形產(chǎn)生器216中來合成該輸出波形(OUTPUTWAVEFORM)，所以由調(diào)制CLOCKOUT所實現(xiàn)的時基誤差中的DELT的縮減量還將引起在該OUTPUT WAVEFORM中的移位。在視頻信源200具有大時基誤差的情況中，例如在每一視頻場的開始時能夠有微秒誤差的VCR的情況中，通常是用于解調(diào)彩色信息(在解碼器的情況下)或調(diào)制彩色信息(在編碼器情況下)的具有固定頻率的一個正弦波的OUTPUT WAVEFORM的相位將是隨機化的。換句話說，隨著時基誤差的校正，將出現(xiàn)色彩移位，尤其在屏幕的頂部。如果該同步鎖定電路調(diào)制該系統(tǒng)時鐘來跟蹤VCR擺動，也將出現(xiàn)類似的色彩移位。
圖4所示環(huán)路濾波器包括兩個路徑。在包含框401、402、403、404、405和406路徑1(K2路徑)中，出自數(shù)字相位檢測器204的相位誤差通過與常數(shù)K2相乘而被定標，加到該累積相位誤差的先前值，并且被限制以防止上溢。因此，對于一個給定的視頻行來說，寄存器404的輸出包含用于直到當前行的所有的先前行的定時誤差的運行取和，并且有效地把存儲器提供到該數(shù)字環(huán)路濾波器。由于寄存器404的輸出是由在一個長時間上的相位誤差的取和確定的，并且通過環(huán)路濾波器和圖4中的相位累加器邏輯關閉該回路，所以來自該MUX 306的CLOCKOUT、視頻定時發(fā)生器208、數(shù)字相位檢測器204、寄存器404的輸出形成CLOCKOUT的平均值的一個表達式。高u比特QU直接到該加法器407并且構成整數(shù)部分。低1比特QL到包括加法器405和寄存器406的一個累加器框。加法器405的溢出比特OB到加法器407。因此，低1比特QL構成表現(xiàn)CLOCKOUT周期平均值的小數(shù)部分。用于表示數(shù)目Q的比特u+1的數(shù)目確定了使用該相位累加器308、MUX 306所能合成的CLOCKOUT以及可從該環(huán)形振蕩器得到的相位的精確程度。在本實施方案中，用20比特表示Q。整數(shù)部分QU使用u＝3比特，而小數(shù)QL使用1＝17比特。
假設可得到由如圖3所示的一個穩(wěn)定外部振蕩器302和使用16相位驅(qū)動的一個16元件的環(huán)形振蕩器，則CLOCKOUT的平均周期由下式給定TCLOCKOUT＝(32-Q/32)*TCLKIN＝(32-Q/32)*32*TAU＝(32-Q)*TAU(1)其中Q的整數(shù)部分以二進制表示為QU(u)QU(u-1)，，，QU0，而Q的分數(shù)的小數(shù)部分以二進制表示為QL(1)QL(1-1)，，，QL0。TAU對應于被認為是均勻的一個延遲元件的延遲。
使用在該環(huán)形振蕩器中的抽頭數(shù)確定產(chǎn)生的CLOCKOUT的相位間隔大小。抽頭越多則給出的CLOCKOUT具有的抖動越小。針對使用更多抽頭的環(huán)形振蕩器必須適當修改上述的公式(1)。在一個實施例中，F(xiàn)CLKIN＝50.625MHz。這將給出TCKLIN＝19.75Ns，TAU＝600Ps。針對Q＝2.00的標稱值，給出額定的FCLOCKOUT＝54MHz。
與具有存儲器和保持CLOCKOUT的平均值的一個表示的K2路徑相比，包括408、415、409、410和411的K1路徑?jīng)]有存儲器并且響應針對一個給定行的時基誤差的瞬時值。針對每一視頻行，通過與常數(shù)K1相乘，定標來自該數(shù)字相位檢測器204的時基誤差。乘法器的輸出在限幅器405限幅，使得K1路徑作用的時基誤差量被限制到能夠在一個視頻行中被校正的一個值。產(chǎn)生的數(shù)目B裝入運算寄存器409。隨后，針對每一CLOCKOUT，寄存器4 09的輸出在限幅器41 0被限制到+/-L，從該限幅的輸出減去該未限幅的輸出，并且411的輸出端的結果被重新輸入到寄存器409。繼續(xù)執(zhí)行此處理，直到409的輸出變成小于+/-L。因此，該限幅器410輸出端的數(shù)字數(shù)目的序列將包括適當數(shù)目的+/-L，以及它的絕對值小于L的一個最后的數(shù)目，使得在該順序中的全部數(shù)目的取和總計達到B(例如對于B＝11和L＝2來說，序列將被2，2，2，2，2，1，0，0，0...)。限幅器410的輸出在該加法器407被加到Q的高比特以及溢出比特OB。為了防止下溢而在該限幅器412限幅之后的相加結果被加到相位累加器，該累加器包括加法器413以及寄存器414。寄存器414的輸出轉(zhuǎn)到環(huán)形振蕩器并且選擇16個可用的相位之一。限幅L被選擇為Q的整數(shù)部分的標稱值。因此在此實施方案中的L＝2。這意味著對于L＝0來說，CLOCKOUT是在其標稱頻率。對于L＝2來說，CLOCKOUT將運行快大約6％，而對于L＝-2，CLOCKOUT將運行慢大約6％。
限幅器410輸出端的數(shù)字序列中的每一數(shù)目x將使得相位累加器選擇一個抽頭，該抽頭是在正常選擇的抽頭之前(如果x＞0)或之后(如果x＜0)x一個抽頭。由于x個抽頭的跳躍對應于x*TAU的一個時間移動，所以由K1路徑引起的總的時間移位將簡直為DELT＝B*TAU。在當前實施例中，調(diào)節(jié)該極性，如果來自視頻信源200的同步脈沖早于預期的情況，則使得B＞0，而如果來自視頻信源200的同步脈沖遲于預期的情況遲，則使得B＜0。在前一種情況下，環(huán)路濾波器將使得CLOCKOUT加速，而在后一種情況下將使得CLOCKOUT減緩。CLOCKOUT的這種加速和減緩的效果將提前或延遲由視頻定時發(fā)生器208產(chǎn)生的整個脈沖構象，具體地說是提前或延遲該同步脈沖一個量DELT，使得該視頻信源200和視頻定時發(fā)生器208能夠被校準。對于一個視頻行上的給定定時誤差來說，DELT將視K1和K2路徑上的情況而定。但是為了保持回路的穩(wěn)定性，K1/K2的比例的選擇是很大的(大于216)。即意味著K2路徑的效果能夠在很大的程度上被忽略，而由該數(shù)字環(huán)路濾波器引入的時基校正DELT將由K1路徑確定，即數(shù)學地表示為DELT＝B*TAU(2)注意，當前實施例中的限幅器410的設計使得在該加法器407的+/-L的相加將引起CLOCKOUT在標稱值的+/-6％的范圍內(nèi)變化。
只要限幅器410的輸出端的數(shù)字序列中的數(shù)目不為零，就在適當?shù)姆较蛏蠄?zhí)行時基校正。在一個視頻行中，根據(jù)視頻標準，將有CLOCKOUT脈沖的標稱數(shù)目NN。對于每一CLOCKOUT來說，由于能夠有L*TAU的一個時基校正，所以在單行中的最大時基校正值將給定為NN*L*TAU。例如，在NTSC標準和54MHz標稱的CLOCKOUT的情況下，每一行的CLOCKOUT的數(shù)將是NN＝858*4＝3432。因此，由于L＝2和TAU＝600ps，則能夠從K1路徑實現(xiàn)的最大時基校正值將是3432*2*600ps＝4.2us。此限制將沒有嚴重的結果，因為即使很嚴重的12us的頭部切換也能夠僅以三行補償。
因此，為了保證上述方程式(2)的有效性，限幅器415必須設計為使得其輸出B總是小于NN*L。
而且，圖5示出在該最佳實施例中的DDS。頻率數(shù)目F2被加到加法器501的第一輸入端。該加法器的輸出耦合到一個寄存器502。此寄存器由信號CLOCKOUT時鐘控制。寄存器該內(nèi)容耦合到該加法器501的第二輸入端。因此該信號F2的值以信號CLOCKOUT確定的速率在時間上累加在寄存器502中。這將在寄存器502中產(chǎn)生一系列的值，表示用于相對于信號CLOCKOUT的該周期信號的一個時基。注意，該加法器501允許上溢，因此存儲在寄存器502中的系列值耦合到一個查詢表(LUT)，以便將此周期的鋸齒波形變換成一個正弦波。存儲在寄存器502中的比特數(shù)m確定平均周期的精度，而LUT中的比特數(shù)k確定每一時鐘周期中的相位精度。OUTPUT WAVEFORM的平均周期(TAV)由下式給定TAV＝(2m/F2)*TCLOCKOUT (3)如能夠在公式(3)中看到的那樣，OUTPUT WAVEFORM周期和頻率是TCLOCKOUT的一個直接函數(shù)。如上面解釋的那樣，對于一個給定的視頻行，實際同步位置和預期同步位置的差值將在數(shù)字相位檢測器204的輸出產(chǎn)生一個誤差信號。此誤差信號被加到數(shù)字環(huán)路濾波器214并且使得信號CLOCKOUT加速或減緩。結果是，根據(jù)該誤差信號的極性，由該視頻定時發(fā)生器208產(chǎn)生的全部脈沖都被延遲或提前一個量DELT。由于CLOCKOUT還使用在該波形產(chǎn)生器216中，所以該OUTPUT WAVEFORM還將通過等于DELT的一個量移入時域。
同樣，OUTPUT WAVEFORM被移位的時間DELT的量由公式(2)給定。組合公式(3)和(1)將產(chǎn)生TAV＝(2m/F2)*TCLOCKOUT＝(2m/F2)*(32-Q)*TAU (4)在校正時間DELT期間的副載波周期數(shù)被給定為NOFC＝(DELT/TAV) (5)由于一個完整周期對應于360度相移，這將無從與沒有相移區(qū)別，所以循環(huán)移位的副載波的有效數(shù)目由NOFSC的小數(shù)給定。例如，對于DELT＝1.5us以及TAV＝279ns來說，DELT/TAV＝5.37并且該循環(huán)移位的有效數(shù)是0.37。
由于輸出波形該一個周期TAV對應于360度，所以一個分數(shù)循環(huán)移位將對應于一個相移DELP，給出為DELP＝Fracof(DELT/TAV)*360＝Fracof(B*TAU/((2m*(32-Q)*TAU)/F2))*360＝Fracof(B*F2/(2m*(32-Q)))*360 (6)有可能通過發(fā)送具有要求的清晰度的一個校正項PHQ來校正DELP。由于OUTPUT WAVEFORM中的固有的相位分辯力是由k(LUT中的比特數(shù))確定，所以當前實施例在校正項PHQ中使用K比特的精度。注意，理論上達到m比特的精確度是有可能。
首先，波形產(chǎn)生器216被修改如圖6表示。通過觀察該事實，即針對一個CLOCKOUT周期而通過602相加的2k的一個PHQ將把該OUTPUTWAVEFORM的相位移位360度，來計算該校正項。因此，為了消除DELP的相移，可以發(fā)送一個校正項，其將把該OUTPUT WAVEFORM移位DELP。則，PHQ＝(-DELP*2k)/360＝Fracof((-B*F2)/(2m*(32-Q)))*2k(7)校正項PHQ的一個可能的實施方案以圖7中的相位校正框?qū)崿F(xiàn)。如果705的輸出端的分割結果以二進制表示，則小數(shù)點之前的開頭的k比特將形成PHQ。由于每視頻行都將必須計算一次該PHQ項，所以圖7所示的乘法器和除法器將能夠具有一個以上的時鐘周期來結束該計算，并且能夠串行地執(zhí)行從而降低硬件復雜性。在當前實施例中，使用了串行乘法器和分頻器。針對每一行計算彩色副載波開始之前的PHQ。這將給它們從該行的開始到脈沖串的開始的大約5us完成該計算。如果波形產(chǎn)生器處于與該相位校正框相同的電路中，形成該相位校正項PHQ的該k比特能夠以并行形式遞送到波形產(chǎn)生器，如利用視頻解碼器的情況與一樣。另外，其可在該并串行轉(zhuǎn)換器219串行化并且發(fā)送到具有其自己的波形產(chǎn)生器的第二電路，如利用數(shù)字視頻編碼器的情況一樣。
對于本專業(yè)技術人員顯見的是，在不背離由所附的權利要求書定義的本發(fā)明的精神范圍的條件下可以實現(xiàn)對于本最佳實施例的各種修改。
權利要求
1.在一個視頻信號中穩(wěn)定彩色副載波產(chǎn)生的一種方法，包括步驟a.計算出現(xiàn)中一個輸出波形中的一個時間移位；b.把該時間移位轉(zhuǎn)換成一個等效相移；并且c.根據(jù)該等效相移把一個相位校正數(shù)目發(fā)送到波形發(fā)生器單元。
2.根據(jù)權利要求1的方法，其中，針對每一視頻行計算該時間移位。
3.根據(jù)權利要求1的方法，其中，計算在一個輸出波形中一個時間移位包括步驟a.計算輸出波形被移位的時間量DELT；并且b.計算該輸出波形的平均周期TAV。
4.根據(jù)權利要求3的方法，其中該輸出波形被移位的時間量DELT由下式給出DELT＝B*TAU其中B是通過一個限幅器輸出的數(shù)字數(shù)目的一個序列的取和，并且TAU是一個延遲元件的延遲。
5.根據(jù)權利要求3的方法，其中輸出波形的平均周期TAV由下式給定TAV＝(2m/F2)*((32-Q)*TAU)其中TAU是一個延遲元件的延遲，F(xiàn)2是來自副載波鎖相環(huán)的頻率控制數(shù)目，Q是時鐘輸出周期的一個平均值而m是存儲在一個寄存器中的比特數(shù)目。
6.根據(jù)權利要求1的方法，其中，把時間移位轉(zhuǎn)換為該輸出波形DELP的一個等效相移DELP由下式給出DELP＝Fracof*((B*F2)/(2m*(32-Q)))*360其中B是由限幅器輸出的數(shù)字數(shù)目的一個序列的取和，F(xiàn)2是來自一個副載波鎖相環(huán)的頻率控制數(shù)，Q是一個時鐘輸出周期的平均值，m是存儲在一個寄存器中的比特數(shù)目，F(xiàn)racof是分數(shù)循環(huán)移位。
7.根據(jù)權利要求1的方法，其中根據(jù)該等效相移把一個相位校正數(shù)目PHQ發(fā)送到波形發(fā)生器單元由下式給出PHQ＝Fracof*((-B*F2)/(2m*(32-Q)))*2k其中k是一個查詢表中的比特的數(shù)量，B是由限幅器輸出的數(shù)字數(shù)目一個序列的取和，F(xiàn)2是來自副載波鎖相環(huán)的頻率控制數(shù)目，Q是時鐘輸出周期的平均值，m是存儲在一個寄存器中的比特數(shù)目，而Fracof是該分數(shù)循環(huán)移位。
8.根據(jù)權利要求1的方法，其中該相位校正數(shù)將從每一視頻行的輸出波形中消除該相移。
9.根據(jù)權利要求1的方法，其中將根據(jù)針對每一視頻行的等效相移把相位校正數(shù)送到一個波形發(fā)生器單元。
10.一種用于穩(wěn)定在一個視頻信號中的彩色副載波產(chǎn)生的裝置，該裝置包括a.一個時鐘脈沖發(fā)生器電路；b.一個數(shù)字相位檢測器；c.一個數(shù)字環(huán)路濾波器；d.一個波形發(fā)生器；和e.一個相位校正單元。
11.權利要求10的裝置，其中該裝置可以還包括一個并串行轉(zhuǎn)換器。
12.權利要求10的裝置，其中該時鐘脈沖發(fā)生器電路包括a.一振蕩器；b.一個相位累加器邏輯單元；c.一個多路調(diào)制器；d.一個相位比較器；和e.多個延遲元件。
13.權利要求12的時鐘脈沖發(fā)生器電路，其中該多個延遲元件串行耦合成一個環(huán)狀形式，使得最后的延遲元件的一個輸出端耦合到第一延遲元件的輸入端。
14.權利要求12的時鐘脈沖發(fā)生器電路，其中該多個延遲元件的每一個具有完全相同的延遲時間。
15.權利要求12的時鐘脈沖發(fā)生器電路，其中該振蕩器產(chǎn)生一個CLOCKIN信號。
16.權利要求12的時鐘脈沖發(fā)生器電路，其中該CLOCKIN信號與該相位比較器的第一輸入端耦合。
17.權利要求12的時鐘脈沖發(fā)生器電路，其中該多個延遲元件的輸出端耦合到該相位比較器的第二輸入端。
18.權利要求12的時鐘脈沖發(fā)生器電路，其中相位比較器該的一個輸出與多個延遲元件的每一個耦合以便實現(xiàn)延遲調(diào)整。
19.權利要求12的時鐘脈沖發(fā)生器電路，其中多個延遲元件的每一個的一個輸出與該多路調(diào)制器的對應輸入耦合。
20.權利要求12的時鐘脈沖發(fā)生器電路，其中該CLOCKIN信號和該最后的延遲元件的輸出在相位比較器中相比。
21.權利要求12的時鐘脈沖發(fā)生器電路，其中該相位比較器調(diào)整多個延遲元件的每一個的延遲，使得該多個延遲元件的組合的延遲等于該CLOCKIN信號的一個周期。
22.權利要求10的裝置，其中該數(shù)字環(huán)路濾波器包括一個K1路徑和一個K2路徑。
23.權利要求22的數(shù)字環(huán)路濾波器，其中用于來自該數(shù)字相位檢測器的每一視頻行的相位誤差被輸入到該K2路徑，該K2路徑包括a.一個第一定標器；b.一個第一加法器；c.一個第一限幅器；d.一個第一寄存器；和e.一個累加器單元。
24.權利要求23的K2路徑，其中該第一定標器通過一個常數(shù)K2相乘該相位誤差。
25.權利要求23的K2路徑，其中該第一加法器把該第一定標器的一個輸出與該第一寄存器的一個輸出Q相加。
26.權利要求23的K2路徑，其中該第一加法器的一個輸出與該第一限幅器的一個輸入耦合。
27.權利要求23的K2路徑，其中該第一限幅器的一個輸出與該第一寄存器的一個輸入耦合。
28.權利要求23的K2路徑，其中該第一寄存器的輸出Q與第一加法器的一個輸入耦合。
29.權利要求23的K2路徑，其中該K2路徑被分解成一個較高的K2路徑和一個較低的K2路徑。
30.權利要求23的K2路徑，其中來自輸出Q的低比特與該較低的K2路徑的累加器單元耦合。
31.權利要求23的K2路徑，其中來自輸出Q的高比特與該較高的K2路徑耦合。
32.權利要求23的數(shù)字環(huán)路濾波器，其中來自該數(shù)字相位檢測器的針對每一視頻行的相位誤差被輸入到該K1路徑，該K1路徑包括a.一個第二定標器；b.一個第二限幅器；c.一個第二寄存器；d.一個第二加法器；和e.一個第三限幅器。
33.權利要求32的K1路徑，其中該第二定標器通過一個常數(shù)K1相乘該相位誤差。
34.權利要求32的K1路徑，其中該第二定標器的一個輸出與該第二限幅器的一個輸入耦合。
35.權利要求32的K1路徑，其中該第二限幅器的一個輸出B與該第二寄存器的第一輸入耦合。
36.權利要求32的K1路徑，其中該第二寄存器的一個輸出與一個第三限幅器的一個輸入耦合。
37.權利要求32的K1路徑，其中該第二寄存器的輸出與一個第二加法器的一個輸入耦合。
38.權利要求32的K1路徑，其中該第三限幅器的一個輸出+/-L與該第二加法器的輸入耦合。
39.權利要求32的K1路徑，其中該第二加法器的一個取和與該第二寄存器的一個第二輸入耦合。
40.權利要求22的數(shù)字環(huán)路濾波器，其中該第三限幅器的輸出+/-L、K2路徑中的較高比特和較低的K2路徑的累加器單元的一個輸出OB與一個第三加法器的一個輸入耦合。
41.權利要求22的數(shù)字環(huán)路濾波器，其中一個第三加法器的一個輸出與一個第四限幅器的一個輸入耦合。
42.權利要求22的數(shù)字環(huán)路濾波器，其中該第四限制的一個輸出與該時鐘脈沖發(fā)生器電路中的該相位累加器邏輯單元的一個輸入耦合。
43.權利要求12的時鐘脈沖發(fā)生器電路，其中該相位累加器邏輯單元的至少一個輸出與該多路調(diào)制器的一個對應輸入耦合。
44.權利要求22的數(shù)字環(huán)路濾波器，其中該第二限幅器的輸出B和第一寄存器的輸出Q與該相位校正單元的一個輸入耦合。
45.權利要求10的裝置，其中該相位校正單元的一個輸出PHQ耦合到并串行轉(zhuǎn)換器或波形產(chǎn)生器。
46.權利要求10的裝置，其中并串行轉(zhuǎn)換器的一個輸出與該波形發(fā)生器耦合。
全文摘要
用于在行鎖定數(shù)字視頻系統(tǒng)中穩(wěn)定副載波產(chǎn)生的一種技術，通過計算輸出波形中出現(xiàn)的一個時間移位、把該時間位移轉(zhuǎn)換成等效的相移、并且把對應的相位校正數(shù)目發(fā)送到一個波形產(chǎn)生器單元以便校正該時間位移，同時地鎖定該同步鎖定裝置，使得一個共享時鐘信號的連續(xù)變化，并且因此穩(wěn)定副載波的產(chǎn)生。
文檔編號H04N9/45GK1473440SQ01818378
公開日2004年2月4日 申請日期2001年10月23日 優(yōu)先權日2000年10月31日
發(fā)明者A·比卡基, A 比卡基 申請人:美國快捷半導體有限公司