專利名稱：以頻率調變方式為基礎的數字定幅調變器的制作方法
技術領域：
本發(fā)明涉及一種調變器，具體說，涉及一種利用一內存縮減回路的調變器。
無線電話(wireless telephone，一般也稱為cordless telephone)日漸普及于家庭及辦公室中。由于無線電話提供讓使用者不受限于電話線且許可使用者四處移動而不必顧慮電話線的長度及其它限制，這樣，無線電話提供超過有線電話許多的便利性及彈性。一典型無線電話的基本組件有(1)一底座，連接至一電話插孔，它提供與一中央辦公室的連接；及(2)一電話聽筒，它為可攜式且可與該底座相隔遙遠。聲音數據在該底座與該聽筒間通訊。
在無線電話的設計及執(zhí)行上有兩項重要考慮點。第一，底座與聽筒兩者所利用的組件要能使所成系統(tǒng)提供該底座與聽筒間通訊的一品質良好且精確的聲音數據。第二，在滿足第一項要求的同時要盡可能降低該組件的成本。
一發(fā)射器為該底座與聽筒增進兩者間傳輸聲音數據所必需的重要組件。該發(fā)射器中有一重要組件即是一調變器，它將聲音數據調變?yōu)橐贿m合傳輸的調變信號。現有的調變器復雜，難以制造，且相當昂貴。由于調變器在每一無線電話系統(tǒng)中使用兩次(也即供應于底座處及聽筒內)，調變器回路設計中的任何節(jié)約成本及簡化均乘上兩倍。
現有無線電話利用的發(fā)射器使用一相位正交調變器，這已為本技術領域的人員所熟知。例如美國專利第5022054號(Wang)，標題為″具有非整型數位區(qū)間處理的數字式GMSK調制器(Digital GMSK Modulator with Non-integer BitInterval Handling)″；及第5121412號(Borth)，標題為″全數字式正交調制器(All-Digital Quadrature Modulator)″中所揭示的。


圖1繪出一現有的調變器的一般機能性方塊圖。更明確地說，圖1為一描繪一現有的相位正交調變器2的方塊圖。相位正交調變器2包括邏輯回路6，它接收一時鐘信號8及將傳輸的數據7。邏輯回路6對一第一信道及一第二信道提供地址信號。第一信道包括一第一只讀存儲器(ROM)3A，一第一數字模擬變換器(DAC)4A，一第一低通濾波器(LPF)5A，及一以串聯(lián)耦合的第一混頻器9A。該第二信道與該第一信道平行，其包括一第二只讀存儲器3B，一第二數字模擬變換器4B，一第二低通濾波器5B，及一以串聯(lián)耦合的第二混頻器9B。該第一信道標示為I信道，該第二信道標示為Q信道?；祛l器9A和9B的輸出加在一起產生一調變信號s(t)。該兩信道是用以增加將傳輸聲音信號的正確度及品質。
然而此一現有的調變器具有以下缺點。首先，使用兩個信道會重復數個回路組件(例如兩個只讀存儲器3A和3B，兩個數字模擬變換器4A和4B，兩個低通濾波器5A和5B，兩個混頻器9A和9B)，從而增加調變器的成本及生產該發(fā)射器的整體成本。另外，由于利用只讀存儲器3A和3B生成數字波形s(t)，只讀存儲器3A和3B包括供正弦及余弦載波信號、正弦及余弦相位數據信號、乘法器及加法器使用的對照表，因而使只讀存儲器3A和3B的大小變得過大。由于只讀存儲器3A和3B典型為埋入式只讀存儲器，空間上的考慮更顯得重要。而且，此一現有的調變器所利用的復雜數字模擬變換器的生產及套用也相當昂貴。
本發(fā)明的一目的是提供一種利用單一信道的數字調變器。
本發(fā)明的另一目的是提供一種可利用對應于傳輸方式的頻率變化軌跡的對稱性縮減所用內存的大小的調變器。
本發(fā)明的又一目的是提供一種數字調變器，它可利用一內存縮減回路縮減完成該調變器所用的組件大小。
本發(fā)明的再一目的是提供一種具有縮減大小內存的調變器，使內存的大小及寬度均有縮減從而使成本及空間節(jié)省。
本發(fā)明的又一目的是提供一種調變器，其具有較少整形濾波器輸出電平(level)，使一數字模擬變換器可較現有的調變器中所用數字模擬變換器具有較少位及對應的較少電平，從而更有經濟效益且較易于執(zhí)行。
為實現上述目的，本發(fā)明的調變器，其特點是，它包括一內存，用以儲存信息，所述內存有一輸入用以接收數個地址信號，及一輸出以所接收地址信號為基礎提供一數字輸出信號；一存取回路，與所述內存耦合，用以對所述內存及輸出信號提供一組地址信號；一內存縮減回路，與所述存取回路耦合，用以接收所述存取回路的輸出信號，所述輸出信號響應以對所述內存提供地址信號，且與所述內存耦合接收所述數字輸出信號，并以所述數字輸出信號為基礎提供一輸出信號；及一數字模擬變換器，與所述內存縮減回路耦合，用以將所述內存縮減回路的輸出轉換為一模擬值。
本發(fā)明的調變器具有一數字脈沖整形濾波器，它在輸入數據信號與一脈沖整形方程式g(t)間執(zhí)行一卷積作業(yè)。該脈沖整形濾波器包括一計數器，一移位緩存器，一內存儲存一脈沖整形反應的編碼非重復值。該內存有一接收地址信號的輸入。該計數器提供一送至該內存的第一組地址信號，而該移位緩存器提供一輸出。一內存縮減回路與該移位緩存器耦合以接收一輸入數據信號，且以該輸入數據信號為基礎對該內存提供一第二組地址信號。該內存縮減回路也選擇性提供該內存的輸出或一該內存的修改后輸出。一數字模擬變換器與該內存縮減回路耦合以將該內存縮減回路的輸出變換為一對應數字值。一濾波器與該數字模擬變換器耦合以過濾該數字模擬變換器的輸出并提供頻率變化軌跡b(t)。所得信號b(t)由一壓控振蕩器(VCO)利用產生一適于傳輸的調變信號。
為更清楚理解本發(fā)明的目的、特點和優(yōu)點，下面將結合附圖對本發(fā)明的較佳實施例進行詳細說明。
圖1為一繪出現有的相位正交調變器的方塊圖；圖2為一依據本發(fā)明一較佳實施例配置的單信道調變器的方塊圖；圖3A和圖3B分別繪出具有68個輸出電平及30個輸出電平的高斯低通濾波器(GLPF)的頻率變化軌跡圖形；圖3C和圖3D分別繪出圖3A和圖3B的高斯低通濾波器輸出電平的圖形；圖4為根據本發(fā)明一較佳實施例配置的圖2單信道調變器的方塊圖；圖5是根據本發(fā)明一較佳實施例配置的圖4所示的單信道調變器；圖6是圖5所示的單信道調變器的內存縮減回路圖；圖7是圖6的內存速減回路中的非線性數字模擬變換器的電路圖；圖8A是根據本發(fā)明一第二較佳實施例配置的單信道調變器；圖8B是圖8A所示的單信道調變器的內存縮減回路；圖9是繪出本發(fā)明一較佳實施例中所采用的一高斯低通濾波器的單位脈沖響應曲線圖；圖10是繪出本發(fā)明一較佳實施例中所采用的八種可能頻率變化軌跡及對應傳輸數據模式的示意圖；圖11是圖10所有頻率軌跡套迭在一單一圖上的曲線圖；圖12是能儲存于圖8A內存內的編碼頻率軌跡的數據表。
在此揭示一種單信道調變器。在通過對以下較佳實施例的說明可進一步了解本發(fā)明。然而這些較佳實施例并非用于限制本發(fā)明。
調變計劃一定幅調變計劃的大綱由下式定義s(t)=2ETcos[2πf0t+θ(t,a)]]]>其中s(t)代表調變信號，且傳輸信息為同相，θ(t,a)=2πfdΣi=-∞∞aiq(t-iT),]]>其中q(t)=∫-∞tg(τ)dτ]]>在上述關系中，fd為一相位偏差常數，且ai為不歸零(NRZ)與M有關(M-ary)輸入數據信號。g(t)代表高斯低通濾波器脈沖整形信號。舉例來說，g(t)得為一平滑脈沖整形信號除以一有限間隔(0≤t≤LT)，其中L為脈沖長度，E為信號s(t)的能量，T為一信號周期。本發(fā)明利用以上基本關系。
本發(fā)明的調變器提供以下特征(1)一單信道實施，省去重復回路組件；(2)一個三位傳輸模式；(3)一個對應于該傳輸模式的頻率軌跡的對稱性辨識，它許可用于一種較現有的調變器所用內存大小具有縮減大小的內存；(4)一種內存縮減回路，它利用前述對稱性并提供對該縮減內存的存?。患?5)一在整形濾波器輸出電平數量的縮減，它許可用于一種較現有的調變器所用數字模擬變換器具有較少位的非線性數字模擬變換器。
單信道實施首先，本發(fā)明的調變器設計為在一單信道內運作。通過使用單一信道使回路組件不致重復，借以提供對電力，空間及成本的節(jié)約。
圖2為一依據本發(fā)明一實施例配置的單信道調變器20的方塊圖。整體的目標首先為自傳輸數據推得一頻率變化軌跡b(t)，其在下文中詳述，然后以b(t)為基礎產生調變信號s(t)。頻率變化軌跡b(t)在本文中也稱為脈沖整形濾波器輸出。單信道調變器20包括一脈沖整形濾波器(PSF)24，它可為一高斯低通濾波器(GLPF)。脈沖整形濾波器24接收一時鐘信號及傳輸數據(ai)。脈沖整形濾波器24以該輸入為基礎產生一數字版本脈沖整形濾波器輸出b(t)。傳輸數據(ai)視其用途可為由一個人計算機(PC)提供的數據或由一揚聲器提供的取樣聲音數據。脈沖整形濾波器24得與模擬組件或數字組件實施。在較佳實施例中使用一數字實施，其在下文中詳述。
單信道調變器20進一步包括一數字模擬變換器28與脈沖整形濾波器24耦合、一模擬后置濾波器60與數字模擬變換器28耦合及一壓控振蕩器(VCO)32與模擬后置濾波器60耦合。數字模擬變換器28接收脈沖整形濾波器24的數字輸出將該輸出變換為一對應模擬信號，它一般稱為脈沖整形濾波器輸出b(t)。濾波器60過濾該模擬信號并對壓控振蕩器32提供b(t)。然后壓控振蕩器32產生一以該脈沖整形濾波器輸出b(t)為基礎的調變信號s(t)。由于壓控振蕩器及其實施為現有技術，本文中對壓控振蕩器不多做說明。調變信號s(t)為一適于傳輸的高頻信號。
壓控振蕩器32的輸出，調變信號s(t)；及輸入壓控振蕩器32的信號，頻率變化軌跡信號b(t)；兩者得以下式表示s(t)=2ETcos[2πf0t+2πfd∫-∞tb(τ)dτ]]]>b(t)=Σ-∞∞aig(t-iT)]]>如先前所述，本發(fā)明首先自傳輸數據推得頻率變化軌跡b(t)，然后以頻率變化軌跡b(t)為基礎產生調變信號s(t)。壓控振蕩器32產生一以該頻率變化軌跡信號b(t)為基礎的連續(xù)相位調變(CPM)信號s(t)。頻率變化軌跡b(t)系由該輸入數據信號(ai)以一脈沖整形過濾器信號g(t)卷積產生。
本發(fā)明能通過計算在一信號間隔期間對應于連貫輸入數據信號的脈沖整形濾波器響應的積累波形而產生b(t)。對連貫輸入數據信號的不同組合而言，會得到不同脈沖整形濾波器響應的總和的不同積累波形。在一信號間隔期間產生的積累波形稱為″頻率變化軌跡(frequency variation trajectories)″，因為該軌跡改變壓控振蕩器32的頻率。
頻率軌跡的對稱性圖9一單位脈沖響應g(t)對t/T的圖形，圖中繪出一高斯低通濾波器的單位脈沖響應。應用于一高斯最小移位鍵控(GMSK)系統(tǒng)的平滑整形濾波器稱為一高斯低通濾波器(GLPF)。濾波器對一單位矩形脈沖的響應g(t)由下式定義g(t)=12{erf[2ln2πBbT(12-tT)]-erf[2ln2πBbT(-12-tT)]}]]>及erf(t)=∫t01πe-y2dy]]>參數BbT系用以定義一特定類型的高斯低通濾波器。舉例來說，圖9繪出當BbT等于0.5時一單位脈沖響應g(t)對t/T的圖形。此系統(tǒng)利用一選擇為0.25fb的頻率偏差值(fd)，其中fb為位傳輸速率。由于該單元脈沖響應延長至約三個位周期，此三個位周期必然對該單位脈沖響應產生效應。換言之，在某些位周期期間觀察到的b(t)信號肇因于三個輸入數據信號(一現行傳輸位(an)，一前一傳輸位(an-1)，一后一傳輸位(an+1))。
該現行、前一及后一傳輸數據信號或位能聚集在一起構成一二進制代碼(an-1，an，an+1)，其中該前一傳輸位為最重要位，而該后一傳輸位為最不重要位。借助此方式聚集該傳輸位，能夠清楚看見在任一位上的真實效應(也即前一及后一位對現行位產生效應)。此二進制代碼在本文中稱為一″傳輸模式數字(transmitting pattern number)″。該傳輸模式數字自0到7。換言之，會有八個(0-7)不同二進制代碼，該二進制代碼均有三個位。該數據信號會是一個一或一個零(也即ai＝1或0)。每一傳輸模式數字有一對應頻率變化軌跡或脈沖響應(也即一對應b(t)信號)。
此外，圖10繪出八個可能頻率變化軌跡(也即在時域內的波形)，且在圖形中該對應傳輸數據數字以″Tx Pattern No.″代表。用于X軸的單位為在一位周期期間的樣本數字。如圖11所示，某些軌跡對X軸對稱。舉例來說，模式數字為0，1，2和3的軌跡分別與模式數字為7，6，5和4的軌跡對稱。此對稱性的辨識導致更進一步的回路縮減，如下文中參照圖6和8B所詳細說明。
參照圖3A，當八個可能頻率變化軌跡套迭在一起時，會發(fā)現該軌跡對X軸對稱。以一記號″o″表示的點為高斯低通濾波器在12/T頻率運作的輸出值。在以上可能高斯低通濾波器輸出值中，有68個明確數值繪于圖3C中并以一記號″o″表示。參照圖3C，很明顯高斯低通濾波器的輸出值分布并不均勻(也即為非線性)。因此如下文中所詳述，本發(fā)明利用一備有有限電平的非線性數字模擬變換器以簡化調變器的實施。對68個不同電平而言，需要一種備有一最小輸入寬度為7的數字模擬變換器，因為備有7個位能呈現128個電平。
備有一內存縮減回路的調變器圖4為一較詳細繪出依據本發(fā)明一實施例配置的圖2單信道調變器的方塊圖。脈沖整形濾波器24能由一計數器54，一移位緩存器58和一后文中詳述的內存80實施。計數器54系用以提供一高解析數字形式的g(t)。計數器54包括一接收一時鐘信號(CLK)的輸入，并對其響應以對內存80提供至少一地址位。移位緩存器58包括一接收輸入數據信號(ai)的輸入，及一以該輸入數據信號為基礎對一內存縮減回路74提供輸出信號的平行輸出。該輸入數據信號以一與該時鐘信號同步的速率(已知為輸入數據信號速率)移位至移位緩存器58。該時鐘信號的速率等于區(qū)段(J)除以時間周期(T)的數字，且該時鐘信號有一為該輸入數據信號速率倍數的頻率(fs)。
在此注明計數器54與移位緩存器58共同構成一內存存取回路，對內存80提供地址信號并對內存縮減回路74提供輸出信號。作業(yè)上每一數據信號依據一同步信號速率時鐘加載移位緩存器58。然后移位緩存器58的輸出信號作為上地址位以尋址一具有一對應頻率變化軌跡(也即圖10中所繪軌跡其中的一)或脈沖響應的區(qū)域。計數器54提供作為下地址位的信號以尋址具有該選定脈沖整形響應次樣本的區(qū)域的一部份。
內存80包括數個接收地址信號的輸入，及數個提供儲存于由該地址信號指定的地址的信息的輸出。內存80內的信息通過提供一地址而存取。在一較佳實施例中，內存80為一只讀存儲器(ROM)。內存80儲存有利于建構一頻率變化軌跡b(t)的信息。此信息包括脈沖整形濾波器24在一有限信號間隔如3T期間對不同輸入數據信號的不同響應。舉例來說，該信息得為圖10所繪八個可能頻率變化軌跡的數字表現。如下文中參照圖6和8B所詳述，內存80較佳僅儲存b(t)的非重復值。只讀存儲器80的輸出供與數字模擬變換器44，將只讀存儲器80的數字輸出轉換為一對應模擬值b(t)。在較佳實施例中，數字模擬變換器44包括7位及68電平或5位及30電平。該模擬值供與一后置濾波器60以過濾圖2的b(t)信號。一內存縮減回路74置于內存80和數字模擬變換器44間，且在下文中參照圖6詳細說明。
內存80的大小內存80得以一96乘7位只讀存儲器實施。在此實例中，取樣速率為12/T。頻率變化軌跡的樣本儲存于一內存80內。舉例來說，在此實施例中有8個軌跡，對每個軌跡取12個樣本，每個樣本以7個位表現(也即需要7個位以在68高斯低通濾波器輸出電平間辨識)。因此，該內存的大小得為12(樣本/軌跡)*8(軌跡)*7(位/樣本)，其等于96*7位。
縮減內存80的輸出寬度在一另一種實施例中，內存80的輸出寬度自7位縮減至5位。參照圖3C，發(fā)明人發(fā)現當該高斯低通濾波器的輸出值受檢時，有些鄰近數值非常接近。舉例來說，在0＜x＜10及x＞55時，y值為相同或非常接近。因此，有可能將一些鄰近數值合并為一能由非線性數字模擬變換器44支持的特定數值。在此實施例中，電平數量自68降至30。因此，僅需要5位表現該30電平。圖3D繪出該30個修改后高斯低通濾波器輸出值，且圖3B繪出對應于縮減數量高斯低通濾波器輸出值的套迭頻率變化軌跡。由于高斯低通濾波器輸出電平數自68縮減為30，內存80的寬度得自7位縮減至5位。比較圖3A和圖3B，發(fā)現到輸出電平數的縮減并不明顯影響頻率變化軌跡的波形。
縮減內存80的大小參照圖3B，如前文所述，某些頻率變化軌跡對X軸對稱。舉例來說，群組1(模式數字0，1，2，3)與群組2(模式數字7，6，5，4)為反轉信號對稱(也即b＝-a)。因此，內存80內僅需儲存4個軌跡(對應于模式數字0，1，2，3)，且樣本值可由2的補碼表示。在2的補碼格式中，最明顯的位為正負號位。在此實施例中，輸入數據信號an-1決定哪一軌跡群組應加載數字模擬變換器44內。當an-1等于0時，軌跡群組1進行存取。當an-1等于1時，軌跡群組2藉由獲得對應于群組1的內存內容并轉化該內容(也即改變該內容的信號)而存取。
因此，在應用高斯低通濾波器輸出電平的縮減及頻率變化軌跡的對稱性特征后，內存80得有以下大小12(樣本/軌跡)*4(軌跡)*5(位/樣本)＝48*5位。
該時鐘信號的頻率為13.824百外赫茲。因此的故，計數器54得為一備有模數12(N＝12)的四位內插計數器(也即該計數器周期性自狀態(tài)0(LLLL)計數至狀態(tài)11(HLHH))，對內存80提供下地址位(b3，b2，b1，b0)。移位緩存器58得為一具有三階段的三位移位緩存器，對內存80提供上地址位(b6，b5，b4)。因此在此實施例中所有可能頻率變化軌跡均能儲存于內存80內。
如前文所述，g(t)波形經常對X軸對稱。因此，本發(fā)明通過僅儲存頻率變化軌跡或脈沖響應的非重復絕對值以縮減內存80的大小并提供一內存縮減計劃，該計劃在下文中參照圖6和8B加以詳述。
圖4單信道調變器的第一架構。圖5為一繪出依據本發(fā)明一實施例的圖4單信道調變器的第一架構的方塊圖。為能以b(t)的非重復值適當將一響應的數字值重現于一脈沖整形濾波器，在此提出一種內存大小縮減回路74。內存大小縮減回路74與移位緩存器58耦合以接收輸入數據信號，且以該輸入數據信號為基礎產生供與內存80的地址信號的一部份。在此實施例中，內存大小縮減回路74產生上地址位并對內存80提供該上地址位。下地址位仍由計數器54提供。在圖5中以一相同標記及數字代表的組件與圖4中所述組件相似，在此不重復說明。
在此第一架構中，非線性數字模擬變換器44包括一譯碼器104與內存縮減回路74耦合。譯碼器104自內存縮減回路74接收輸入信號(K位)，對該輸入信號譯碼，并以該輸入信號為基礎產生控制信號(L位)。數字模擬變換器44一包括一有限電平供應器120與該譯碼器104耦合。有限電平供應器120以譯碼器104提供的控制信號為基礎產生非線性數字模擬變換器的電平。
內存縮減回路74的實施圖6較詳細繪出依據本發(fā)明一實施例配置的圖5內存縮減回路。如前文參照圖11所述，當八個可能頻率變化模式套迭在一起時，該模式對X軸對稱。因此，八個頻率變化軌跡中僅有四個有需要儲存在內存80內。更明確地說，四十八個樣本(也即4(軌跡)*12(樣本/軌跡))儲存于內存80內。因此，內存80得以一48乘5位只讀存儲器實施。就此點而言，內存80有一輸出提供輸出信號K[4..0]。
內存縮減回路74包括一第一互斥或(XOR)門170，一第二互斥或門180，一多任務器(MUX)184，及一信號反轉回路188。第一互斥或門170具有一第一輸入與移位緩存器58的后一位(an+1)耦合，一第二輸入與移位緩存器58的現行位(an)耦合，及一輸出對內存80提供一地址信號(b4)。第二互斥或門180具有一第一輸入與移位緩存器58的現行位(an)耦合，一第二輸入與移位緩存器58的前一位(an-1)耦合，及一輸出對內存80提供一地址(b5)。
信號反轉回路188與內存80耦合以接收輸出K[4..0]，且以其為基礎產生一輸出，該輸出與輸入具有相同絕對值但信號相反(也即回路188對其輸入乘上負一)。多任務器184包括一第一輸入接收內存80的輸出K[4..0]，及一第二輸入接收信號反轉回路188的輸出，及一第三輸入自移位緩存器58的前一位(an-1)接收一選擇信號(SEL)。以該輸入為基礎，多任務器184選擇內存80的輸出或內存80以該選擇信號為基礎的修改后輸出(也即內存80的輸出乘上負一)。多任務器184的輸出信號Q[4..0]供與非線性數字模擬變換器44。多任務器184及信號反轉回路188得由習于此技藝者所熟知的集成電路(IC)設計工具合成。
因此，內存縮減回路74選擇性地對數字模擬變換器44提供(1)內存80的輸出或(2)內存80以移位緩存器58的前一傳輸位(an-1)為基礎乘上(-1)的輸出。由于圖6中其它組件大致與先前圖4和5中所述相同，相同數字用以代表以上組件，且該組件在此不多做說明。
圖7較詳細繪出圖6的非線性數字模擬變換器44。非線性數字模擬變換器44包括一譯碼器104與多任務器184耦合以接收信號Q[4..0]，及一有限電平供應器120與譯碼器104耦合。譯碼器104對所接收信號譯碼并提供控制信號B[(L-1)..0]。
有限電平供應器120包括數個電壓或電流供應器284以供應一電壓或電流，數個開關288，及一總和回路290。每一開關288與一個別電壓供應器284耦合并產生一輸出。每一開關288也接收一由譯碼器104提供的特別控制信號并受其控制?？偤突芈?90與電壓供應器284耦合以總和電壓供應器284的輸出。本發(fā)明能利用L供應器產生數字模擬變換器輸出所需Q電平。舉例來說，10供應器(也即L＝10)能用以產生30輸出電平。該輸出電平得為不均質(也及非線性)。
圖4單信道調變器的第二架構。圖8A為一較詳細繪出依據本發(fā)明一另一種實施例配置的圖4調變器第二架構。此第二架構包括一計數器54，一移位緩存器58，一內存100與圖5內存80有所不同，一內存縮減回路200，一有限電平供應器120，及一后置濾波器160。在此注明圖5的譯碼器104在此實施例中去除。因此，一內存100用以執(zhí)行一譯碼功能。內存100包括頻率變化軌跡的非重復值，且也設計為在內存內容執(zhí)行一譯碼作業(yè)。內存100執(zhí)行一譯碼功能的設計在下文中參照圖12詳述。內存100對內存縮減回路200提供L位，其中L大于或等于K，參見圖5。內存縮減回路200對其響應產生一具有L位的輸出供與有限電平供應器120。內存縮減回路200得利用圖8B所示回路實施。
內存縮減回路200的實施圖8B較詳細繪出依據本發(fā)明一實施例配置的圖8A內存縮減回路200。內存縮減回路200的運作與內存縮減回路74相似，其不同處在于數字模擬變換器44以一有限電平供應器120取代，內存80以一具有L位而非K位的輸出的譯碼內存100取代。
譯碼內存100儲存控制在頻率變化軌跡b(t)結構中有限電平供應器120的信息。該儲存信息為對應于圖3D中所示頻率變化軌跡縮減后30電平的數字再現。頻率變化軌跡的每一電平得由一先前譯碼的索引值再現以控制有限電平供應器120的運作。就此點而言，圖3D的波形得以一表再現。圖12為一繪出對應于得儲存于內存100傳輸數據位的頻率軌跡的表。更明確地說，圖12的表繪出每一取樣時間傳輸數據位與對應于一索引值的頻率變化軌跡間的關系。如圖12所示，當索引值考慮為波形范圍，該索引值顯現出對稱性。因此，得應用此對稱性使僅有一半索引值必需儲存于內存100內。在此實施例中，每一索引值以L位再現。
內存縮減回路200包括一第一互斥或門270，一第二互斥或門280，一多任務器284，及一信號反轉回路288。第一互斥或門270具有一第一輸入與移位緩存器58的后一位(an+1)耦合，一第二輸入與移位緩存器的現行位(an)耦合，及一輸出對內存100提供一地址信號(b4)。第二互斥或門280具有一第一輸入與移位緩存器58的現行位(an)耦合，一第二輸入與移位緩存器58的前一位(an-1)耦合，及一輸出對內存100提供一地址(b5)。
信號反轉回路288與內存100耦合以接收輸出K[(L-1)..0]，且以其為基礎產生一輸出，該輸出與輸入具有相同絕對值但信號相反(也即回路288對其輸入乘上負一)。多任務器284包括一第一輸入接收內存100的輸出K[(L-1)..0]，及一第二輸入接收信號反轉回路288的輸出，及一第三輸入自移位緩存器58的前一傳輸位(an-1)接收一選擇信號。以該輸入為基礎，多任務器284選擇內存100的輸出或信號反轉回路288以該選擇信號為基礎的輸出(也即內存100的輸出乘上負一)。多任務器284的輸出信號Q[(L-1)..0]供與有限電平供應器120。多任務器284及信號反轉回路288是由現有技術的集成電路設計工具合成。有限電平供應器120得如圖7所示實施。由于圖8B中其它組件大致與先前圖4和5中所述相同，相同數字用以代表該組件，而該組件在此不多做說明。
如以上附圖所示及說明，本發(fā)明所提供的調變器具有下列優(yōu)點(1)內存大小縮減一半，由96筆登錄縮減為48筆；(2)內存寬度自8位縮減為6位或5位；及(3)數字模擬變換器自8位簡化為6位或5位。在此注明一數字模擬變換器可能備有更少位，且視其應用而定，數字模擬變換器的最小位數僅受限于所要求性能參數，例如外譜帶或調變信號及波形中可接收失真量。所有前述優(yōu)點提供一更有經濟效益的調變器。能考慮將本發(fā)明實施于軟件，硬件，韌體或其組合。
在以上說明書中，已然參照特定實施例對本發(fā)明加以說明。然而很明顯還可在不脫離本發(fā)明較廣義精神及范圍下作出許多不同修改或改變。因此本說明書及附圖僅作說明用途，不具由限制本發(fā)明的。意義。
權利要求
1.一種調變器，其特征在于，它包括一內存，用以儲存信息，所述內存有一輸入用以接收數個地址信號，及一輸出以所接收地址信號為基礎提供一數字輸出信號；一存取回路，與所述內存耦合，用以對所述內存及輸出信號提供一組地址信號；一內存縮減回路，與所述存取回路耦合，用以接收所述存取回路的輸出信號，所述輸出信號響應以對所述內存提供地址信號，且與所述內存耦合接收所述數字輸出信號，并以所述數字輸出信號為基礎提供一輸出信號；及一數字模擬變換器，與所述內存縮減回路耦合，用以將所述內存縮減回路的輸出轉換為一模擬值。
2.如權利要求1所述的調變器，其特征在于，所述數字模擬變換器包括一非線性數字模擬變換器。
3.如權利要求2所述的調變器，其特征在于，所述非線性數字模擬變換器包括一譯碼器，與所述內存縮減回路耦合以接收輸入信號，對所述輸入信號譯碼，并以所述輸入信號為基礎產生控制信號；及一有限值供應器，與所述譯碼器耦合以所述控制信號為基礎對所述非線性數字模擬變換器產生值。
4.如權利要求3所述的調變器，其特征在于，所述有限值供應器包括數個電壓供應器；數個開關，每一開關分別與一電壓供應器耦合以產生一輸出；及一總和回路，它與所述電壓供應器耦合以總和所述電壓供應器的輸出。
5.如權利要求3所述的調變器，其特征在于，所述有限值供應器包括數個電流供應器；數個開關，每一開關分別與一電流供應器耦合以產生一輸出；及一總和回路，它與所述電流供應器耦合以總和所述電流供應器的輸出。
6.如權利要求1所述的調變器，其特征在于，所述內存包括非重復性頻率變化軌跡。
7.如權利要求1所述的調變器，其特征在于，所述數字模擬變換器包括一有限值供應器，它與所述內存縮減回路耦合，其中，所述內存包括譯碼非重復性頻率變化軌跡，所述內存執(zhí)行一譯碼機能。
8.如權利要求7所述的調變器，其特征在于，所述有限值供應器包括數個電壓供應器；數個開關，每一開關分別與一電壓供應器耦合以產生一輸出；及一總和回路，它與所述電壓供應器耦合以總和所述電壓供應器的輸出。
9.如權利要求7所述的調變器，其特征在于，所述有限值供應器包括數個電流供應器；數個開關，每一開關分別與一電流供應器耦合以產生一輸出；及一總和回路，它與所述電流供應器耦合以總和所述電流供應器的輸出。
10.如權利要求1所述的調變器，其特征在于，所述內存存取回路進一步包括一計數器，與所述內存耦合，用以對所述內存提供一第一組地址信號；及一移位緩存器，與所述內存縮減回路耦合，用以提供所述輸出信號。
11.如權利要求10所述的調變器，其特征在于，所述內存縮減回路進一步包括一信號反轉回路，具有一輸入與所述內存耦合，用以將所述輸入乘上負一；一多任務器，具有一第一輸入與所述內存耦合，一第二輸入與所述信號反轉回路耦合，一第三輸入與所述移位緩存器耦合，及一輸出與所述數字模擬變換器耦合；一第一互斥或門，與所述移位緩存器及內存耦合，用以對所述內存提供一第一地址信號；及一第二互斥或門，與所述移位緩存器及內存耦合，用以對所述內存提供一第二地址信號。
12.如權利要求7所述的調變器，其特征在于，所述內存縮減回路進一步包括一信號反轉回路，具有一輸入與所述內存耦合，用以將所述輸入乘上負一；一多任務器，具有一第一輸入與所述內存耦合，一第二輸入與所述信號反轉回路耦合，一第三輸入與所述移位緩存器耦合，及一輸出與所述數字模擬變換器耦合；一第一互斥或門，與所述移位緩存器及內存耦合，用以對所述內存提供一第一地址信號；及一第二互斥或門，與所述移位緩存器及內存耦合，用以對所述內存提供一第二地址信號。
13.如權利要求1所述的調變器，其特征在于，進一步包括一模擬后置濾波器與所述數字模擬變換器耦合。
14.如權利要求13所述的調變器，其特征在于，進一步包括一壓控振蕩器與所述后置濾波器耦合。
15.如權利要求1所述的調變器，其特征在于，所述數字模擬變換器包括7位及68值。
16.如權利要求1所述的調變器，其特征在于，所述數字模擬變換器包括5位及30值。
17.如權利要求10所述的調變器，其特征在于，所述計數器為一N＝12內插計數器。
18.如權利要求10所述的調變器，其特征在于，所述移位緩存器為一3階段，3位移位緩存器。
19.如權利要求1所述的調變器，其特征在于，所述內存為一96乘7位只讀存儲器。
20.如權利要求1所述的調變器，其特征在于，所述內存為一48乘5位只讀存儲器。
21.一種用以簡化一調變器的方法，所述調變器具有一儲存頻率變化軌跡的內存，所述內存具有一大小及寬度，且一數字模擬變換器具有數個值，與所述內存耦合，所述方法包括以下步驟通過縮減所述數字模擬變換器的輸出值數縮減所述內存的寬度；及通過利用所述頻率變化軌跡對一第一軸的對稱性縮減所述內存的大小。
全文摘要
一種單信道調變器,它包括:一具有一接收數個地址信號的輸入及一提供數字輸出信號的輸出的內存;一與內存耦合以提供一組地址信號的存取回路;一與存取回路耦合的內存縮減回路,用以接收存取回路的輸出信號,以響應并對內存提供地址信號,且與內存耦合,接收數字輸出信號,并以數字輸出信號為基礎提供一輸出信號;及一數字模擬變換器,與內存縮減回路耦合以將內存縮減回路的輸出轉換為模擬值。它可接收輸入數據而產調變信號s(t)。
文檔編號H04L27/32GK1383305SQ0111714
公開日2002年12月4日 申請日期2001年4月23日 優(yōu)先權日2001年4月23日
發(fā)明者薛勝文 申請人:華邦電子股份有限公司