一種封裝及pcb上降低阻抗失配的方法
【專利說明】
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及電路板制造技術(shù)領(lǐng)域，具體是指一種封裝及PCB上降低阻抗失配的方法。
【【背景技術(shù)】】
[0002]隨著數(shù)據(jù)傳輸速率的提高，信號(hào)完整性對(duì)于數(shù)據(jù)傳輸?shù)捻樌M(jìn)行至關(guān)重要。高速信號(hào)路徑上的每一個(gè)阻抗失配都有可能會(huì)產(chǎn)生信號(hào)抖動(dòng)從而影響信號(hào)質(zhì)量。由于封裝以及PCB設(shè)計(jì)過程中，為節(jié)約成本會(huì)采用較少層數(shù)的疊層，但也因此造成部分高速信號(hào)走線的返回路徑不連續(xù)。返回路徑不連續(xù)造成的阻抗失配是影響高速信號(hào)質(zhì)量的關(guān)鍵因素。
[0003]當(dāng)封裝以及PCB的傳輸線走線下方底層參考平面上存在開槽時(shí)，會(huì)導(dǎo)致阻抗的不連續(xù)點(diǎn)，該不連續(xù)點(diǎn)導(dǎo)致傳輸線在該處的特征阻抗變大。
[0004]中國發(fā)明專利申請(qǐng)201410210573.7 一種同層不同阻抗控制傳輸線的設(shè)計(jì)方法，通過構(gòu)造測(cè)試環(huán)境，在PCB設(shè)計(jì)中構(gòu)造出底層溝槽情況，通過采用控制變量法進(jìn)行線寬、線長、布線方位、布線彎曲這些變量，通過軟件仿真實(shí)現(xiàn)規(guī)律性總結(jié)，對(duì)PCB設(shè)計(jì)上降低阻抗失配提出一種有效的場(chǎng)景解決方案。但并沒有提出當(dāng)返回路徑不連續(xù)造成的阻抗失配影響高速信號(hào)質(zhì)量時(shí)的解決方案。
【
【發(fā)明內(nèi)容】
】
[0005]本發(fā)明所要解決的技術(shù)問題在于提供一種封裝及PCB上降低阻抗失配的方法，有效緩解阻抗失配程度。
[0006]本發(fā)明是這樣實(shí)現(xiàn)的:
[0007]一種封裝及PCB上降低阻抗失配的方法，底層參考平面上具有開槽線，頂層為具有傳輸線的信號(hào)層；所述開槽線上方的傳輸線的線寬大于其余部分的線寬。
[0008]進(jìn)一步地，微帶線在開槽線上方部分的線寬由180um變?yōu)?60um。
[0009]進(jìn)一步地，所述開槽線上方線寬的具體數(shù)值通過仿真軟件獲得阻抗性能改善最佳的數(shù)據(jù)。
[0010]本發(fā)明的優(yōu)點(diǎn)在于:通過增加開槽線上方即阻抗不連續(xù)處信號(hào)線寬可以降低該處的特征阻抗，使該處的特征阻抗盡量接近無開槽線處走線的特征阻抗。具體線寬增量需要通過仿真進(jìn)行決定。通過仿真選取合適的參數(shù)以保證傳輸線阻抗連續(xù)性，從而保證了信號(hào)完整性。
【【附圖說明】】
[0011]下面參照附圖結(jié)合實(shí)施例對(duì)本發(fā)明作進(jìn)一步的描述。
[0012]圖1是本發(fā)明中逐步增加開槽線上方線寬示意圖。
[0013]圖2是圖1中不同線寬的各點(diǎn)阻抗分布示意圖?！尽揪唧w實(shí)施方式】】
[0014]PCB作為電子元器件的支撐以及通信平臺(tái)，在元器件的擺設(shè)、整機(jī)電路的固定以及通信信號(hào)優(yōu)化等情況下都會(huì)做形態(tài)上的改變。請(qǐng)參閱圖1所示，當(dāng)封裝以及PCB的傳輸線走線下方底層參考平面上存在開槽時(shí)，會(huì)導(dǎo)致阻抗的不連續(xù)點(diǎn)，該不連續(xù)點(diǎn)導(dǎo)致傳輸線在該處的特征阻抗變大。底層參考平面I的開槽線2帶入阻抗不連續(xù)點(diǎn)，通過增加頂層信號(hào)層上處于開槽線上方的微帶線的線寬，從180um步進(jìn)40um增加至460um。圖2所示為對(duì)應(yīng)仿真結(jié)果，可以發(fā)現(xiàn)阻抗突變點(diǎn)阻抗從61.7 Ω降至55.0 Ω，順利達(dá)到降低阻抗失配程度的目的。
[0015]本發(fā)明通過增加開槽線上方即阻抗不連續(xù)處信號(hào)線寬可以降低該處的特征阻抗，使該處的特征阻抗盡量接近無開槽線處走線的特征阻抗。具體線寬增量需要通過仿真進(jìn)行決定。通過仿真選取合適的參數(shù)以保證傳輸線阻抗連續(xù)性，從而保證了信號(hào)完整性。
[0016]以上所述僅為本發(fā)明的較佳實(shí)施用例而已，并非用于限定本發(fā)明的保護(hù)范圍。凡在本發(fā)明的精神和原則之內(nèi)，所作的任何修改、等同替換以及改進(jìn)等，均應(yīng)包含在本發(fā)明的保護(hù)范圍之內(nèi)。
【主權(quán)項(xiàng)】
1.一種封裝及PCB上降低阻抗失配的方法，其特征在于:底層參考平面上具有開槽線，頂層為具有傳輸線的信號(hào)層；所述開槽線上方的傳輸線的線寬大于其余部分的線寬。
2.如權(quán)利要求1所述的一種封裝及PCB上降低阻抗失配的方法，其特征在于:微帶線在開槽線上方部分的線寬由180um變?yōu)?60um。
3.如權(quán)利要求1所述的一種封裝及PCB上降低阻抗失配的方法，其特征在于:所述開槽線上方線寬的具體數(shù)值通過仿真軟件獲得阻抗性能改善最佳的數(shù)據(jù)。
【專利摘要】一種封裝及PCB上降低阻抗失配的方法，底層參考平面上具有開槽線，頂層為具有傳輸線的信號(hào)層；所述開槽線上方的傳輸線的線寬大于其余部分的線寬。所述開槽線上方線寬的具體數(shù)值通過仿真軟件獲得阻抗性能改善最佳的數(shù)據(jù)。本發(fā)明通過增加開槽線上方即阻抗不連續(xù)處信號(hào)線寬可以降低該處的特征阻抗，使該處的特征阻抗盡量接近無開槽線處走線的特征阻抗。具體線寬增量需要通過仿真進(jìn)行決定。通過仿真選取合適的參數(shù)以保證傳輸線阻抗連續(xù)性，從而保證了信號(hào)完整性。
【IPC分類】H05K1-02
【公開號(hào)】CN104797079
【申請(qǐng)?zhí)枴緾N201510169313
【發(fā)明人】史學(xué)良
【申請(qǐng)人】福州瑞芯微電子有限公司
【公開日】2015年7月22日
【申請(qǐng)日】2015年4月10日