一種張弛振蕩器的制造方法
【技術(shù)領(lǐng)域】
[0001] 本發(fā)明涉及集成電路領(lǐng)域，特別是涉及一種張弛振蕩器。
【背景技術(shù)】
[0002] 對片上集成系統(tǒng)（SOC，System-On-a-Chip)來說，使用芯片內(nèi)振蕩器產(chǎn)生時鐘信 號可以取代外部晶體，顯著降低系統(tǒng)復雜度和成本。張弛振蕩器具有結(jié)構(gòu)簡單，易于集成而 且功耗也相對較小的優(yōu)點，是振蕩器里面應用廣泛的時鐘產(chǎn)生電路。
[0003] 頻率穩(wěn)定度是振蕩器最為重要的性能指標之一。在S0C中，時鐘不穩(wěn)會引起時序 關(guān)系的混亂，導致S0C無法正常工作。
[0004] 參照圖1，示出了現(xiàn)有技術(shù)一種張弛振蕩器的結(jié)構(gòu)示意圖，具體可以包括放大器 AMP、電阻R、PM0S晶體管M2、M4和M5、NM0S晶體管Ml和M3、控制開關(guān)S1和S2、充放電電 容C、比較器C0MP1和C0MP2、及RS觸發(fā)器。圖1所示張弛振蕩器的工作方式是利用參考電 壓VKEF和電阻R生成偏置電流，利用由M2、M4和M5組成的PM0S電流鏡為電容提供充電電 流Ic，利用由晶體管Ml和M3組成的NM0S電流鏡為電容提供放電電流ID;RS觸發(fā)器輸出時 鐘CLK及其反向時鐘CLKB分別連接控制開關(guān)S2和S1的控制端；根據(jù)RS觸發(fā)器輸出信號 的不同，開關(guān)S1和S2交替導通和關(guān)斷，充電電流I。和放電電流ID交替地給電容C充電和 放電。
[0005] 參照圖2,示出了圖1所示張弛振蕩器的工作過程示意圖，其中，當RS觸發(fā)器輸出 信號CLK為低電平，CLKB為高電平時，開關(guān)S1導通，開關(guān)S2關(guān)斷，充電電流I。給電容C充 電，當電容上的電壓V。上升超過比較器高參考電壓V^寸，比較器C0MP1輸出高電平，RS觸 發(fā)器處于置位狀態(tài)，輸出信號CLK轉(zhuǎn)變?yōu)楦唠娖?，CLKB轉(zhuǎn)變?yōu)榈碗娖?。此時開關(guān)S1變?yōu)殛P(guān) 斷狀態(tài)，開關(guān)S2變?yōu)閷顟B(tài)，放電電流ID開始給電容C放電，V。電壓下降，當V。電壓下 降到比較器低參考電壓 '時，比較器C0MP2輸出高電平，RS觸發(fā)器處于復位狀態(tài)，輸出信號 CLK轉(zhuǎn)變?yōu)榈碗娖剑珻LKB轉(zhuǎn)變?yōu)楦唠娖?，接著電路不斷重復上面的過程，電容C上的電壓 在高參考電壓VH和低參考電壓V 間來回振蕩。
[0006] 現(xiàn)有技術(shù)中，上述參考電壓VKEF、VH和I一般采用帶隙基準電路來產(chǎn)生，在理想情 況下，時鐘頻率只與RC時間常數(shù)有關(guān)，但實際上由于比較器及邏輯電路存在延時Td，使得電 容C上的電壓V。達到比較器高參考電壓VH或低參考電壓V4寸，開關(guān)SI、S2的導通和關(guān)斷狀 態(tài)并沒有立刻切換。比較器和邏輯電路的延遲時間在每個振蕩周期中占據(jù)了一部分時間， 影響了時鐘頻率的精確度。
【主權(quán)項】
1. 一種張弛振蕩器，其特征在于，包括： 偏置電路，用于產(chǎn)生偏置電流，以及通過所述偏置電流為振蕩電路提供充電電流； 振蕩電路，與所述偏置電路相連，用于采用電容對所述充電電流進行積分產(chǎn)生積分電 壓，依據(jù)所述積分電壓產(chǎn)生重置脈沖，以及將所述重置脈沖輸入到時鐘產(chǎn)生電路；以及 時鐘產(chǎn)生電路，與所述振蕩電路相連，用于通過所述重置脈沖產(chǎn)生時鐘信號，以及通過 所述時鐘信號控制所述振蕩電路中開關(guān)的切換，以使所述振蕩電路交替進行充電或放電。
2. 如權(quán)利要求1所述的張弛振蕩器，其特征在于，所述振蕩電路包括：第五PMOS管、第 六PMOS管、第七PMOS管、積分NMOS管、第一開關(guān)、第二開關(guān)、第三開關(guān)、第四開關(guān)、反饋電 容、充放電電容、施密特觸發(fā)器、反相器、以及電源； 其中，所述第五PMOS管和第六PMOS管的柵極互連并連接到偏置電路，第五PMOS管和 第六PMOS管的源極均連接到所述電源，第五PMOS管的漏極分別連接到第一開關(guān)、第二開關(guān) 的一端和積分NMOS管的柵極； 所述第一開關(guān)的另一端連接第三開關(guān)的一端和充放電電容的一端，第二開關(guān)的另一端 連接第四開關(guān)的一端和充放電電容的另一端，第三開關(guān)、第四開關(guān)的另一端均接地，第二開 關(guān)、第三開關(guān)的控制端互連并連接到時鐘產(chǎn)生電路，第一開關(guān)、第四開關(guān)的控制端互連并連 接到時鐘產(chǎn)生電路； 所述積分NMOS管的源極接地，積分NMOS管的漏極連接第七PMOS管的漏極和SCH的輸 入端，反饋電容跨接在積分NMOS管的柵極和漏極之間，第七PMOS管的柵極連接INV的輸出 端，第七PMOS管的源極連接第六PMOS管的漏極，SCH的輸出端連接INV的輸入端和時鐘產(chǎn) 生電路。
3. 如權(quán)利要求2所述的張弛振蕩器，其特征在于，所述偏置電路包括：第一 NMOS管、第 二NMOS管、第三PMOS管、第四PMOS管、第一電阻、以及第二電阻； 其中，所述第一 NMOS管的柵極連接第二NMOS管的源極，所述第一 NMOS管的源極接地， 所述第二NMOS管的柵極連接第一 NMOS管的漏極和第三PMOS管的漏極，所述第二NMOS管 的漏極連接第四PMOS管的漏極和柵極，所述第三PMOS管的柵極和第四PMOS管的柵極互聯(lián) 并且連接到第四PMOS管的漏極，所述第三PMOS管的源極和第四PMOS管的源極連接所述電 源； 所述第一電阻和第二電阻串聯(lián)，所述第一電阻的一端連接第二NMOS管的源極和第一 NMOS管的柵極，所述第一電阻的另一端和第二電阻的一端相連，所述第二電阻的另一端接 地。
4. 如權(quán)利要求3所述的張弛振蕩器，其特征在于，所述偏置電路中的第一電阻和第二 電阻具有相反的溫度系數(shù)。
5. 如權(quán)利要求2所述的張弛振蕩器，其特征在于，所述時鐘產(chǎn)生電路包括：D觸發(fā)器、非 交疊時鐘產(chǎn)生器電路、時鐘輸出端CLK、以及反向時鐘輸出端CLKB ; 其中，所述D觸發(fā)器的時鐘輸入端與所述振蕩電路中施密特觸發(fā)器的輸出端相連，所 述D觸發(fā)器的數(shù)據(jù)輸入端與所述D觸發(fā)器的反向數(shù)據(jù)輸出端相連，所述D觸發(fā)器的數(shù)據(jù)輸 出端與所述非交疊時鐘產(chǎn)生器電路相連； 所述時鐘輸出端CLK和所述振蕩電路中的第二開關(guān)的控制端以及第三開關(guān)的控制端 相連，所述反向時鐘輸出端CLKB與所述振蕩電路中的第一開關(guān)的控制端以及第四開關(guān)的 控制端相連。
6. 如權(quán)利要求5所述的張弛振蕩器，其特征在于，所述非交疊時鐘產(chǎn)生器電路包括兩 個與非門和七個反相器。
7. 如權(quán)利要求3所述的張弛振蕩器，其特征在于，所述偏置電路中的第一 NMOS管與所 述偏置電路中的積分NMOS管為匹配NMOS管。
【專利摘要】本發(fā)明提供了一種張弛振蕩器，具體包括：偏置電路，用于產(chǎn)生偏置電流，以及通過所述偏置電流為振蕩電路提供充電電流；振蕩電路，與所述偏置電路相連，用于采用電容對所述充電電流進行積分產(chǎn)生積分電壓，依據(jù)所述積分電壓產(chǎn)生重置脈沖，以及將所述重置脈沖輸入到時鐘產(chǎn)生電路；以及時鐘產(chǎn)生電路，與所述振蕩電路相連，用于通過所述重置脈沖產(chǎn)生時鐘信號，以及通過所述時鐘信號控制所述振蕩電路中開關(guān)的切換，以使所述振蕩電路交替進行充電或放電。本發(fā)明能夠提高張弛振蕩器的頻率穩(wěn)定度。
【IPC分類】H03K3-023, H03K3-011
【公開號】CN104579254
【申請?zhí)枴緾N201410727257
【發(fā)明人】劉三林, 劉志
【申請人】北京兆易創(chuàng)新科技股份有限公司
【公開日】2015年4月29日
【申請日】2014年12月3日