專利名稱:一種新型三元碼編碼、譯碼設(shè)備的制作方法
本發(fā)明屬于計(jì)算機(jī)編碼、譯碼設(shè)備。
在數(shù)字磁記錄中廣泛利用游程長度受限編碼(RLLC)技術(shù)來提高記錄密度，但利用傳統(tǒng)的二進(jìn)制RLLC技術(shù)來提高記錄密度是有限的，而利用三進(jìn)制記錄系統(tǒng)結(jié)合三進(jìn)制RLLC技術(shù)為提高記錄密度開辟了新的前景。
Jacboy在美國專利4，506，252中提出了一種三進(jìn)制記錄方法。其記錄原則如下記錄三進(jìn)制的0不發(fā)生磁化翻轉(zhuǎn)，記錄三進(jìn)制的1時在位中間產(chǎn)生一次磁化翻轉(zhuǎn)，記錄三進(jìn)制的2時在一位內(nèi)作兩次磁化翻轉(zhuǎn)。這種記錄方法需要結(jié)合三進(jìn)制RLL編碼技術(shù)。
三進(jìn)制游程長度受限碼是二進(jìn)制游程長度受限碼的推廣，在這里游程長度受限定義為在兩個非0元素之間的0個數(shù)限制在d，k范圍內(nèi)，這種碼也稱為三元(d，k)碼。
Jacoby在美國專利4，506，252中給出了一種d受限為2，k受限為6或7的三元碼。該發(fā)明的主要缺點(diǎn)是采用二級編碼，編碼設(shè)備比較復(fù)雜，另一缺點(diǎn)是k受限相對較大，不利于提高自同步能力、花樣對稱性及道密度。
本發(fā)明的目的之一是給出一種k受限更小(為5)，從而具有更強(qiáng)的自同步能力和更小峰位漂移的碼，由于這種碼在記錄時的波長較短，因而有利于提高道密度。本發(fā)明的另一目的是給出一種簡單的編碼譯碼設(shè)備。

圖1為本發(fā)明的編碼對照表圖2(a)為對應(yīng)于一種三元素表示法的編碼對照表圖2(b)為對應(yīng)于另一種三元表示法的編碼對照表圖3為對應(yīng)于第一種三元表示法的編碼電路圖4為對應(yīng)于第二種三元表示法的編碼電路圖5為一個數(shù)據(jù)子序列的編碼例子圖6(a)(b)為對應(yīng)于兩種三元表示法的譯碼對照表圖7(a)(b)為對應(yīng)于兩種三元表示法的譯碼電路圖8給出譯碼電路中幾個時鐘的對應(yīng)關(guān)系本發(fā)明的主要技術(shù)特征是編碼器由第一、第二移位寄存器和邏輯電路組成，目的是將隨機(jī)二元的數(shù)據(jù)系列變換成零的游程限在2、5之內(nèi)的三元碼序列，邏輯電路將第一個移位寄存器的二位數(shù)據(jù)變換成三位碼字，第二移位寄存器接收由邏輯電路產(chǎn)生的三位碼字并將該碼字移出。譯碼器由第一、第二移位寄存器和邏輯電路組成，目的是將零的游程限在2、5之內(nèi)的三元碼序列反變換為相應(yīng)的二元數(shù)據(jù)序列，邏輯電路將第一移位寄存器輸出的三元碼字反變換為所對應(yīng)的二位數(shù)據(jù)字，第二移位寄存器接收譯碼邏輯電路產(chǎn)生的數(shù)字。
下面結(jié)合附圖詳細(xì)論述本發(fā)明的實(shí)施例子。
參看圖1為本發(fā)明所用的編碼對照表，在該對照表中Ⅰ為基本對照表，在基本對照表中數(shù)據(jù)字字長為2，二位二進(jìn)制共有四種組合，因而該基本對照表有四個對應(yīng)關(guān)系。每個數(shù)據(jù)字對應(yīng)一個字長為3的三進(jìn)制碼字，每個碼字含有一個非0符號和兩個0符號。在該碼中三進(jìn)制符號以“0”“1”“2”表示。
圖1的Ⅱ?yàn)樘娲鷮φ毡恚盟鼇斫鉀Q在基本對照表中兩個碼字連接時破壞d受限的問題。例如，當(dāng)在數(shù)據(jù)序列中出現(xiàn)0010時，若按基本對照表編碼則有010100，顯然兩個非0符號之間的0游程小于2，不滿足d受限為2的要求，因而在替代對照表中以010000來替代，在編碼數(shù)據(jù)序列時若遇及0010，編碼設(shè)備將按替代對照表Ⅱ，而不是基本對照表Ⅰ來編碼。在替代對照表Ⅱ中所有的尾碼字均為全0，而首碼字與首數(shù)據(jù)字的對應(yīng)關(guān)系也與基本對照表Ⅰ有所不同，例如在6中0011的00對應(yīng)碼字為001，而在1中00對應(yīng)于010，但在5中00的對應(yīng)關(guān)系卻與1一樣。在基本對照表中總共有四個碼字連接將破壞d受限，因而在替代對照表Ⅱ中有四個替代對應(yīng)關(guān)系。
圖1的Ⅲ也是替代對照表，在該替代對照表中每個數(shù)據(jù)字的字長為8，對應(yīng)的碼字長為12，該替代對照表的目的是減小K受限，也即由該替代對照表來替代由Ⅰ及Ⅱ中產(chǎn)生的具有較長連0個數(shù)的碼字連接。由對照表Ⅰ及Ⅱ產(chǎn)生的碼字連接的最大游程為6。當(dāng)在數(shù)據(jù)序列中出現(xiàn)如下子序列…00100011…時將按照替代對照表Ⅱ進(jìn)行編碼，得出如下編碼子序列…010000001000…，這時0游程為6，破壞了k受限。為此在替代對照表中將用碼序列010001001000來替代原來的碼序列，也就是說當(dāng)編碼器遇及00100011時，它將不按替代對照表Ⅱ，而是按替代對照表Ⅲ進(jìn)行編碼。在Ⅰ和Ⅱ中總共有四個連接將產(chǎn)生游程為6的碼序列，因而在替代對照表Ⅲ中有四個替代對應(yīng)關(guān)系，實(shí)際上這四個連接都是由Ⅱ產(chǎn)生的。從表Ⅲ可以看出，在替代表Ⅲ中尾碼字(此處尾碼字的字長為6位)與尾數(shù)據(jù)字的對應(yīng)關(guān)系保持不變，而只是將首碼字的最后一位由原來的0變?yōu)?。
在編碼過程中，首先檢查數(shù)據(jù)序列是否屬于替代的對照表Ⅲ，如果是就按替代對照表Ⅲ編碼，否則的話，檢查它是否屬于替代對照表Ⅱ，如果是的話就按替代對照表Ⅱ編碼，否則的話就按基本對照表編碼。
在具體實(shí)現(xiàn)中，三進(jìn)制有兩種表示法，一個是以兩個相繼的1表示2，單個1為1。而另一種表示法是以兩位二進(jìn)制表示三進(jìn)制符號，因?yàn)閮晌欢M(jìn)制有四個組合，因而可以有多種表示法，一個方法為以00表示0，01表示1，11表示2。兩種表示法各有優(yōu)點(diǎn)，各有適用的場合。例如第一種表示法因與Jacoby提出的三元磁記錄法類似，因而適用于此種三進(jìn)制磁記錄系統(tǒng)，而第二種表示法則適用于數(shù)據(jù)傳輸?shù)取?br> 圖2(a)(b)分別為對應(yīng)于兩個不同的三進(jìn)制表示法的編碼對照表。
圖3為對應(yīng)于圖2(a)編碼對照表的編碼電路。該電路含有一個八位移位寄存器10，該寄存器串行地接收、移位數(shù)據(jù)串，同時寄存最近接收的八位數(shù)據(jù)子串，并將該數(shù)據(jù)子串并行輸出到編碼組合邏輯進(jìn)行編碼。
編碼組合邏輯由八個與門11-18，三個或門19-21組成，其中與門11，12及或門19構(gòu)成的邏輯產(chǎn)生碼字的第一位C0與門13-15及或門20構(gòu)成的邏輯產(chǎn)生碼字的第二位C1，而由與門16-18及或門21構(gòu)成的邏輯產(chǎn)生碼字的第三位C2，它們的邏輯表達(dá)式分別為C0＝a0a2+a1a2a3C1＝
a2a4+
a2a5+a0a2a3C2＝
a2a4a5+
a2a3+
a0a2a3a4a6a7要編碼的數(shù)據(jù)序列每在移位寄存器10中移位一位，編碼邏輯就要進(jìn)行一次編碼，但只有當(dāng)要編碼的兩位數(shù)據(jù)字移到10中的適當(dāng)位置時編碼結(jié)果才是有效的，也就是說，每兩次編碼中只有一次是有效的。該有效性是由將編碼結(jié)果置入移位寄存器22的時鐘CL2確定的。移位寄存器22有三位，它用于存貯由編碼邏輯產(chǎn)生的碼字，并將該碼字串行移出。
在編碼器中有三個時鐘信號，其中CL0用以接收和移位數(shù)據(jù)串，CL2則控制移位寄存器22的操作，當(dāng)被編碼的兩位數(shù)據(jù)字移到寄存器10中的適當(dāng)位置時，編碼邏輯產(chǎn)生的結(jié)果有效，這時CL2為低電平，移位寄存器22并行置入編碼結(jié)果，而后CL2變?yōu)楦唠娖?，移位寄存?2就以CL1的頻率將接收的碼字移出，當(dāng)下兩位被編碼的數(shù)據(jù)字又移入寄存器10中適當(dāng)位置時，這時22中的碼字正好全部移出，CL2又變?yōu)榈碗娖?，將一個碼字置入22，如此重復(fù)下去。用于移位碼字的時鐘CL1的頻率為時鐘CL0頻率的3/2。關(guān)于時鐘CL0，CL1，CL2的關(guān)系參見圖5所示。
參見圖4為第二種三元表示法的編碼電路。在第二種三元表示法中，表示三進(jìn)制符號的兩位二進(jìn)制位是同時產(chǎn)生，并同時起作用的，因而可以把這兩位分開處理，也即將碼字劃分為兩組，每組由每個碼位的一位組成，分別記這兩組碼字為C，C′。這樣編碼器需要有兩組編碼邏輯。一組編碼邏輯用于產(chǎn)生C序列，另一組則用于產(chǎn)生C′序列。在本編碼設(shè)備中，由與門31-35及或門41，42組成第一組編碼邏輯用于產(chǎn)生C序列，由與門37-40及或門43組成第二組編碼邏輯用于產(chǎn)生C′序列，其中與門31產(chǎn)生C序列中碼字的第一位C0，而與門32，33及或門41構(gòu)成的邏輯產(chǎn)生C1，與門34、35及或門42構(gòu)成的邏輯產(chǎn)生C2。與門37產(chǎn)生C1序列中碼字的第一位C0′，而由與門38、39及或門43組成的邏輯產(chǎn)生碼字的第二位C1′，與門40產(chǎn)生碼字的第三位C2′。此外，在第一組編碼邏輯中還含有一個與門36，它產(chǎn)生一個P信號，該信號表明當(dāng)前被編碼的數(shù)據(jù)字是否屬于替代對照表的一、二位或五、六位，如果當(dāng)前被編碼的數(shù)據(jù)字屬于替代對照表的一、二位或五、六位，那么P為1，否則P為0。以上各邏輯的邏輯表達(dá)式分別為C0＝
P′a0C1＝
a0a2+
a0a3C2＝
a0a2a3+P′
a1a2a4a5C0′＝
P′a0a1C1′＝
a0a1a2+
a0a1a3C2′＝
a0a1a2a3P＝
a0a2其中P′為P延遲兩位后的值。
圖4還含有一個六位移位寄存器30，該寄存器的作用與圖3的10一樣。此外，圖4還含有兩個移位寄存器44、45。移位寄存器44為四位移位寄存器，它并行接收第一組編碼邏輯產(chǎn)生的碼字C0C1C2及P信號，并將它們串行移出，該寄存器有兩個輸出口，一個輸出口為移位寄存器的第一位，該口將輸出碼字，另一口在移位寄存器的第二位，該口將輸出P信號。移位寄存器45為三位并入串出移位寄存器，它將并行接收由第二組編碼組合邏輯產(chǎn)生的碼字C0′C1′C2′，并將它們串行移出。在本電路中也含有三個時鐘信號CL0，CL1，CL2，它們的作用與圖3的一樣，它們的關(guān)系參見圖5。
圖5為一個數(shù)據(jù)序列編碼過程的圖例，其中(a)-(c)示出了三個時鐘信號CL0，CL1，CL2的關(guān)系，(d)為輸入數(shù)據(jù)序列(NRZ形式)，而(e)為相應(yīng)的碼序列(NRZ形式)。
參見圖6至圖8為本發(fā)明的譯碼部分。
參見圖6(a)為對應(yīng)于第一種三元表示法的譯碼對照表，圖6(b)為對應(yīng)于第二種三元表示法的譯碼對照表。這兩個對照表分別由圖2(a)-(b)導(dǎo)出，它們都是以前后相關(guān)的形式表示的，而且是定長的。因?yàn)樵趫D2(a)中只有01對應(yīng)于011，因而在圖6(a)的譯碼對照表中011對應(yīng)于01，但在圖2(a)中碼字100即可由10產(chǎn)生，也可以由11產(chǎn)生，不過10產(chǎn)生的是(0)100，而11產(chǎn)生的是(1)100，因而可以通過向后觀照一位來判別當(dāng)前的碼字100是對應(yīng)于10，還是對應(yīng)于11。據(jù)此可以導(dǎo)出其它對應(yīng)關(guān)系。
圖7(a)為圖6(a)譯碼對照表的譯碼電路。該電路含有一個八位移位寄存器71，該寄存器串行接收、移位再生數(shù)字信號，即三進(jìn)制碼序列，并以并行的形式將八位最近移入寄存器的碼子序列送到譯碼組合邏輯進(jìn)行譯碼。譯碼組合邏輯由六個與門72-77及兩個或門78-79組成，由與門72-73及或門78組成的譯碼邏輯產(chǎn)生數(shù)據(jù)字的第一位d0，而由與門74-77及或門79組成的譯碼邏輯產(chǎn)生數(shù)據(jù)字的第二位d1。產(chǎn)生d0及d1的邏輯表達(dá)式為d0＝C2+
C3C4+
C3C7d1＝
C0C1C4+C2C3+C3C4+C4C5碼序列每在移位寄存器71中移位一次，譯碼邏輯就要進(jìn)行一次譯碼。但只有當(dāng)要譯碼的三位碼字移到71中的適當(dāng)位置時譯碼結(jié)果才有效，此時時鐘CL2′將變?yōu)榈碗娖剑莆患拇嫫?0將把兩位譯碼結(jié)果并行置入，而后時鐘CL2′又變?yōu)楦唠娖剑瑫r鐘CL1′將移位寄存器80中的數(shù)據(jù)字串行移出，之后CL2′又降為低電平，將下一個碼字的譯碼結(jié)果置入80，如此重復(fù)下去。移位寄存器80每置入一次就要作一次移位。移位寄存器71也有一個時鐘CL0′，它控制碼序列的移位，它的移位頻率為CL1′的3/2。時鐘CL0′是與碼序列同步的時鐘，它由鎖相環(huán)路PLL從再生信號中提取。時鐘CL0′，CL1′及CL2′的對應(yīng)關(guān)系參見圖8所示。
圖7(b)為第二種三元表示法的譯碼電路，該電路含有兩個七位移位寄存器81-82，分別用于存貯碼序列C和C′。移位寄存器81中的C0-C3，C6及移位寄存器82的C1′-C3′并行送到譯碼組合邏輯。譯碼組合邏輯由三個與門83-85和兩個或門86、87組成。由與門83、84及或門86組成的譯碼邏輯產(chǎn)生數(shù)據(jù)字的第一位d0，而由與門85及或門87組成的譯碼邏輯產(chǎn)生數(shù)據(jù)字的第二位d1。它們的邏輯表達(dá)式分別為d0＝C1+
C2C3+
C2C6d1＝C1′+C2′+C3′+C0C1C2C3當(dāng)要譯碼的三位碼字移到81-82中的適當(dāng)位置，時鐘CL2′變?yōu)榈碗娖剑瑢⒆g碼組合邏輯產(chǎn)生的兩位譯碼結(jié)果并行置入兩位移位寄存器88中，之后CL2′升為高電平，時鐘CL1′將移位寄存器88中的數(shù)據(jù)字串行移出。移位寄存器81-82的移位時鐘為CL0′，時鐘CL0′，CL1′及CL2′的對應(yīng)關(guān)系參見圖8。
參見圖8為三個時鐘CL0′，CL1′及CL2′的關(guān)系圖。
本發(fā)明自同步能力強(qiáng)，峰位漂移小，編譯碼器結(jié)構(gòu)簡單。在這里需要指出，本發(fā)明只給出了一個實(shí)施例，只要不違背本發(fā)明的設(shè)計(jì)思想，可以做出各種組合來達(dá)到本發(fā)明的設(shè)計(jì)結(jié)果。
權(quán)利要求
1.一種新型三元碼編碼、譯碼設(shè)備含有移位寄存器和邏輯電路。其特征是將隨機(jī)二進(jìn)制數(shù)據(jù)序列變換成零的游程限在2，5之內(nèi)的三元碼序列，邏輯電路將第一個移位寄存器的二位數(shù)據(jù)字變換成三位碼字，第二移位寄存器接收由邏輯電路產(chǎn)生的三位碼字并將該碼字移出，其邏輯電路的表達(dá)式為C0=a0a2+a1a2a3C1=
a2a4+
a2a5+a0a2a3C2=
a2a4a5+
a2a3+
a0a2a3a4a6a7或C0＝
P′a0C1＝
a0a2+
a0a3C2＝
a0a2a3+P′
a1a2a4a5C0′＝
P′a0a1C1′＝
a0a1a2+
a0a1a3C2′＝
a0a1a2a3P＝
a0a2
2.按權(quán)利要求
1所述的三元碼編碼設(shè)備其特征為第二移位寄存器并行接收由邏輯電路產(chǎn)生的三位碼字并將碼字串行輸出。
3.按權(quán)利要求
1所述的三元碼編碼、譯碼設(shè)備其特征為第一移位寄存器串行接收、移位數(shù)據(jù)序列并將數(shù)據(jù)并行送到編碼邏輯電路中。
4.一種新型三元碼編碼、譯碼設(shè)備含有移位寄存器和邏輯電路其特征是為將零的游程限在2，5之內(nèi)的三元碼序列反變換為相應(yīng)的二元數(shù)據(jù)序列，邏輯電路將第一移位寄存器輸出的三位碼字反變換為所對應(yīng)的二位數(shù)據(jù)字，第二個移位寄存器接收譯碼邏輯電路產(chǎn)生的數(shù)字，并將其輸出，其邏輯表達(dá)式為d0＝C2+
C3C4+
C3C7d1＝
C0C1C4+C2C3+C3C4+C4C5或d0＝C1+
C2C3+
C2C6d1＝C1′+C2′+C3′+C0C1C2C3
專利摘要
一種新型三元碼編碼譯碼設(shè)備由二個移位寄存器及邏輯電路組成，按照一定的邏輯表達(dá)式可以達(dá)到零的游程限在2.5之內(nèi)，并且本編碼、譯碼設(shè)備結(jié)構(gòu)簡單，自同步能力強(qiáng)，峰位漂移小，可以廣泛用于三元數(shù)字磁記錄及數(shù)字通信中。
文檔編號G06F3/00GK87102230SQ87102230
公開日1988年9月28日 申請日期1987年3月26日
發(fā)明者馬瑞芳, 陳長林 申請人:中國科學(xué)院計(jì)算技術(shù)研究所導(dǎo)出引文BiBTeX, EndNote, RefMan