專利名稱：：交錯讀出地址產(chǎn)生器的制作方法
技術(shù)領(lǐng)域：
：本發(fā)明涉及一種在CDMA(碼分多址)PCS(個人通信服務(wù))移動臺中所用的數(shù)字復(fù)用器(interleaver)，更具體說，涉及一種交錯讀出地址產(chǎn)生器，用于產(chǎn)生交錯讀出地址，以讀出在交替存儲器中所寫的數(shù)據(jù)。根據(jù)CDMAPCS移動臺的SP-3384標(biāo)準(zhǔn)，規(guī)定CDMAPCS移動臺應(yīng)執(zhí)行交織，以避免反向信道的操作誤差。通過將發(fā)送數(shù)據(jù)順序地寫入交替存儲器然后從該交替存儲器中順序地讀出該數(shù)據(jù)來實現(xiàn)這種交織。參看圖1，用于實現(xiàn)交織的現(xiàn)有數(shù)字復(fù)用器包括計數(shù)器10、ROM(只讀存儲器)12、加法器14、基準(zhǔn)地址產(chǎn)生器16和交替RAM(隨機存取存儲器)18。計數(shù)器10對系統(tǒng)時鐘計數(shù)，并將其計數(shù)值加到ROM12，在ROM12中寫入與該計數(shù)值對應(yīng)的交錯讀出地址。當(dāng)接收該計數(shù)值時，ROM12產(chǎn)生與該計數(shù)值對應(yīng)的交錯讀出地址?；鶞?zhǔn)地址產(chǎn)生器16產(chǎn)生用于從交替RAM18中讀出和向RAM18中寫入的基準(zhǔn)地址。加法器14將ROM12輸出的交錯讀出地址加到基準(zhǔn)地址產(chǎn)生器16輸出的基準(zhǔn)地址上，以產(chǎn)生交錯讀出地址，交替RAM18用此地址讀出寫入其中的數(shù)據(jù)。交替RAM18入從外部輸入的數(shù)據(jù)，并根據(jù)從加法器14輸出的交錯讀出地址讀出寫入其中的數(shù)據(jù)。從上面的描述可知，現(xiàn)有的數(shù)字復(fù)用器須包括一個昂貴的用于寫入交錯讀出地址的ROM，于是增加了制造數(shù)字復(fù)用器的成本。同時，根據(jù)上述的SP-3384標(biāo)準(zhǔn)，這種數(shù)字復(fù)用器具有可變的數(shù)據(jù)速率。換句話說，SP-3384標(biāo)準(zhǔn)規(guī)定數(shù)據(jù)速率為9600bps和14400bps、數(shù)據(jù)速率為4800bps和7200bps、數(shù)據(jù)速率為2400bps和3600bps、以及數(shù)據(jù)速率為1200bps和1800bps。對于各種數(shù)據(jù)速率，數(shù)字復(fù)用器應(yīng)不同地進(jìn)行交織。因此，具有可變數(shù)據(jù)速率的CDMA系統(tǒng)必須包括ROM，以便對各種數(shù)據(jù)速率寫入交錯讀出地址，從而執(zhí)行交織。在如上所述數(shù)據(jù)速率為可變的情況下，寫入該ROM中的數(shù)據(jù)量增加，故要增加ROM的容量。如上所述，現(xiàn)有的數(shù)字復(fù)用器使用ROM來寫入每個數(shù)據(jù)速率的交錯讀出地址，從而使得成本增加。特別是在按SP-3384標(biāo)準(zhǔn)工作的COMAPCS移動臺的情況下，要求ROM的容量增加，從而加大了成本增加的問題。因此，本發(fā)明的目的是提供一種由計數(shù)器和邏輯門組成的簡單的交錯讀出地址產(chǎn)生器。根據(jù)本發(fā)明的一方面，交錯讀出地址產(chǎn)生器包括基(base)-18計數(shù)器，用于對輸入到基-18計數(shù)器的時鐘進(jìn)行計數(shù)，以產(chǎn)生列地址位；基-32計數(shù)器，響應(yīng)基-18計數(shù)器的進(jìn)位輸出而啟動，用于對輸入到基32的時鐘進(jìn)行計數(shù)。以產(chǎn)生行地址位；多路復(fù)用器，根據(jù)數(shù)據(jù)速率選擇信號改變基-32計數(shù)器的輸出位的位置，以可變地產(chǎn)生行地址位。通過下面結(jié)合附圖對實施例的詳細(xì)描述，將使本發(fā)明的上述和其它目的、特點和優(yōu)點更加清楚。圖1是按照現(xiàn)有技術(shù)的數(shù)字復(fù)用器的方框圖；圖2表示將數(shù)據(jù)以數(shù)據(jù)速率9600bps和14400bps寫入交替存儲器時的數(shù)據(jù)排列圖；圖3表示將數(shù)據(jù)以數(shù)據(jù)速率4800bps和7200bps寫入交替存儲器時的數(shù)據(jù)排列圖；圖4表示將數(shù)據(jù)以數(shù)據(jù)速率2400bps和3600bps寫入交替存儲器時的數(shù)據(jù)排列圖；圖5表示將數(shù)據(jù)以數(shù)據(jù)速率1200bps和1800bps寫入交替存儲器時的數(shù)據(jù)排列圖；圖6表示用于讀出以各種數(shù)據(jù)速率寫入交替存儲器中的數(shù)據(jù)的行讀出序列圖；圖7是根據(jù)本發(fā)明實施例的用于產(chǎn)生以數(shù)據(jù)速率9600bps和14400bps讀出數(shù)據(jù)的交錯讀出地址的交錯讀出地址產(chǎn)生器的簡圖；圖8是根據(jù)本發(fā)明實施例的用于產(chǎn)生以數(shù)據(jù)速率4800bps和7200bps讀出數(shù)據(jù)的交錯讀出地址的交錯讀出地址產(chǎn)生器的簡圖；圖9是根據(jù)本發(fā)明實施例的用于產(chǎn)生以數(shù)據(jù)速率2400bps和3600bps讀出數(shù)據(jù)的交錯讀出地址的交錯讀出地址產(chǎn)生器的簡圖；圖10是根據(jù)本發(fā)明實施例的用于產(chǎn)生以數(shù)據(jù)速率1200bps和1800bps讀出數(shù)據(jù)的交錯讀出地址的交錯讀出地址產(chǎn)生器的簡圖；圖11是根據(jù)本發(fā)明另一實施例的用于產(chǎn)生以可變數(shù)據(jù)速率讀出數(shù)據(jù)的交錯讀出地址的可變交錯讀出地址產(chǎn)生器的簡圖。下面結(jié)合附圖詳細(xì)描述本發(fā)明的最佳實施例，其中相同的標(biāo)號代表相同的元件。另外，還應(yīng)清楚了解，許多詳細(xì)說明，比如所示的詳細(xì)電路元件，只是為了更好地了解本發(fā)明的一個具體實例，沒有這些具體說明同樣可實施本發(fā)明。還應(yīng)指出，有關(guān)現(xiàn)有技術(shù)的詳細(xì)描述，如果它在說明本發(fā)明構(gòu)思上并不是必需的，則被省略了。圖2表示對于CDMAPCS移動臺，按照SP-3384標(biāo)準(zhǔn)，以數(shù)據(jù)速率9600bps和14400bps寫入數(shù)據(jù)時，交替存儲器(比如RAM)的數(shù)據(jù)排列。圖中，因為寫入數(shù)據(jù)的數(shù)目與地址數(shù)目相同，故圖2中所示的數(shù)目與交替存儲器中的地址數(shù)目是相同的。換句話說，數(shù)字“1”代表第一數(shù)據(jù)和在第一行第一列上的一地址，數(shù)字“2”代表第二數(shù)據(jù)和在第二行第一列上的一地址。同樣，數(shù)字“3”代表第三數(shù)據(jù)和在第三行第一列上的地址。如上所述，其它數(shù)字代表對應(yīng)的數(shù)據(jù)和地址。應(yīng)指出，可將這種地址排列同樣應(yīng)用在其它的數(shù)據(jù)速率上。參看圖2，以數(shù)據(jù)速率9600bps和14400bps按地址順序?qū)?shù)據(jù)順序地寫入，在交織期間根據(jù)交錯讀出地址將寫入的數(shù)據(jù)讀出。圖6表示交錯讀出地址的行地址讀出順序。如圖所示，在數(shù)據(jù)速率為9600bps和14400bps時的行讀出順序是1，2，3，4，…32。確定了行的讀出順序后，將確定了的行的整個18列上所寫的數(shù)據(jù)順序地讀出。也就是說，參看圖2，數(shù)據(jù)速率為9600bps和14400bps的數(shù)據(jù)讀出順序是1，33，65，97，129，…，545，2，34，…，和576。圖7表示用于產(chǎn)生按照上述數(shù)據(jù)讀出順序的交錯讀出地址的交錯讀出地址產(chǎn)生器。該交錯讀出地址產(chǎn)生器包括一個第一基-18(十八進(jìn)制)計數(shù)器18CNT1和一個第一基-32計數(shù)器32CNT1。分別通過5個列地址位c9，c8，c7，c6和c5及5個行地址位c4，c3，c2，c1和c0來表示該交錯讀出地址。如表1中所示，由行地址位c4，c3，c2，c1和c0表示32個行。應(yīng)注意，為其它數(shù)據(jù)速率時，同樣可用行地址位c4，c3，c2，c1和c0表示行。表1</tables>另外，如表2所示，通過列地址位c9，c8，c7，c6和c5來表示18個列。應(yīng)注意，為不同的數(shù)據(jù)速率時，同樣可通過列地址位c9，c8，c7，c6和c5來表示列。表2</tables>即，通過列地址位c9，c8，c7，c6和c5與行地址位c4，c3，c2，c1和c0的組合來表示圖2中所示的576個地址。例如，通過列地址位00000和行地址位00000的組合來表示在第一列和第一行上的地址。圖7表示交錯讀出地址產(chǎn)生器，用于產(chǎn)生數(shù)據(jù)速率9600bps和14400bps的交錯讀出地址的序列中的交錯讀出地址。在操作中，第一個基-18計數(shù)器18CNT1對時鐘輸入計數(shù)以產(chǎn)生計數(shù)值(即，列地址位c9，c8，c7，c6和c5，其中列地址位c5是最小有效位(LSB)，列地址位c9是最大有效位(MSB))。這里，計數(shù)值代表列地址，從對應(yīng)于第一列的00000增加到對應(yīng)于第18列的10001。當(dāng)計數(shù)值從10001變到00000時，第一基-18計數(shù)器18CNT1在它的進(jìn)位輸出端上產(chǎn)生進(jìn)位。將自第一基-18計數(shù)器18CNT1的進(jìn)位輸出加到第一基-32計數(shù)器32CNT1的啟動端。當(dāng)接收到從第一基-18計數(shù)器18CNT1來的進(jìn)位輸出時，第一基-32計數(shù)器32CNT1被啟動對時鐘計數(shù)，并產(chǎn)生行地址位c4，c3，c2，c1和c0的計數(shù)值，其中行地址位c0是最小有效位(LSB)，而行地址位c4是最大有效位(MSB)。這里，該計數(shù)值代表行地址，從對應(yīng)第一行的00000順序增加到對應(yīng)第32行的11111。如上所述，第一基-18計數(shù)器18CNT1對時鐘從00000計數(shù)到10001，以產(chǎn)生圖2中所示的列地址1，33，65，129，161，…和545。當(dāng)計數(shù)值從10001變到00000時，第一基-18計數(shù)器18CNT1產(chǎn)生進(jìn)位。然后，當(dāng)接收第一基-18計數(shù)器18CNT1輸出的進(jìn)位時，第一基-32計數(shù)器32CNT1對時鐘計數(shù)，產(chǎn)生計數(shù)值00001。此時，第一基-18計數(shù)器18CNT1再對時鐘從00000計數(shù)到10001，以產(chǎn)生列地址2，34，66，98，130，…和546。以這種方式，圖7中所示的交錯讀出地址產(chǎn)生器產(chǎn)生直到576的交錯讀出地址。圖3表示當(dāng)按照CDMAPCS移動臺的SP-3384標(biāo)準(zhǔn)，以數(shù)據(jù)速率4800bps和7200bps將數(shù)據(jù)寫入交替存儲器時的數(shù)據(jù)排列。雖然在該交替存儲器中的地址與在數(shù)據(jù)速率9600bps和14400bps時相同，但數(shù)據(jù)速率4800bps和7200bps比數(shù)據(jù)速率9600bps和14400bps低一倍。因此，將以數(shù)據(jù)速率4800bps和7200bps寫入交替存儲器的數(shù)據(jù)寫在兩個順序的地址上。所以，如圖3所示，對于整個數(shù)據(jù)，同一數(shù)據(jù)出現(xiàn)了兩次。然而在交織期間，通過地址單元將數(shù)據(jù)交織了。根據(jù)交錯讀出地址讀出順序?qū)懭雰蓚€地址的數(shù)據(jù)，圖6示出了交錯讀出地址的行的讀出順序。即，圖6專門表示了來自交錯讀出地址的行地址的順序。如圖所示，以數(shù)據(jù)速率4800bps和7200bps時的行讀出順序是1，3，2，4，5，…和32。也就是說，在數(shù)據(jù)速率4800bps和7200bps時的讀出順序是1，33，65，129，…，545，2，34，…，和576。應(yīng)指出，列順序與數(shù)據(jù)速率為9600bps和14400bps時的情況是一樣的，但是行順序改變了。通過00000，00010，00001，00011，00100，00110，…和11111來表示按照行讀出順序的行地址位c4，c3，c2，c1和c0。一般，計數(shù)器在0和1之間觸發(fā)最小有效位(比如位c0)，當(dāng)最小有效位c0從1變到0時觸發(fā)最小有效位的下一位(即位c1)。然而，在數(shù)據(jù)速率為4800bps和7200bps時，行地址位c1先被觸發(fā)，然后依行地址位c0，c2，c3和c4的順序觸發(fā)。因此，可以通過改變對于數(shù)據(jù)速率9600bps和14400bps的交錯讀出地址產(chǎn)生器的輸出來實現(xiàn)數(shù)據(jù)速率4800bps和7200bps的交錯讀出地址產(chǎn)生器。即，把數(shù)據(jù)速率為9600bps和14400bps的交錯讀出地址產(chǎn)生器的輸出位c0和c1彼此交換，以實現(xiàn)數(shù)據(jù)速率為4800bps和7200bps的交錯讀出地址產(chǎn)生器。圖8表示對于數(shù)據(jù)速率4800bps和7200bps的交錯讀出地址產(chǎn)生器。該交錯讀出地址產(chǎn)生器按照交錯讀出地址的順序產(chǎn)生交錯讀出地址。該交錯讀出地址產(chǎn)生器包括第二基-18計數(shù)器18CNT2、第一八進(jìn)制(基-8)計數(shù)器8CNT1和第一及第二二進(jìn)制(基-2)計數(shù)器2CNT1及2CNT2。以與圖7所示的9600bps和14400bps的交錯讀出地址產(chǎn)生器的第一基-18計數(shù)器18CNT1的同樣方式，第二基-18計數(shù)器18CNT2的同樣方式，第二基-18計數(shù)器18CNT2產(chǎn)生列地址位c9，c8，c7，c6和c5及進(jìn)位輸出。將第二基-18計數(shù)器18CNT2的進(jìn)位輸出加到第一二進(jìn)制計數(shù)器2CNT1的啟動端，而在它的時鐘端接收時鐘信號。這樣，無論何時從第二基-18計數(shù)器18CNT2收到進(jìn)位輸出，第一二進(jìn)制計數(shù)器2CNT1即對時鐘計數(shù)以產(chǎn)生行地址位c1。當(dāng)該行地址位輸出c1從1變?yōu)?時，第一二進(jìn)制計數(shù)器2CNT1產(chǎn)生進(jìn)位。將第一二進(jìn)制計數(shù)器2CNT1的進(jìn)位輸出加到第二二進(jìn)制計數(shù)器2CNT2的啟動端，而它的時鐘端接收時鐘信號。于是無論何時第一二進(jìn)制計數(shù)器2CNT1產(chǎn)生進(jìn)位，第二二進(jìn)制計數(shù)器2CNT2即對時鐘計數(shù)，產(chǎn)生行地址位c0。當(dāng)該行地址位輸出從1變?yōu)?時，第二二進(jìn)制計數(shù)器2CNT2即產(chǎn)生進(jìn)位。將第二二進(jìn)制計數(shù)器2CNT2的進(jìn)位輸出加到第一八進(jìn)制計數(shù)器8CNT1的啟動端，而它的時鐘端接收時鐘信號。這樣，第二二進(jìn)制計數(shù)器2CNT2產(chǎn)生進(jìn)位輸出時，第一八進(jìn)制計數(shù)器8CNT1即對時鐘計數(shù)，產(chǎn)生行地址位c4，c3和c2。因此，組合第二基-18計數(shù)器18CNT2的列地址位c9，c8，c7，c6和c5、八進(jìn)制計數(shù)器8CNT1的行地址位c4，c3和c2、第一二進(jìn)制計數(shù)器2CNT1的行地址位c1、和第二二進(jìn)制計數(shù)器2CNT2的行地址位c0，來產(chǎn)生交錯讀出地址。圖4表示按照CDMAPCS移動臺的SP-3384標(biāo)準(zhǔn)，以數(shù)據(jù)速率2400bps和3600bps將數(shù)據(jù)寫入交替存儲器時的數(shù)據(jù)排列。雖然在該交替存儲器中的地址與9600bps和14400bps的情況一樣，但數(shù)據(jù)速率2400bps和3600bps比數(shù)據(jù)速率9600bps和14400bps低三倍。于是，將以數(shù)據(jù)速率2400bps和3600bps寫入交替存儲器中的數(shù)據(jù)寫在四個順序的地址上。因此，如圖4所示，對于整個數(shù)據(jù)同樣的數(shù)據(jù)出現(xiàn)了四次。然而，在交織期間，通過地址單元使數(shù)據(jù)交錯。在交織期間，根據(jù)交錯讀出地址讀出順序?qū)懺谒膫€地址中的數(shù)據(jù)，圖6中示出了交錯讀出地址的行的順序。即，圖6專門示出了來自交錯讀出地址的行地址輸出的順序。如圖所示，在數(shù)據(jù)速率為2400bps和3600bps的行讀出順序是1，5，2，6，3，7，4，8，9，13，…和32。也就是，數(shù)據(jù)速率為2400bps和3600bps的讀出順序是在第1行讀18列然后在第5行讀18列，等等。應(yīng)注意，此列順序與數(shù)據(jù)速率為9600bps和14400bps時一樣，但行順序改變了。通過00000，00100，00001，00101，00010，00110，…和11111表示根據(jù)行讀出順序的行地址位c4，c3，c2，c1和c0。從上述可知，在數(shù)據(jù)速率為2400bps和3600bps時，行地址位c2先被觸發(fā)，然后按照位c0，c1，c3和c4的順序觸發(fā)。因此，通過改變數(shù)據(jù)速率9600bps和14400bps的交錯讀出地址產(chǎn)生器的輸出，可實現(xiàn)對于數(shù)據(jù)速率2400bps和3600bps的交錯讀出地址產(chǎn)生器。即，將數(shù)據(jù)速率9600bps和14400bps的交錯地址產(chǎn)生器的輸出位c0，c1和c2分別變?yōu)槲籧2，c0和c1，來實現(xiàn)對于數(shù)據(jù)速率2400bps和3600bps的交錯讀出地址產(chǎn)生器。圖9示出對于數(shù)據(jù)速率2400bps和3600bps的交錯讀出地址產(chǎn)生器。該交錯讀出地址產(chǎn)生器按照交錯讀出地址的順序產(chǎn)生交錯讀出地址。該交錯讀出地址產(chǎn)生器包括第三基-18計數(shù)器18CNT3、第一和第二基-4計數(shù)器4CNT1和4CNT2、以及第三二進(jìn)制(基-2)計數(shù)器2CNT3。以與圖7所示的9600bps和14400bps的交錯讀出地址產(chǎn)生器的第一基-18計數(shù)器18CNT1的同樣方式，第三基-18計數(shù)器18CNT3產(chǎn)生列地址位c9，c8，c7，c6和c5及進(jìn)位輸出。將第三基-18計數(shù)器18CNT3的進(jìn)位輸出加到第三二進(jìn)制計數(shù)器2CNT3的啟動端，而在它的時鐘端接收時鐘信號。于是，第三基-18計數(shù)器18CNT3一產(chǎn)生進(jìn)位輸出，第三二進(jìn)制計數(shù)器2CNT3即對時鐘計數(shù)，產(chǎn)生地址位c2。當(dāng)?shù)刂肺籧2從1變?yōu)?時，第三二進(jìn)制計數(shù)器2CNT3產(chǎn)生進(jìn)位。將第三二進(jìn)制計數(shù)器2CNT3的進(jìn)位輸出加到第一基-4計數(shù)器4CNT1的啟動端，而在它的時鐘端接收時鐘信號。當(dāng)?shù)谌M(jìn)制計數(shù)器2CNT3一產(chǎn)生進(jìn)位，第一基-4計數(shù)器4CNT1即對時鐘計數(shù)，產(chǎn)生地址位c1和c0。當(dāng)?shù)刂肺籧1和c0從11變?yōu)?0時，第一基-4計數(shù)器4CNT1產(chǎn)生進(jìn)位。將第一基-4計數(shù)器4CNT1的進(jìn)位輸出加到第二基-4計數(shù)器4CNT2的啟動端，而在它的時鐘端接收時鐘信號。于是，當(dāng)?shù)谝换?4計數(shù)器4CNT1一產(chǎn)生進(jìn)位，第二基-4計數(shù)器4CNT2即對時鐘計數(shù)，產(chǎn)生地地位c4和c3。因此，通過第三基-18計數(shù)器18CNT3的地址位c9，c8，c7，c6，c5、第二基-4計數(shù)器4CNT2的地址位c4和c3、第三二進(jìn)制計數(shù)器2CNT3的地址位c2、和第一基-4計數(shù)器4CNT1的地址位c1和c0的組合，來產(chǎn)生交錯讀出地址。圖5表示按照CDMAPCS移動臺的SP-3384標(biāo)準(zhǔn)以數(shù)據(jù)速率為1200bps和1800bps將數(shù)據(jù)寫入交替存儲器時的數(shù)據(jù)排列。雖然在該交替存儲器中的地址與9600bps和14400bps時的一樣，但數(shù)據(jù)速率1200bps和1800bps比數(shù)據(jù)速率9600bps和14400bps低了七倍。于是，將以數(shù)據(jù)速率1200bps和1800bps寫入交替存儲器中的數(shù)據(jù)寫在八個順序的地址上。因此，如圖5中所示，對于整個數(shù)據(jù)，同一數(shù)據(jù)出現(xiàn)了八次。然而，在交織期間，通過地址單元對數(shù)據(jù)交織。在交織期間，根據(jù)交錯讀出地址讀出順序?qū)懭氚藗€地址中的數(shù)據(jù)，圖6中示出了交錯讀出地址的行的順序。即，圖6專門示出了來自該交錯讀出地址的行地址的順序。如圖所示，在數(shù)據(jù)速率為1200bps和1800bps時行的讀出順序是1，9，2，10，3，11，4，12，5，…和32。即，數(shù)據(jù)速率為1200bps和1800bps時的讀出順序是在第1行讀18列，然后在第9行讀18列，等等。應(yīng)注意，該列順序與數(shù)據(jù)速率為9600bps和14400bps的情況是一樣的，但行順序改變了。通過00000，01000，00001，01001，00010，01011，…和11111來表示按照行的讀出順序的行地址位c4，c3，c2，c1和c0。從上述可知，在數(shù)據(jù)速率為1200bps和1800bps時，位c3是首先觸發(fā)的，然后按照位c0，c1，c2和c4的順序觸發(fā)。因此，通過改變數(shù)據(jù)速率9600bps和14400bps的交錯讀出地址產(chǎn)生器的輸出，可實現(xiàn)數(shù)據(jù)速率1200bps和1800bps的交錯讀出地址產(chǎn)生器。即將數(shù)據(jù)速率9600bps和14400bps的交錯讀出地址產(chǎn)生器的輸出位c0，c1，c2和c3分別變?yōu)閏3，c0，c1和c2，以實現(xiàn)數(shù)據(jù)速率1200bps和1800bps的交錯讀出地址產(chǎn)生器。圖10表示數(shù)據(jù)速率1200bps和1800bps的交錯讀出地址產(chǎn)生器。該交錯讀出地址產(chǎn)生器按照交錯讀出地址的順序產(chǎn)生交錯讀出地址。該交錯讀出地址產(chǎn)生器包括第四基-18計數(shù)器18CNT4、第五和第六二進(jìn)制計數(shù)器2CNT5和2CNT6、以及第二八進(jìn)制(基-8)計數(shù)器8CNT2。第四基-18計數(shù)器18CNT4以與圖7所示的9600bps和14400bps的交錯讀出地址產(chǎn)生器的第一基-18計數(shù)器18CNT1的同樣方式產(chǎn)生列地址位c9，c8，c7，c6和c5及進(jìn)位輸出。將第四基-18計數(shù)器18CNT4的進(jìn)位輸出加到第五二進(jìn)制計數(shù)器2CNT5的啟動端，而在它的時鐘端接受時鐘信號。這樣，當(dāng)?shù)谒幕?18計數(shù)器18CNT4一產(chǎn)生進(jìn)位輸出，第五二進(jìn)制計數(shù)器2CNT5即對時鐘計數(shù)，以產(chǎn)生地址位c3。當(dāng)?shù)刂肺籧3從1變?yōu)?時，第五二進(jìn)制計數(shù)器2CNT5產(chǎn)生進(jìn)位。將第五二進(jìn)制計數(shù)器2CNT5的進(jìn)位輸出加到第二八進(jìn)制計數(shù)器8CNT2的啟動端，而在它的時鐘端接收時鐘信號。于是，當(dāng)?shù)谖宥M(jìn)制計數(shù)器2CNT5產(chǎn)生進(jìn)位，第二八進(jìn)制計數(shù)器8CNT2即對時鐘計數(shù)，以產(chǎn)生地址位c2，c1和c0。當(dāng)?shù)刂肺籧2，c1和c0從111變?yōu)?00時，第二八進(jìn)制計數(shù)器8CNT2產(chǎn)生進(jìn)位。將第二八進(jìn)制計數(shù)器8CNT2的進(jìn)位輸出加到第六二進(jìn)制計數(shù)器2CNT6的啟動端，而在它的時鐘端接收時鐘信號。于是，當(dāng)?shù)诙诉M(jìn)制計數(shù)器8CNT2一產(chǎn)生進(jìn)位，第六二進(jìn)制計數(shù)器2CNT6即對時鐘計數(shù)，以產(chǎn)生地址位c4。因此，通過第四基-18計數(shù)器18CNT4的地址位c9，c8，c7，c6和c5、第六二進(jìn)制計數(shù)器2CNT6的地址位c4、第五二進(jìn)制計數(shù)器2CNT5的地址位c3、和第二八進(jìn)制計數(shù)器8CNT2的地址位c2，c1和c0的組合，產(chǎn)生交錯讀出地址。如上所述，通過簡單地改變圖7中所示的9600bps和14400bps的交錯讀出地址產(chǎn)生器的輸出，根據(jù)數(shù)據(jù)速率，可自由地產(chǎn)生交錯讀出地址。因此，通過根據(jù)數(shù)據(jù)速率簡單地改變圖7所示的9600bps和14400bps的交錯讀出地址產(chǎn)生器的輸出，就可實現(xiàn)每種數(shù)據(jù)速率的交錯讀出地址產(chǎn)生器。圖11表示本發(fā)明另一實施例的用于產(chǎn)生交錯讀出地址的可變交錯讀出地址產(chǎn)生器。如圖所示，該可變交錯讀出地址產(chǎn)生器包括第五基-18計數(shù)器18CNT5，第二基-32計數(shù)器32CNT2，和多路復(fù)用器MUX。以與圖7所示的9600bps和14400bps的交錯讀出地址產(chǎn)生器的第一基-18計數(shù)器18CNT1的同樣方式，第五基-18計數(shù)器18CNT5產(chǎn)生列地址位c9，c8，c7，c6和c5及進(jìn)位輸出。將第五基-18計數(shù)器18CNT5的進(jìn)位輸出加到第二基-32計數(shù)器32CNT2的啟動端，而在它的時鐘端接收時鐘信號。于是，當(dāng)?shù)谖寤?18計數(shù)器18CNT5一產(chǎn)生進(jìn)位輸出，第二基-32計數(shù)器32CNT2即對時鐘計數(shù)，以產(chǎn)生地址位c4′，c3′，c2′，c1′和c0′。多路復(fù)用器MUX從第二基-32計數(shù)器32CNT2接收地址位c3′，c2′，c1′和c0′，根據(jù)數(shù)據(jù)速率選擇信號S3，S2，S1和S0產(chǎn)生地址位c3，c2，c1和c0。表3示出該多路復(fù)用器MUX的真值表。表3從表3可知，多路復(fù)用器MUX根據(jù)數(shù)據(jù)速率選擇信號S3，S2，S1和S0產(chǎn)生不同的地址c3，c2，c1和c0。例如，在數(shù)據(jù)速率為9600bps和14400bps的情況下，多路復(fù)用器MUX在輸出端c3，c2，c1和c0分別產(chǎn)生數(shù)據(jù)位c3′，c2′，c1′和c0′。此時，該交錯讀出地址產(chǎn)生器具有與圖7的交錯讀出地址產(chǎn)生器一樣的功能。通過第五基-18計數(shù)器18CNT5的地址位c9，c8，c7，c6和c5、第二基-32計數(shù)器32CNT2的地址位c4、和多路復(fù)用器MUX的地址位c3，c2，c1和c0的組合，來產(chǎn)生9600bps和14400bps的交錯讀出地址。另外，在數(shù)據(jù)速率為4800bps和7200bps情況下，多路復(fù)用器MUX在輸出端c3，c2，c1和c0分別產(chǎn)生數(shù)據(jù)位c3′，c2′，c1′和c0′。此時，該交錯讀出地址產(chǎn)生器具有與圖8的交錯讀出地址產(chǎn)生器一樣的功能。通過第五基-18計數(shù)器18CNT5的地址位c9，c8，c7，c6和c5、第二基-32計數(shù)器32CNT2的地址位c4、和多路復(fù)用器MUX的地址位c3，c2，c1和c0的組合，產(chǎn)生4800bps和7200bps的交錯讀出地址。在數(shù)據(jù)速率為2400bps和3600bps的情況下，多路復(fù)用器MUX在輸出端c3，c2，c1和c0分別產(chǎn)生數(shù)據(jù)位c3′，c2′，c1′和c0′。此時，交錯讀出地址產(chǎn)生器具有與圖9的交錯讀出地址產(chǎn)生器一樣的功能。通過第五基-18計數(shù)器18CNT5的地址位c9，c8，c7，c6和c5、第二基-32計數(shù)器32CNT2的地址位c4、和多路復(fù)用器MUX的地址位c3，c2，c1和c0的組合，產(chǎn)生2400bps和3600bps的交錯讀出地址。另外，在數(shù)據(jù)速率為1200bps和1800bps的情況下，多路復(fù)用器MUX在輸出端c3，c2，c1和c0分別產(chǎn)生數(shù)據(jù)位c3′，c2′，c1′和c0′。此時，交錯讀出地址產(chǎn)生器具有與圖10的交錯讀出地址產(chǎn)生器一樣的功能。通過第五基-18計數(shù)器18CNT5的地址位c9，c8，c7，c6和c5、第二基-32計數(shù)器32CNT2的地址位c4、和多路復(fù)用器MUX的地址位c3，c2，c1和c0的組合，產(chǎn)生1200bps和1800bps的交錯讀出地址。同時，多路復(fù)用器MUX由第1-第16與門AND1-AND16和第1-第4或門OR1-OR4組成。將來自第二基-32計數(shù)器32CNT2的地址位c0′加到第4、第7、第10和第13與門AND4、AND7、AND10和AND13。將來自第二基-32計數(shù)器32CNT2的地址位c1′加到第1、第5、第9和第14與門AND1、AND5、AND9和AND14。將來自第二基-32計數(shù)器32CNT2的地址位c2′加到第2、第6、第11和第15與門AND2、AND6、AND11和AND15。此外，將來自第二基-32計數(shù)器32CNT2的地址位c3′加到第3、第8、第12和第16與門AND3、AND8、AND12和AND16。將數(shù)據(jù)速率選擇信號S3共同加到第1-第4與門AND1-AND4。于是，第1-4一組與門AND1-AND4響應(yīng)邏輯高電平的數(shù)據(jù)速率選擇信號S3，在輸出端c3，c2，c1和c0分別產(chǎn)生地址位c0′，c3′，c2′和c1′，以便產(chǎn)生1200bps和1800bps的交錯讀出地址。同樣，將數(shù)據(jù)速率選擇信號S2共同加到第5-第8與門AND5-AND8。于是，第5-8的一組與門AND5-AND8響應(yīng)邏輯高電平的數(shù)據(jù)速率選擇信號S2，在輸出端c3，c2，c1和c0分別產(chǎn)生地址位c3′，c0′，c2′和c1′，以便產(chǎn)生2400bps和3600bps的交錯讀出地址。將數(shù)據(jù)速率選擇信號S1共同加到第9-第12與門AND9-AND12。于是，第9-12的一組與門AND9-AND12響應(yīng)邏輯高電平的數(shù)據(jù)速率選擇信號S1，在輸出端c3，c2，c1和c0分別產(chǎn)生地址位c3′，c2′，c0′和c1′，以便產(chǎn)生4800bps和7200bps交錯讀出地址。再有，將數(shù)據(jù)速率選擇信號S0共同加到第13-第16與門AND13-AND16。于是，第13-16的一組與門AND13-AND16響應(yīng)邏輯高電平的數(shù)據(jù)速率選擇信號S0，在輸出端c3，c2，c1和c0分別產(chǎn)生地址位c3′，c2′，c1′和c0′，以便產(chǎn)生9600bps和14400bps的交錯讀出地址。第1或門OR1接收來自第1、5、9和13與門AND1、AND5、AND9和AND13的輸出，產(chǎn)生地址位c3。第2或門OR2接收來自第2、6、10和14與門AND2、AND6、AND10和AND14的輸出，產(chǎn)生地址位c2。第3或門OR3接收來自第3、7、11和15與門AND3、AND7、AND11和AND15的輸出，產(chǎn)生地址位c1。第4或門OR4接收來自第4、8、12和16與門AND4、AND8、AND12和AND16的輸出，產(chǎn)生地址位c0。如上所述，本發(fā)明的交錯讀出地址產(chǎn)生器是通過廉價的計數(shù)器實現(xiàn)的。而且，本發(fā)明的可變交錯讀出地址產(chǎn)生器包括一多路復(fù)用器，以產(chǎn)生各種數(shù)據(jù)速率的可變交錯讀出地址。因此，能夠提供廉價的交錯讀出地址產(chǎn)生器。以上詳細(xì)描述了本發(fā)明的最佳實施例，但應(yīng)了解，本領(lǐng)域的技術(shù)人員可按本發(fā)明的構(gòu)思作出各種修改，這仍然包括在權(quán)利要求書所限定的本發(fā)明范圍內(nèi)。權(quán)利要求1.一種交錯讀出地址產(chǎn)生器，包括基-18計數(shù)器，用于對基-18上輸入的時鐘計數(shù)，以產(chǎn)生列地址位；和基-32計數(shù)器，響應(yīng)來自所述基-18計數(shù)器的進(jìn)位輸出而啟動，用于對基-32上輸入的時鐘計數(shù)，以產(chǎn)生行地址位。2.根據(jù)權(quán)利要求1的交錯讀出地址產(chǎn)生器，其特征在于，所述交錯讀出地址產(chǎn)生器產(chǎn)生數(shù)據(jù)速率9600bps和14400bps的交錯讀出地址。3.根據(jù)權(quán)利要求1的交錯讀出地址產(chǎn)生器，其特征在于，所述交錯讀出地址產(chǎn)生器將所述基-32計數(shù)器的最小有效位(LSB)同所述基-32計數(shù)器的最小有效位加1位(LSB+1)互換，以產(chǎn)生數(shù)據(jù)速率4800bps和7200bps的交錯讀出地址。4.根據(jù)權(quán)利要求1的交錯讀出地址產(chǎn)生器，其特征在于，所述交錯讀出地址產(chǎn)生器將所述基-32計數(shù)器的最小有效位(LSB)變?yōu)樗龌?32計數(shù)器的最小有效位加2位(LSB+2)，將最小有效位加1位(LSB+1)變?yōu)樽钚∮行?LSB)，將最小有效位加2位(LSB+2)變?yōu)樽钚∮行患?位(LSB+1)，以產(chǎn)生數(shù)據(jù)速率2400bps和3600bps的交錯讀出地址。5.根據(jù)權(quán)利要求1的交錯讀出地址產(chǎn)生器，其特征在于，所述交錯讀出地址產(chǎn)生器將所述基-32計數(shù)器的最小有效位(LSB)變?yōu)樗龌?32計數(shù)器的最小有效位加3位(LSB+3)，將最小有效位加1位(LSB+1)變?yōu)樽钚∮行?LSB)，將最小有效位加2位(LSB+2)變?yōu)樽钚∮行患?位(LSB+1)，并將最小有效位加3位(LSB+3)變?yōu)樽钚∮行患?位(LSB+2)，以產(chǎn)生數(shù)據(jù)速率1200bps和1800bps的交錯讀出地址。6.一種交錯讀出地址產(chǎn)生器，包括基-18計數(shù)器，用于對基-18上輸入的時鐘計數(shù)，以產(chǎn)生列地址位；基-32計數(shù)器，響應(yīng)來自所述基-18計數(shù)器的進(jìn)位輸出而啟動，用于對基-32上輸入的時鐘計數(shù)，以產(chǎn)生一計數(shù)值；和多路復(fù)用器，根據(jù)第1-第4數(shù)據(jù)速率選擇信號改變所述基-32計數(shù)器的輸出位的位置，以可變地產(chǎn)生行地址位。7.根據(jù)權(quán)利要求6的交錯讀出地址產(chǎn)生器，其特征在于，所述多路復(fù)用器響應(yīng)第一數(shù)據(jù)速率選擇信號，輸出所述基-32計數(shù)器的輸出位，以產(chǎn)生數(shù)據(jù)速率9600bps和14400bps的交錯讀出地址。8.根據(jù)權(quán)利要求6的交錯讀出地址產(chǎn)生器，其特征在于，所述多路復(fù)用器響應(yīng)第二數(shù)據(jù)速率選擇信號，將所述基-32計數(shù)器的最小有效位(LSB)同最小有效位加1位(LSB+1)互換，以產(chǎn)生數(shù)據(jù)速率4800bps和7200bps的交錯讀出地址。9.根據(jù)權(quán)利要求6的交錯讀出地址產(chǎn)生器，其特征在于，所述多路復(fù)用器響應(yīng)第三數(shù)據(jù)速率選擇信號，將所述基-32計數(shù)器的最小有效位(LSB)變?yōu)樽钚∮行患?位(LSB+2)，將最小有效位加2位(LSB+2)變?yōu)樽钚∮行患?位(LSB+1)，并將最小有效位加1位(LSB+1)變?yōu)樽钚∮行?LSB)，以產(chǎn)生數(shù)據(jù)速率2400bps和3600bps的交錯讀出地址。10.根據(jù)權(quán)利要求6的交錯讀出地址產(chǎn)生器，其特征在于，所述多路復(fù)用器響應(yīng)第四數(shù)據(jù)速率選擇信號，將所述基-32計數(shù)器的最小有效位(LSB)變?yōu)樽钚∮行患?位(LSB+3)，將最小有效位加3位(LSB+3)變?yōu)樽钚∮行患?位(LSB+2)，將最小有效位加2位(LSB+2)變?yōu)樽钚∮行患?位(LSB+1)，并將最小有效位加1位(LSB+1)變?yōu)樽钚∮行?LSB)，以產(chǎn)生數(shù)據(jù)速率1200bps和1800bps的交錯讀出地址。全文摘要一種在CDMA(碼分多址)移動通信端用的數(shù)字復(fù)用器的交錯讀出地址產(chǎn)生器,包括:基－18計數(shù)器,用于對輸入到基－18的時鐘計數(shù),以產(chǎn)生列地址位;基－32計數(shù)器,響應(yīng)來自基－18計數(shù)器的進(jìn)位輸出而啟動,用于對輸入到基－32的時鐘計數(shù),以產(chǎn)生行地址位;多路復(fù)用器,根據(jù)數(shù)據(jù)速率選擇信號改變基－32計數(shù)器的輸出位的位置,以可變地產(chǎn)生行地址位。文檔編號H03M13/27GK1181661SQ9712111公開日1998年5月13日申請日期1997年9月30日優(yōu)先權(quán)日1996年10月2日發(fā)明者金大中申請人:三星電子株式會社