專利名稱：用于可編程邏輯電路的結(jié)構(gòu)和互連方案的制作方法
本申請(qǐng)是轉(zhuǎn)讓給本發(fā)明受讓人的、申請(qǐng)日為1993年8月3日、申請(qǐng)?zhí)枮镹O.08/101,197的專利申請(qǐng)的后續(xù)申請(qǐng)(CIP)。
本發(fā)明涉及到可編程邏輯電路領(lǐng)域，特別是，本發(fā)明涉及到一種與可編程邏輯電路相關(guān)的結(jié)構(gòu)和互連方案。
當(dāng)剛剛開始引入集成電路(IC)時(shí)，其價(jià)格極為昂貴，且其性能亦極為有限。半導(dǎo)體技術(shù)的迅速發(fā)展使得在增加IC芯片性能的同時(shí)，極大地減少了其成本。但是，用于設(shè)計(jì)、布局和制造專用的、用戶定制的IC的處理仍需要相當(dāng)大的花費(fèi)，對(duì)于那些只須制造少量用戶所設(shè)計(jì)的IC的場(chǎng)合特別是如此。另外，周轉(zhuǎn)時(shí)間(即從最初設(shè)計(jì)到最終產(chǎn)品所需的時(shí)間)通常是相當(dāng)長(zhǎng)的，特別是，對(duì)于復(fù)雜電路設(shè)計(jì)來講更是如此。對(duì)于電子和計(jì)算機(jī)產(chǎn)品而言，從開始設(shè)計(jì)到商品化，其要求是非常嚴(yán)格的。另外，對(duì)于用戶設(shè)計(jì)的IC而言，有效改變其最初設(shè)計(jì)是非常困難的。它需要花費(fèi)很多的時(shí)間、人力和物力來進(jìn)行任意一個(gè)所需的改變。
從克服與用戶IC相關(guān)的缺點(diǎn)的角度來看，在很多場(chǎng)合下，現(xiàn)場(chǎng)可編程門陣列(FPGA)提供了很吸引人的解決辦法。簡(jiǎn)言之，所述的FPGA是一種標(biāo)準(zhǔn)的、高密度的、流行的IC，它可以由用戶進(jìn)行編程以獲得所需之結(jié)構(gòu)。電路設(shè)計(jì)者首先規(guī)定所需的邏輯功能，然后對(duì)FPGA進(jìn)行編程，以對(duì)輸入信號(hào)進(jìn)行處理。借此，以一種快速和有效的方式對(duì)所述的FPGA進(jìn)行設(shè)計(jì)、鑒定和修改。在邏輯密度要求和產(chǎn)量的基礎(chǔ)上，根據(jù)成本和到商品化所需時(shí)間，F(xiàn)PGA是一個(gè)優(yōu)良的替代品。
一個(gè)典型的FPGA通常由環(huán)繞可配置邏輯塊的一個(gè)內(nèi)矩陣的多個(gè)I/O塊的一個(gè)外環(huán)組成。駐留于一個(gè)FPGA四周的所述I/O部件是用戶可編程的，從而，使得每一塊可以被單獨(dú)編程，以作為一個(gè)輸入端或輸出端和也能夠被作為三態(tài)部件。每個(gè)邏輯塊通常包括一個(gè)可編程組合邏輯和多個(gè)存儲(chǔ)寄存器。所述組合邏輯被用于根據(jù)它的輸入變化執(zhí)行布爾函數(shù)。所述寄存器通常是由一個(gè)邏輯塊輸入直接進(jìn)行加載的，或是由一個(gè)組合邏輯進(jìn)行加載的。
互連資源占據(jù)著由多個(gè)邏輯塊形成的一個(gè)矩陣的行和列之間的通道以及所述邏輯塊和所述I/O塊之間的通道。這些互連資源提供了一個(gè)靈活性以控制在所述芯片上兩個(gè)指定點(diǎn)之間的互連。通常，金屬線的網(wǎng)絡(luò)在所述邏輯塊的行和列中水平和垂直地走向。多個(gè)可編程開關(guān)把所述多個(gè)邏輯塊和I/O塊的輸入和輸出連接到這些金屬線上。在行和列交點(diǎn)處的交點(diǎn)開關(guān)和轉(zhuǎn)換開關(guān)被用于將信號(hào)從一條線轉(zhuǎn)換到另一條線上。通常，多條很長(zhǎng)的線被用于貫穿所述芯片的整個(gè)長(zhǎng)度和/或?qū)挾取?br> 所述多個(gè)I/O塊、多個(gè)邏輯塊的功能和它們的相應(yīng)互連都可以被編程。通常，這些功能是由存儲(chǔ)在芯片上一個(gè)存儲(chǔ)器內(nèi)的配置程序加以控制的。所述配置程序是在加電時(shí)根據(jù)一個(gè)命令或作為初始化的一部分由一個(gè)微處理器進(jìn)行編程從一個(gè)外部存儲(chǔ)器自動(dòng)加載的。
在60年代，Minnick對(duì)FPGA的概念做了一個(gè)概括，他在下述文獻(xiàn)中描述了作為可配置器件的單元和單元陣列的概念“單元線性輸入邏輯，最后的報(bào)告”，SRI Proiect 4122 Contract AF 19(628)-498，Stanford Research Institute，Menlo Park，California，AFCRL 64-6DDC NO AD 433802(February 1964)，作者M(jìn)innick，R.C和Short，R.A；“Cobweb單元陣列”，Proceedings AFIPS Fall JointComputer Coference，Vol 27。Partlpp 327-341(1965)，作者M(jìn)innick R.C.；“單元邏輯，最后的報(bào)告”，SRI Project 5087 Contract AF 19(628)-4233，Stanfort Research Institute，Menlo Park，California AFCRL 66-613，(April 1966)，作者M(jìn)innick，R.C等和“微單元研究的報(bào)告”，Journal of the Association for Computing Machinery，Vol.14，No2，pp.203-241(April 1967)，作者M(jìn)innick，R.C。除了以啟動(dòng)器件間的相互連接的基于存儲(chǔ)器(例如，基于RAM的基于熔絲的或基于抗熔絲的)的方式以外，Minnick還討論了在相鄰單元之間的直接連接和使用總線作為另一種路徑的技術(shù)。Spandorfer(Stanford Research InstituteMenlo Park，Calif.，)在Constract AF 19(628)2907，AFCRL 64-66，DDCNo.AD433802(November 1965)發(fā)表的文章“在一個(gè)集成電路的陣列上邏輯功能的合成”討論了使用補(bǔ)償MOS雙向門作為在兩個(gè)可以通過存儲(chǔ)器裝置和相鄰單元互連被進(jìn)行編程的互連線之間進(jìn)行轉(zhuǎn)換的裝置。Wahlstrom，S.E在Electronics，Vol 40 No.25，11，Pp.90-95(December 1967)發(fā)表的文章“可編程邏輯陣列-極其廉價(jià)”中討論了以具有在相鄰單元之間進(jìn)行直接連接和數(shù)據(jù)總線網(wǎng)絡(luò)的相同單元的兩維陣列的基于RAM的可再配置邏輯陣列。
Shoup，(Carnegie-Mellon University，Pittsburgh.PA(March 1970))的博士論文“可編程單元邏輯陣列”中討論了可編程單元邏輯陣列、重申了很多與Minnick相同的概念和專業(yè)術(shù)語，并概括地重述了Wahlstrom的陣列。根據(jù)Shoup的觀點(diǎn)，相鄰連接的概念從簡(jiǎn)單的2-輸入、1-輸出的最鄰近連接擴(kuò)展到了8-鄰近的2路連接。Shoup還進(jìn)一步討論了使用總線作為互連結(jié)構(gòu)的一部分去改善一個(gè)陣列的功率和靈活性。對(duì)于常規(guī)的鄰近連接來講，可以使用總線在特別長(zhǎng)的距離上或在不方便的方向下傳送信號(hào)。這在從陣列外部向其內(nèi)部單元傳送輸入和輸出的過程中是特別有用的。
美國(guó)專利NO 4,020,469討論了一種可以進(jìn)行編程、測(cè)試和自修理的可編程邏輯陣列。美國(guó)專利NO 4,870,302引入了一種不使用鄰近直接互連的粗粒(coarsegrain)結(jié)構(gòu)，其中所有的編程連接是通過在一通道結(jié)構(gòu)中使用三組不同的總線而完成的。所述粗粒單元(稱之為可配置邏輯塊或CLB)包括所述CLB內(nèi)部基于RAM的以邏輯表查詢組合邏輯和觸發(fā)器，在這種場(chǎng)合下，用戶所規(guī)定的邏輯必須被映射到在所述CLB內(nèi)部可以得到的功能上去。美國(guó)專利NO 4,935,734引入了一種在每個(gè)單元內(nèi)部被規(guī)定為“與非”(NAND)、“或非”(NOR)或類似簡(jiǎn)單的邏輯功能的簡(jiǎn)單的邏輯功能單元?；ミB方案利用了直接鄰近和定向總線連接。美國(guó)專利NO 4,700,187和4,918,440規(guī)定了一個(gè)更加復(fù)雜的邏輯功能單元，其中，可以得到“異或”和“與”功能和寄存器位(比特)，并可以在所述單元之內(nèi)進(jìn)行選擇。較佳的連接方案是通過直接鄰近連接。使用雙向總線進(jìn)行連接也被包括在內(nèi)。
當(dāng)前的FPGA還有一些缺點(diǎn)。這些問題是由于使用了在制造廠家提供的芯片上給定了大量晶體管的低級(jí)電路所引起的。電路的使用受到三種因素的影響。第一種是在所述晶體管或細(xì)粒單元級(jí)用戶很容易使用的基本邏輯元件的功能和靈活性。第二種是簡(jiǎn)易性，就是要利用所述第一種邏輯元件在電路區(qū)域受到最小浪費(fèi)的情況下形成有意義的宏邏輯功能。最后一個(gè)因素就是這些宏邏輯功能的互連以便有效的執(zhí)行芯片級(jí)的設(shè)計(jì)。上述的所述細(xì)粒單元結(jié)構(gòu)利用基本邏輯元件向設(shè)計(jì)者提供了容易使用的和靈活的邏輯功能。
但是，對(duì)于緊湊和復(fù)雜的宏功能和芯片級(jí)路徑而言，把來自一個(gè)單元輸出的大量信號(hào)連接到其他單元輸入所需的互連資源可能被很快地用盡，并且，就所使用的硅面積來講，增加這些資源可能是非常昂貴的。其結(jié)果是，在細(xì)粒結(jié)構(gòu)設(shè)計(jì)中，由于不可訪問性，大部分單元或是被保留未被使用，或是所述單元被用做互連導(dǎo)線而不是用做邏輯。除了較低的邏輯應(yīng)用以外，這極大的增加了路徑延遲，或者，必須大量的增加路徑資源，從而導(dǎo)致電路尺寸的極大地增加。與擴(kuò)展路徑總線相耦合的所述粗粒結(jié)構(gòu)允許對(duì)把一個(gè)CLB的信號(hào)輸出連接到其它多個(gè)CLB的輸入進(jìn)行有效的改進(jìn)。在所述CLB互連級(jí)中，利用率是很高的。但是，困難在于劃分和映射復(fù)雜的邏輯功能以便將其裝入所述的CLB。如果所述CLB內(nèi)部的部分邏輯被保留未被使用，那么，所述CLB內(nèi)部的利用率(每單元面積使用的門的有效數(shù)量)可能很低。
使用現(xiàn)有技術(shù)FPGA的另一個(gè)問題是由于通常每個(gè)邏輯塊都被提供有固定數(shù)量的輸入端和固定數(shù)量的輸出端這樣一個(gè)事實(shí)而引起的。如果出于偶然，使得一個(gè)特定邏輯塊的所有輸出端都被占用了，那么，這個(gè)邏輯塊的其余部分也就變得沒用了。
因此，在現(xiàn)有技術(shù)的FPGA中就需要一種新的結(jié)構(gòu)，這種結(jié)構(gòu)在使小片尺寸最小化的同時(shí)，可以最大限度的使用一個(gè)FPGA。這種新的結(jié)構(gòu)應(yīng)當(dāng)可以在最低邏輯元件級(jí)根據(jù)用戶提出的功能和靈活性提供靈活性，在用戶很容易利用基本邏輯塊形成復(fù)雜邏輯功能的宏級(jí)提供每個(gè)單元面積的高密度，并最終在芯片級(jí)提供具有用于信號(hào)連接宏和基本邏輯元件的分級(jí)且均勻分布的路徑網(wǎng)絡(luò)的互連能力的高百分比。另外，新的結(jié)構(gòu)還應(yīng)當(dāng)能夠向用戶提供具有一定數(shù)量可選擇和可編程的用于單個(gè)邏輯塊的輸入和輸出端的靈活性，和提供一個(gè)可以調(diào)節(jié)FPGA尺寸范圍的可變規(guī)模結(jié)構(gòu)。
本發(fā)明涉及到用于可編程邏輯電路，諸如現(xiàn)場(chǎng)可編程門陣列(FPGA)的邏輯結(jié)構(gòu)和連接方案。這些可編程邏輯電路包括一定數(shù)量的、在輸入信號(hào)上執(zhí)行數(shù)字函數(shù)的單元。根據(jù)用戶的特別設(shè)計(jì)，某些單元被編程互連到一個(gè)用以實(shí)現(xiàn)所需邏輯功能的特定結(jié)構(gòu)上。
在當(dāng)前的較佳實(shí)施例中，4個(gè)邏輯單元(2個(gè)輸入、1個(gè)輸出的邏輯門和1個(gè)D觸發(fā)器)形成了一個(gè)邏輯群(即一個(gè)2×2單元陣列)，和4組群形成了一個(gè)邏輯塊(即一個(gè)4×4單元陣列)。在每個(gè)群內(nèi)，具有一組被稱之為內(nèi)連矩陣(I-矩陣)的5個(gè)內(nèi)連線，每一個(gè)與4個(gè)門的每一個(gè)的輸出和可連接到其它單元的輸入的D觸發(fā)器相連。在每個(gè)邏輯塊內(nèi)，每個(gè)群內(nèi)的I-矩陣可以通過一個(gè)傳遞門(passgate)擴(kuò)展到一個(gè)相鄰的群，以形成所述邏輯塊內(nèi)的連接(從而擴(kuò)展互連范圍)。在每個(gè)邏輯塊內(nèi)部，具有被稱之為塊連接器(BC)的相關(guān)訪問線組。所述塊連接器提供對(duì)那些相同邏輯塊各個(gè)單元的訪問及其間的可連接性。換言之，一個(gè)邏輯塊的多個(gè)單元中每一個(gè)單元的每一個(gè)輸入和輸出端都可以被連接到與那個(gè)邏輯塊相應(yīng)的一組塊連接器上。適當(dāng)?shù)厥褂肐-矩陣和相同邏輯塊內(nèi)的塊連接器，一組信號(hào)可以被進(jìn)行內(nèi)部連接而不必使用該邏輯塊以外的任何資源。一定數(shù)量的可編程開關(guān)被用于控制所述塊連接器中的哪一些將被一起連接到所述邏輯塊內(nèi)多個(gè)單元的一組輸入端和/或輸出端上，以用于對(duì)當(dāng)前邏輯塊外部的信號(hào)進(jìn)行外部訪問連接。換言之，一個(gè)將被進(jìn)行當(dāng)前邏輯塊以外的外部連接的邏輯塊內(nèi)的輸入和/或輸出端子被通過當(dāng)前邏輯塊內(nèi)的塊連接器進(jìn)行訪問或連接。
為了在各邏輯塊之間傳送信號(hào)，均勻分布的多級(jí)結(jié)構(gòu)(MLA)路徑網(wǎng)絡(luò)被用于提供在各個(gè)塊連接器之間的可連接性。利用可編程開關(guān)去控制第一級(jí)MLA路徑網(wǎng)絡(luò)線中的哪一些將被連接到一起。一些附加的可編程開關(guān)被用于控制所述塊連接器中的哪一些將被連接到規(guī)定的第一級(jí)MLA路徑線上。例如，多個(gè)開關(guān)可以被編程，以允許屬于一個(gè)邏輯塊的源單元被連接到屬于不同邏輯塊的目標(biāo)單元。這是通過根據(jù)所述的距離，把所述源單元經(jīng)過一個(gè)或多個(gè)塊連接器連接到第一級(jí)MLA、其它級(jí)MLA、并向下通過遞降級(jí)MLA級(jí)返回到所述第一級(jí)MLA、最后通過目標(biāo)單元的塊連接器而實(shí)現(xiàn)的。借此，塊連接器和第一級(jí)MLA路徑網(wǎng)絡(luò)提供了一個(gè)8×8單元陣列的可互連性，稱為一個(gè)塊群。
在本發(fā)明中，可以利用MLA路徑網(wǎng)絡(luò)附加級(jí)執(zhí)行較大單元陣列的互連。例如，可以利用第二級(jí)MAL路徑網(wǎng)絡(luò)線實(shí)現(xiàn)被稱為塊區(qū)段的16×16單元陣列的互連，以提供各第一級(jí)MLA路徑線之間的互連性，借此，以進(jìn)行不同塊群之間的連接。每級(jí)MLA具有相應(yīng)數(shù)量的開關(guān)，用于提供那一級(jí)路徑網(wǎng)絡(luò)的可編程互連。附加開關(guān)轉(zhuǎn)換網(wǎng)絡(luò)被用于提供各級(jí)MLA之間的可連接性。
在一個(gè)實(shí)施例中，多個(gè)開關(guān)被用于提供兩個(gè)不同組塊連接器之間的可連接性。而且，可以包括開關(guān)以提供在一個(gè)MLA特定級(jí)的不同組MLA路徑線之間的可連接性。這增加了傳送的靈活性。
在本發(fā)明中，所有的MLA路徑網(wǎng)絡(luò)線都是雙向的。所述的開關(guān)包括可編程雙向傳遞門。對(duì)于增加數(shù)量的級(jí)，可能需要多個(gè)驅(qū)動(dòng)器，以提供用于驅(qū)動(dòng)所述路徑線、傳遞門和相關(guān)負(fù)載等的必須的轉(zhuǎn)換。在一個(gè)實(shí)施例中，所述開關(guān)被用于提供各組塊連接器之間的可編程的可連接性?？梢岳枚鄠€(gè)附加開關(guān)去提供在第一級(jí)MLA各組之間的可編程的可連接性。對(duì)于較高級(jí)的MLA可以重復(fù)這個(gè)方案。
本發(fā)明借助于舉例加以說明，但不受這些例子的限制。在附圖中，相同的標(biāo)號(hào)表示類似的元件。其中

圖1的方框圖示出了可以實(shí)踐本發(fā)明的現(xiàn)場(chǎng)可編程門陣列邏輯；圖2A示出了個(gè)別單元的一個(gè)例子；圖2B示出了個(gè)別單元的另一個(gè)例子；圖3A示出了一個(gè)邏輯群；圖3B示出了一個(gè)邏輯群的I-矩陣內(nèi)部連接向一個(gè)鄰近邏輯群的擴(kuò)展；圖4A示出了一個(gè)具有垂直塊連接器的邏輯群的例子；圖4B示出了一個(gè)具有水平塊連接器的邏輯群的例子；圖5A示出了一個(gè)到與一個(gè)邏輯塊和級(jí)1MLA轉(zhuǎn)向點(diǎn)(turnpoint)相關(guān)的級(jí)1MLA轉(zhuǎn)換網(wǎng)絡(luò)的8個(gè)塊連接器；圖5B示出了一個(gè)級(jí)1MLA轉(zhuǎn)向點(diǎn)；圖5C示出了一個(gè)轉(zhuǎn)換網(wǎng)絡(luò)；圖6示出了用于一個(gè)塊群的路徑網(wǎng)絡(luò)；圖7A示出了一個(gè)塊區(qū)段的方框圖；圖7B示出了級(jí)1到級(jí)2的MLA路徑轉(zhuǎn)換網(wǎng)絡(luò)；圖8A示出了一個(gè)區(qū)段群；圖8B示出了級(jí)2到級(jí)3的MLA路徑轉(zhuǎn)換網(wǎng)絡(luò)；圖9示出了一個(gè)用于在邏輯塊和所述MLA級(jí)之間提供可連接性的分級(jí)的多級(jí)路徑網(wǎng)絡(luò)的實(shí)施例；圖10示出了另一個(gè)用于在邏輯塊和所述MLA級(jí)之間提供可連接性的分級(jí)的多級(jí)路徑網(wǎng)絡(luò)的實(shí)施例；圖11的方框圖示出了所述分級(jí)路徑網(wǎng)絡(luò)的一個(gè)實(shí)施例，其中，兩組塊連接器對(duì)多個(gè)相同的MLA線進(jìn)行訪問；圖12的方框圖示出了部分多級(jí)路徑網(wǎng)絡(luò)，該網(wǎng)絡(luò)包含多個(gè)到具有MLA插頭的MLA-3級(jí)的塊連接器以用于較高級(jí)的路徑網(wǎng)絡(luò)；圖13示出了一個(gè)MLA-1轉(zhuǎn)向網(wǎng)絡(luò)；圖14示出了一個(gè)MLA-2轉(zhuǎn)向網(wǎng)絡(luò)；圖15示出了一個(gè)MLA-3轉(zhuǎn)向網(wǎng)絡(luò)；圖16示出了一個(gè)用于MLA-4層的路徑網(wǎng)絡(luò)以及得以使所述MLA-4線被訪問的一個(gè)機(jī)構(gòu)的實(shí)施例；圖17示出了三個(gè)不同開關(guān)的實(shí)施例；圖18示出了一個(gè)用于MLA-5層的路徑網(wǎng)絡(luò)以及得以使所述MLA-5線被訪問的一個(gè)機(jī)構(gòu)的實(shí)施例。
下面，描述用于可編程邏輯電路的結(jié)構(gòu)和互連方案。在下面的描述中，為了解釋的目的，作出了一些諸如組合邏輯、單元結(jié)構(gòu)、單元數(shù)量等的詳細(xì)規(guī)定，以便提供對(duì)本發(fā)明的完整理解。但是，對(duì)于本專業(yè)技術(shù)領(lǐng)域以內(nèi)的技術(shù)人員來講很明顯，沒有這些詳細(xì)規(guī)定照樣可以實(shí)施本發(fā)明。在其它的一些例子中，以方框圖的形式示出了一些極為公知的結(jié)構(gòu)和器件，以避免不必要地使本發(fā)明變得難以理解。還應(yīng)當(dāng)注意，本發(fā)明與一些包括(但不限于)靜態(tài)隨機(jī)存取存儲(chǔ)器(SRAM)、動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAM)、熔絲，抗熔絲，可擦可編程只讀存儲(chǔ)器(EPROM)、電可擦可編程只讀存儲(chǔ)器(EEPROM)、FLASH、和鐵電工藝在內(nèi)的各種工藝有關(guān)。
參看圖1，標(biāo)號(hào)100表示可以實(shí)現(xiàn)本發(fā)明的一個(gè)現(xiàn)場(chǎng)可編程門陣列邏輯的方框圖。I/O邏輯方框102、103、111和112提供在所述FPGA的外部插件端子和內(nèi)部用戶邏輯之間直接的或通過所述I/O到核心的接口104、105、113和114的多個(gè)接口。四個(gè)接口方框104、105、113和114提供核心106和I/O邏輯102、103、111和112之間的去耦合。核心106包括通過I-矩陣101內(nèi)連和通過MLA路徑網(wǎng)絡(luò)108互連的一定數(shù)量的群107。
控制/編程邏輯109被用于控制對(duì)位線和字線進(jìn)行編程的所有的位(比特)。對(duì)于抗熔絲或熔絲技術(shù)來講，施加高電壓/電流以燒熔或連接一個(gè)熔絲。對(duì)于EEPROM、FLASH或鐵電技術(shù)，在編程周期之前有一個(gè)擦除周期，編程周期用于對(duì)存儲(chǔ)器位(比特)的邏輯狀態(tài)進(jìn)行編程。為使失真最小化，使用了單獨(dú)的時(shí)鐘/復(fù)位邏輯，以在組的基礎(chǔ)上提供時(shí)鐘和復(fù)位線。
在當(dāng)前的較佳實(shí)施例中，所述群107中的每一個(gè)都包含有被稱之為一個(gè)邏輯群的4個(gè)單元的2×2分級(jí)結(jié)構(gòu)。圖2A和2B示出了各單元200和250的例子。單元200根據(jù)兩個(gè)輸入信號(hào)(A和B)執(zhí)行多種邏輯功能，并提供一個(gè)輸出信號(hào)X。在當(dāng)前的較佳實(shí)施例中，單元200包括一個(gè)XOR門201、一個(gè)兩輸入NAND門202和一個(gè)兩輸入NOR門203。但是應(yīng)當(dāng)注意，在其它實(shí)施例中，單元200還可以包括各種其它類型的門和/或它們的組合。單元250包括與D觸發(fā)器260相耦合的單元200。單元200的輸出X可以被編程，以通過激活開關(guān)218直接連接到D觸發(fā)器門204的數(shù)據(jù)輸入端D。所述數(shù)據(jù)輸入端D可以被訪問，以作為組合單元250的第三輸入。
兩個(gè)輸入信號(hào)A和B中的每一個(gè)和D觸發(fā)器的D輸入可以根據(jù)開關(guān)206-211的狀態(tài)被反向或不反向。激活開關(guān)206、208和210使得信號(hào)A、B和D被驅(qū)動(dòng)器212-214以非反向形式驅(qū)動(dòng)到門201-204。激活開關(guān)207、209和211使輸入信號(hào)A、B和D在傳送給門201-204之前被反相器215-217反相。這六個(gè)開關(guān)可以可以根據(jù)用戶的編程被單獨(dú)的接通和關(guān)斷。
注意，XOR門201、NAND門202和NOR門203也可以通過把輸出信號(hào)傳送給下一級(jí)被用于執(zhí)行XNOR、AND和OR，借此，如上所述地使信號(hào)被反相。
三個(gè)開關(guān)219-221被分別耦合到三個(gè)門201-203的輸出端。這三個(gè)開關(guān)再次被用戶編程。借此，用戶能夠規(guī)定門201-203輸出端的哪一個(gè)輸出將被作為單元200的輸出X傳送給驅(qū)動(dòng)器224。
前述開關(guān)206-211、218-221由一個(gè)雙向編程控制的傳遞門組成。根據(jù)控制信號(hào)的狀態(tài)，這些開關(guān)或被導(dǎo)通(即在信號(hào)線上傳送信號(hào))或被截止(即不在信號(hào)線上傳送信號(hào))。在下面部分中描述的開關(guān)類似地由編程控制的傳遞門組成。
現(xiàn)在參看圖3A，該圖示出了一個(gè)邏輯群107。在當(dāng)前的較佳實(shí)施例中，所述邏輯群107包括4個(gè)單元301-304、一個(gè)D觸發(fā)器305、25個(gè)開關(guān)306-330和5根內(nèi)連線331-335。內(nèi)連線331-335和開關(guān)306-330形成了所述的I-矩陣。該I-矩陣提供了4個(gè)單元301-304中每一個(gè)的輸出X以及D觸發(fā)器305的輸出X到其它3個(gè)單元和D觸發(fā)器中每一個(gè)的至少一個(gè)輸入端的互連性。例如，單元303的輸出X可以通過啟動(dòng)開關(guān)306和307連接到單元302的輸入端A。同樣的，單元301的輸出X可以通過啟動(dòng)開關(guān)306和310連接到單元303的輸入端B。單元301的輸出X可以通過啟動(dòng)開關(guān)306和308連接到單元304的輸入端A。單元301的輸出X可以通過啟動(dòng)開關(guān)306和309連接到D觸發(fā)器305的輸入端D。
類似的，來自單元302的輸出X可以通過啟動(dòng)開關(guān)311和312連接到單元301的輸入A。來自單元302的輸出X可以通過啟動(dòng)開關(guān)311和315連接到單元303的輸入端A。來自單元302的輸出X可以通過啟動(dòng)開關(guān)311和313連接到單元304的輸入端B。單元302的輸出X可以通過啟動(dòng)開關(guān)311和314連接到D觸發(fā)器305的輸入端D。
類似的，來自單元303的輸出X可以通過啟動(dòng)開關(guān)326和327連接到單元301的輸入端B。來自單元303的輸出X可以通過啟動(dòng)開關(guān)326和328連接到單元302的輸入端A。來自單元303的輸出X可以通過啟動(dòng)開關(guān)326和329連接到單元304的輸入端B。單元303的輸出X可以通過啟動(dòng)開關(guān)326和330連接到D觸發(fā)器單元305的輸入端D。
就單元304而言，來自單元304的輸出X通過啟動(dòng)開關(guān)316和317連接到單元301的輸入端B。來自單元304的輸出X可以通過啟動(dòng)開關(guān)316和318連接到單元302的輸入端B。來自單元304的輸出X可以通過啟動(dòng)開關(guān)316和319連接到單元303的輸入端A。來自單元304的輸出X如圖2A所示可以通過啟動(dòng)開關(guān)218連接到D觸發(fā)器單元305的輸入端D。
就單元305而言，它的輸出可以通過啟動(dòng)開關(guān)320和321連接到單元301的A輸入端；通過啟動(dòng)開關(guān)320和322連接到單元302的B輸入端；通過啟動(dòng)開關(guān)320和325連接到單元303的B輸入端；通過啟動(dòng)開關(guān)320和323連接到單元304的A輸入端；和通過啟動(dòng)開關(guān)320和324連接到單元305自身的D輸入端。
可以看到，單元301-304和D觸發(fā)器305的每一個(gè)輸出都可以被連接到所述群內(nèi)部它的相鄰單元和/或觸發(fā)器中每一個(gè)的輸入端上。
在本發(fā)明當(dāng)前的較佳實(shí)施例中，每一個(gè)邏輯群都可以通過從每個(gè)邏輯塊內(nèi)部的相鄰群擴(kuò)展I-矩陣的傳遞門開關(guān)連接到每個(gè)邏輯塊內(nèi)部的所有的其它邏輯群上。圖3B示出了邏輯群107的單元301-304和D觸發(fā)器305的I-矩陣內(nèi)連線331-335經(jīng)過傳遞門開關(guān)336-355向同一個(gè)邏輯塊內(nèi)的相鄰邏輯群107的擴(kuò)展。
在本發(fā)明當(dāng)前的較佳實(shí)施例中，每個(gè)邏輯塊都可以被連接到所述FPGA的所有其它邏輯塊上。這是通過實(shí)現(xiàn)一個(gè)具有多層互連的結(jié)構(gòu)而實(shí)現(xiàn)的。重要的一點(diǎn)是要注意，這個(gè)多層路徑結(jié)構(gòu)是一個(gè)概念分級(jí)，而不是一個(gè)工藝或技術(shù)分級(jí)，因此，利用目前的硅處理技術(shù)是很容易實(shí)現(xiàn)的。互連的最底層被稱之為“塊連接器”。一組塊連接器提供相關(guān)邏輯塊(該塊由4個(gè)邏輯群或16個(gè)單元組成)內(nèi)部信號(hào)的訪問和互連。借此，通過使用擴(kuò)展的I矩陣和/或塊連接器可以將同一個(gè)邏輯塊內(nèi)不同組的邏輯群連接到那個(gè)組內(nèi)的其它邏輯群的任意一個(gè)上。再次將可編程雙向傳遞門用做開關(guān)以向用戶提供靈活性。
連接的下一級(jí)被稱之為“多級(jí)結(jié)構(gòu)(MLA)的級(jí)1”路徑網(wǎng)絡(luò)。MLA路徑網(wǎng)絡(luò)的級(jí)1提供多組塊連接器之間的互連?？删幊虃鬟f門開關(guān)被用于向用戶提供選擇哪一組塊連接器將被連接的能力。然后，來自一個(gè)邏輯塊組的第一邏輯塊可以被連接到屬于同一組的第二邏輯塊上。適當(dāng)?shù)拈_關(guān)被啟動(dòng)，以把所述的第一邏輯塊的塊連接器連接到MLA路徑網(wǎng)絡(luò)級(jí)1的路徑線上。MLA路徑網(wǎng)絡(luò)的級(jí)1的適當(dāng)開關(guān)被啟動(dòng)，以提供到第二邏輯塊的塊連接器到MLA路徑網(wǎng)絡(luò)的級(jí)1的路徑線的連接。適當(dāng)?shù)拈_關(guān)被啟動(dòng)，以連接被連接到所述第一和第二邏輯塊的塊連接器上的MLA路徑網(wǎng)絡(luò)級(jí)1的路徑線。另外，用戶還具有附加的靈活性，以對(duì)任意給定邏輯塊內(nèi)部的各個(gè)開關(guān)進(jìn)行編程，從而，執(zhí)行任意邏輯塊多個(gè)單元中每一個(gè)之間的所希望的內(nèi)連。
連接的下一級(jí)被稱之為“多級(jí)結(jié)構(gòu)(MLA)的級(jí)2”路徑網(wǎng)絡(luò)。MLA級(jí)2提供到各MLA級(jí)1的互連以執(zhí)行部件群的訪問和連接。用戶對(duì)雙向傳遞門開關(guān)再一次進(jìn)行編程，以執(zhí)行所希望的連接。通過實(shí)現(xiàn)MLA路徑網(wǎng)絡(luò)的級(jí)2，可以在較大量的邏輯塊之間實(shí)現(xiàn)可編程的互連。
可以實(shí)現(xiàn)MLA路徑網(wǎng)絡(luò)的附加級(jí)，以提供用于邏輯塊、部件群和塊區(qū)段等的增加的個(gè)數(shù)和組的可編程的互連?；旧?，本發(fā)明采用三維途徑實(shí)現(xiàn)路徑。信號(hào)在邏輯塊的內(nèi)連之間進(jìn)行傳送。然后，可以通過塊連接器對(duì)這些信號(hào)進(jìn)行訪問并根據(jù)所述塊連接器的編程連接進(jìn)行傳送。如果需要，信號(hào)可以被“升高”到MLA的級(jí)1，經(jīng)過MLA路徑網(wǎng)絡(luò)的級(jí)1進(jìn)行傳送，“下降(de-elevated)”到適當(dāng)?shù)膲K連接器，然后傳送給目標(biāo)邏輯塊。
如果需要MLA路徑網(wǎng)絡(luò)的級(jí)2，某些信號(hào)將第二次從級(jí)1MLA路徑網(wǎng)絡(luò)線升高到或直接升高到MLA路徑網(wǎng)絡(luò)的級(jí)2，以傳送到不同組的級(jí)2MLA路徑網(wǎng)絡(luò)線，和從級(jí)2MLA路徑網(wǎng)絡(luò)線“下降”到級(jí)1MLA路徑網(wǎng)絡(luò)線。在此基礎(chǔ)上，所述信號(hào)被第二次“下降”，以將信號(hào)從MLA的級(jí)1傳送給目標(biāo)邏輯塊的適當(dāng)?shù)膲K連接器。另外，可以直接實(shí)現(xiàn)所述的“升高”而不必經(jīng)過MLA路徑網(wǎng)絡(luò)的級(jí)1。根據(jù)FPGA的尺寸和密度，在一個(gè)必須的基礎(chǔ)上，對(duì)級(jí)3，4，5等的MLA執(zhí)行這個(gè)同樣的方法。使用上面所討論的方法可以實(shí)現(xiàn)個(gè)別的級(jí)nMLA以實(shí)現(xiàn)具有給定單元陣列計(jì)數(shù)的FPGA。
圖4A示出了在一個(gè)邏輯塊內(nèi)一個(gè)邏輯群和相關(guān)垂直塊連接器的例子。在當(dāng)前的較佳實(shí)施例中，一個(gè)邏輯群內(nèi)的每一個(gè)單元的輸入都可以從兩個(gè)垂直塊連接器所獲得，并且，一個(gè)邏輯群內(nèi)所述單元的每個(gè)輸出都可以為兩個(gè)垂直塊連接器所獲得。例如，單元301的輸入A可以通過開關(guān)467、462分別為垂直塊連接器451(BC-V11)和453(BC-V21)所獲得。單元301的輸入B通過開關(guān)466、468分別為垂直塊連接器452(BC-V12)和454(BC-V22)所獲得，單元301的輸出X通過開關(guān)460、459分別為垂直塊連接器455(BC-V31)和458(BC-V42)所獲得。單元302的輸入A通過開關(guān)463、464分別為垂直塊連接器453(BC-V21)和455(BC-V31)所獲得，單元302的輸入B通過開關(guān)469、470分別為垂直塊連接器454(BC-V22)和456(BC-V32)所獲得，單元302的輸出通過開關(guān)461、465分別傳送給垂直塊連接器452(BC-V12)和457(BC-V41)。單元303的輸入A通過開關(guān)485、476分別為垂直塊連接器451(BC-V11)和453(BC-V21)所獲得，單元303的輸入B通過開關(guān)480、476分別為垂直塊連接器452(BC-V12)和454(BC-V22)所獲得，單元303的輸出X通過開關(guān)472、471分別傳送給垂直塊連接器455(BC-V31)和458(BC-V24)。單元304的輸入A通過開關(guān)477、478分別為垂直塊連接器453(BC-V21)和455(BC-V31)所獲得，單元304的輸入B通過開關(guān)482、484分別為垂直塊連接器454(BC-V22)和456(BC-V32)所獲得，單元304的輸出X通過開關(guān)475、474分別被傳送給垂直塊連接器452(BC-V12)和457(BC-V41)。D觸發(fā)器單元305的輸入通過開關(guān)473、479分別為垂直塊連接器454(BC-V22)和455(BC-V31)所獲得，單元305的輸出X通過開關(guān)483、486分別傳送給垂直塊連接器452(BC-V12)和457(BC-V41)。
圖4B利用類似的方式示出了與圖4A所示水平塊連接器和邏輯群集器相應(yīng)的可能連接。單元301的輸入A通過開關(guān)409、413分別為水平塊連接器402(BC-H12)和404(BC-H22)所獲得，單元301的輸入B通過開關(guān)415、416分別為水平塊連接器401(BC-H11)和403(BC-H21)所獲得，單元301的輸出X通過開關(guān)421、428分別傳送給水平塊連接器405(BC-H31)和408(BC-H42)。單元302的輸入A通過開關(guān)411、414分別為水平塊連接器402(BC-H12)和404(BC-H22)所獲得，單元302的輸入B通過開關(guān)433、417分別為水平塊連接器401(BC-H11)和403(BC-H21)所獲得，單元302的輸出X通過開關(guān)418、424分別傳送給水平塊連接器405(BC-H31)和408(BC-H42)。單元303的輸入A通過開關(guān)419、426分別為水平塊連接器404(BC-H22)和406(BC-H32)所獲得，單元303的輸入B通過開關(guān)420、425分別為水平塊連接器403(BC-H21)和405(BC-H31)所獲得，單元303的輸出X通過開關(guān)410、427分別傳送給水平塊連接器402(BC-H12)和407(BC-H41)。單元304的輸入A通過開關(guān)422、430分別為水平塊連接器404(BC-H22)和406(BC-H32)所獲得，單元304的輸入B通過開關(guān)423、429分別為水平塊連接器403(BC-H21)和405(BC-H31)所獲得，單元304的輸出X通過開關(guān)412、434分別傳送給水平塊連接器402(BC-H12)和407(BC-H41)。D觸發(fā)器單元305的輸入通過開關(guān)436、431分別為水平塊連接器403(BC-H21)和406(BC-H32)所獲得，單元305的輸出X通過開關(guān)432、435分別傳送給水平塊連接器401(BC-H11)和408(BC-H42)。
圖4A和4B示出了在當(dāng)前的較佳實(shí)施例中對(duì)一個(gè)邏輯塊內(nèi)左上角(NW)的邏輯群所采用的垂直和水平塊連接器的訪問方法。對(duì)于垂直塊連接器，左下角(SW)的群具有與NW群相同的訪問方法。對(duì)于垂直塊連接器，除了垂直塊連接器的訪問順序被移動(dòng)以外，右上角(NE)群的訪問方法與NW群的訪問方法相類似。垂直塊連接器451-458可以看成是被鏈鎖在一起以作為一個(gè)柱體(451、452、…、458)。任何移動(dòng)，例如移動(dòng)4個(gè)，都將形成一個(gè)新的順序(455、456、457、458、451、452、453、454))。如果在如圖4A所示的NW群中，不是利用單元301以對(duì)垂直塊連接器451和453進(jìn)行訪問開始的，那么，NE群中的單元301可以為VBC 455和457所訪問。被“移動(dòng)的數(shù)量”為4。右下角(SE)群到所述VBC的訪問方法與NE群的方法相同。
類似的，對(duì)NW群的水平塊連接器的訪問方法與對(duì)NE群的訪問方法相同，并且，SW群的同于SE群的，同時(shí)，和對(duì)NW群的訪問相比較，對(duì)SW群集器的水平塊連接器的訪問被移動(dòng)了4個(gè)。
在當(dāng)前的較佳實(shí)施例中，每個(gè)邏輯塊(即4個(gè)群，或一個(gè)4×4單元陣列)使用16個(gè)塊連接器。附加的級(jí)1 MLA路徑網(wǎng)絡(luò)允許用于一個(gè)塊群(一個(gè)8×8單元陣列)的互連。增加級(jí)2 MLA路徑網(wǎng)絡(luò)增加了到塊區(qū)段(16×16單元陣列)的互連性。MLA路徑網(wǎng)絡(luò)的附加級(jí)使塊區(qū)段的數(shù)量增加3倍，同時(shí)，在所述MLA路徑網(wǎng)絡(luò)中每個(gè)線的長(zhǎng)度(或擴(kuò)展)增加1倍。在級(jí)2MLA中路徑線的數(shù)量增加1倍；由于塊區(qū)段的數(shù)量增加了3倍，所以，在每個(gè)單元面積基礎(chǔ)上，在分級(jí)的下一級(jí)內(nèi)路徑線的數(shù)量實(shí)際上減少了二分之一。
圖5A示出了具有相關(guān)16個(gè)塊連接器的一個(gè)邏輯塊和與該邏輯塊相關(guān)的級(jí)1MLA路徑網(wǎng)絡(luò)。所述16個(gè)塊連接器501-516用加重線表示，而16個(gè)級(jí)1MLA路徑網(wǎng)絡(luò)線517-732用較淺的線表示。注意，塊連接器的長(zhǎng)度或跨度結(jié)束于所述邏輯塊之內(nèi)，而級(jí)1MLA路徑網(wǎng)絡(luò)線的長(zhǎng)度擴(kuò)展到相鄰的多個(gè)邏輯塊(所述塊連接器長(zhǎng)度的兩倍)。
塊連接器和級(jí)1MLA路徑網(wǎng)絡(luò)線被細(xì)分成水平和垂直組垂直塊連接器501-508、水平塊連接器509-516、垂直級(jí)1MLA路徑網(wǎng)絡(luò)線517-524、和水平級(jí)1MLA路徑網(wǎng)絡(luò)線525-532。
在當(dāng)前的較佳實(shí)施例中，共有24個(gè)級(jí)1MLA轉(zhuǎn)向點(diǎn)，用于所述邏輯塊內(nèi)的16個(gè)級(jí)1MLA路徑網(wǎng)絡(luò)線。在圖5A中，這24個(gè)轉(zhuǎn)向點(diǎn)用空心點(diǎn)541-564表示。
一個(gè)MLA轉(zhuǎn)向點(diǎn)是一個(gè)可編程的雙向傳遞門，用于提供一水平MLA路徑網(wǎng)絡(luò)線和一垂直MLA路徑網(wǎng)絡(luò)線之間的互連。例如，啟動(dòng)級(jí)1MLA轉(zhuǎn)向點(diǎn)541使得水平級(jí)1MLA路徑網(wǎng)絡(luò)線526和垂直級(jí)1MLA路徑網(wǎng)絡(luò)線520被彼此連接到一起。圖5B示出了級(jí)1MLA轉(zhuǎn)向點(diǎn)541。開關(guān)583控制所述級(jí)1MLA路徑網(wǎng)絡(luò)線526是否被連接到級(jí)1MLA路徑網(wǎng)絡(luò)線520上。如果開關(guān)被啟動(dòng)，那么，級(jí)1MLA路徑網(wǎng)絡(luò)線526被連接到級(jí)1MLA路徑網(wǎng)絡(luò)線520上。否則，線526將不被連接到線520上。用戶可以對(duì)開關(guān)583進(jìn)行編程。所述多個(gè)轉(zhuǎn)向點(diǎn)被設(shè)置成成對(duì)的組，用于通過啟動(dòng)所述開關(guān)首先把兩個(gè)或多個(gè)塊連接器經(jīng)過所述的塊連接器連接到級(jí)1MLA交換網(wǎng)絡(luò)和然后連接所選擇的級(jí)1MLA路徑線以提供轉(zhuǎn)換訪問。所述級(jí)1MLA線被用于連接這些塊連接器，所述塊連接器位于同一個(gè)塊群內(nèi)的各個(gè)邏輯塊之內(nèi)。
參看圖5A，該圖示出了用于每一個(gè)邏輯塊的、到級(jí)1MLA交換網(wǎng)絡(luò)533-540的8個(gè)塊連接器。該交換網(wǎng)絡(luò)進(jìn)行工作以在用戶編程時(shí)將某些塊連接器連接到級(jí)1MLA線上。圖5C詳細(xì)地示出了所述的交換網(wǎng)絡(luò)537。到級(jí)1MLA傳送交換網(wǎng)絡(luò)的塊連接器具有8個(gè)驅(qū)動(dòng)器575-582。這8個(gè)驅(qū)動(dòng)器被用于提供用于所述塊連接器501、502以及級(jí)1MLA線517、518的雙向驅(qū)動(dòng)。例如，啟動(dòng)開關(guān)565使得塊連接器501上的信號(hào)可以被驅(qū)動(dòng)器575從級(jí)1MLA線517驅(qū)動(dòng)。啟動(dòng)開關(guān)566使得在級(jí)1MLA線517上的信號(hào)可以被驅(qū)動(dòng)器576從塊連接器501驅(qū)動(dòng)。啟動(dòng)開關(guān)567使得塊連接器501上的信號(hào)可以被驅(qū)動(dòng)器577從級(jí)1MLA線518驅(qū)動(dòng)。啟動(dòng)開關(guān)568使得級(jí)1MLA線518上的信號(hào)可以被驅(qū)動(dòng)器578從塊連接器501驅(qū)動(dòng)。
類似的，啟動(dòng)開關(guān)569使得塊連接器502上的信號(hào)可以被驅(qū)動(dòng)器579從級(jí)1MLA線517驅(qū)動(dòng)。啟動(dòng)開關(guān)570使得級(jí)1MLA線上的信號(hào)可以被驅(qū)動(dòng)器580從塊連接器502驅(qū)動(dòng)。啟動(dòng)開關(guān)571使得在塊連接器502上的信號(hào)可以被驅(qū)動(dòng)器581從級(jí)1MLA線驅(qū)動(dòng)。啟動(dòng)開關(guān)572使得在級(jí)1MLA線518上的信號(hào)可以被驅(qū)動(dòng)器582從塊連接器502驅(qū)動(dòng)。開關(guān)573被用于控制一個(gè)信號(hào)是否要從一個(gè)塊連接器501傳送給屬于相鄰邏輯塊的相鄰塊連接器584。
同樣，開關(guān)574被用于控制一個(gè)信號(hào)是否要從一個(gè)塊連接器502傳送給屬于相鄰邏輯塊的相鄰塊連接器585。
圖6示出了一個(gè)用于塊群的路徑網(wǎng)絡(luò)。所述的塊群基本上包括可以由級(jí)1MLA交換網(wǎng)絡(luò)533-540進(jìn)行互連的4個(gè)邏輯塊。可以看到，這里具有32個(gè)級(jí)1MLA路徑網(wǎng)絡(luò)線。
圖7A示出了一個(gè)塊區(qū)段的方框圖。所述塊區(qū)段包括4個(gè)塊群701-704。如上所述，利用塊連接器和級(jí)1MLA路徑網(wǎng)絡(luò)線進(jìn)行塊群的互連。另外，所述塊區(qū)段還包括64個(gè)級(jí)2傳送網(wǎng)絡(luò)線和64個(gè)級(jí)2到級(jí)1的交換網(wǎng)絡(luò)，用于提供級(jí)1MLA路徑網(wǎng)絡(luò)和級(jí)2MLA路徑網(wǎng)絡(luò)之間的互連性。所述的級(jí)1到級(jí)2MLA路徑交換網(wǎng)絡(luò)在圖7中用矩形表示。另外，還具有48個(gè)與所述塊區(qū)段內(nèi)的4個(gè)邏輯塊中的每一個(gè)相關(guān)的級(jí)2MLA轉(zhuǎn)向點(diǎn)。因此還具有與所述的塊區(qū)段相關(guān)的192個(gè)級(jí)2MLA轉(zhuǎn)向點(diǎn)。
圖7B示出了一個(gè)級(jí)1到級(jí)2MLA路徑交換網(wǎng)絡(luò)705的實(shí)例?？梢钥吹剑_關(guān)710被用于控制一個(gè)信號(hào)是否將在級(jí)1MLA線709和級(jí)2MLA線708之間通過。開關(guān)711被用于控制一個(gè)信號(hào)是否將在級(jí)1MLA線709和級(jí)2MLA線707之間通過。開關(guān)712被用于控制一個(gè)信號(hào)是否將在級(jí)1MLA線706和級(jí)2MLA線708之間通過。開關(guān)713被用于控制一個(gè)信號(hào)是否將在級(jí)1MLA線706和級(jí)2MLA線707之間通過。開關(guān)714被用于控制一個(gè)信號(hào)是將從一個(gè)級(jí)1MLA線709傳送給屬于相鄰塊群的相鄰級(jí)1MLA線716。同樣，開關(guān)715被用于控制一個(gè)信號(hào)是否將從一個(gè)級(jí)1MLA線706傳送給屬于相鄰塊群的相鄰級(jí)1MLA線715。
圖8A示出了一個(gè)區(qū)段群。該區(qū)段群包括具有它們相關(guān)塊連接器的4個(gè)塊區(qū)段801-804、級(jí)1和級(jí)2MLA路徑網(wǎng)絡(luò)線和交換網(wǎng)絡(luò)。另外，還具有128個(gè)級(jí)3MLA路徑網(wǎng)絡(luò)線，用于提供屬于同一區(qū)段群800內(nèi)不同塊區(qū)段801-804的級(jí)2MLA線之間的互連性。還具用于塊區(qū)段801-804中的每一個(gè)并與級(jí)3MLA線相關(guān)的96個(gè)級(jí)3MLA轉(zhuǎn)向點(diǎn)(即對(duì)于所述區(qū)段群來講具有384個(gè)級(jí)3MLA轉(zhuǎn)向點(diǎn))。另外，還具有與4個(gè)塊區(qū)段801-804中的每一個(gè)相關(guān)的32個(gè)級(jí)2到級(jí)3MLA路徑交換網(wǎng)絡(luò)。因此，具有總數(shù)為128的級(jí)3MLA路徑交換網(wǎng)絡(luò)，用于提供各個(gè)級(jí)2和級(jí)3MLA線之間的可編程互連。
圖8B示出了一個(gè)級(jí)2到級(jí)3MLA路徑交換網(wǎng)絡(luò)805的例子?？梢钥吹?，啟動(dòng)開關(guān)810使得級(jí)2MLA線808上的信號(hào)被連接到級(jí)3MLA線806上。不啟動(dòng)開關(guān)810將禁止從級(jí)3MLA線806連接到級(jí)2MLA線808。啟動(dòng)開關(guān)811使得級(jí)2MLA線808上的信號(hào)被連接到級(jí)3MLA線807上，不啟動(dòng)開關(guān)811將禁止從級(jí)3MLA線807連接到級(jí)2MLA線808。類似的，啟動(dòng)開關(guān)812使得級(jí)2MLA線809上的信號(hào)被連接到級(jí)3MLA線806上，不啟動(dòng)開關(guān)812將禁止從級(jí)3MLA線806連接到級(jí)2MLA線809上。啟動(dòng)開關(guān)813使得級(jí)2MLA線809上的信號(hào)被連接到級(jí)3MLA線807上，不啟動(dòng)開關(guān)813將禁止從級(jí)3MLA線807連接到級(jí)2MLA線809上。
在本發(fā)明中，通過增加附加邏輯區(qū)段群可以實(shí)現(xiàn)較大和較強(qiáng)的FPGA，所述的附加邏輯區(qū)段群通過具有相應(yīng)MLA轉(zhuǎn)向點(diǎn)和交換網(wǎng)絡(luò)的MLA路徑網(wǎng)絡(luò)的附加級(jí)進(jìn)行連接。
在本發(fā)明的一個(gè)實(shí)施例中，5個(gè)I-矩陣線(331-335)中的每一個(gè)都可以被擴(kuò)展，以提供屬于兩個(gè)不同群的兩個(gè)相鄰I-矩陣線之間的可連接性。圖3B中的傳遞門開關(guān)336-340、341-345、346-350和351-355是4個(gè)不同組I-矩陣線擴(kuò)展的例子。這對(duì)于不必經(jīng)過塊連接器而在兩個(gè)相鄰群之間傳送信號(hào)的能力進(jìn)一步提供了靈活性。
類似的，塊連接器可以被擴(kuò)展以提供屬于兩個(gè)不同邏輯塊的兩個(gè)相鄰塊連接器之間的可連接性。圖5C的開關(guān)573示出了這種把塊連接器501經(jīng)過開關(guān)573連接到塊連接器584的塊連接器的擴(kuò)展。由于在兩個(gè)相鄰邏輯塊之間不必經(jīng)過級(jí)1MLA線和相關(guān)的MLA交換網(wǎng)絡(luò)就可以傳送信號(hào)，所以，這進(jìn)一步增加了靈活性。這個(gè)概念可以被類似的應(yīng)用于級(jí)1MLA線等。圖7B的開關(guān)714示出了一個(gè)例子，其中，通過啟動(dòng)的開關(guān)714使級(jí)1MLA線709被擴(kuò)展以與級(jí)1MLA線716的連接。由于不必經(jīng)過級(jí)2MLA線和相關(guān)的MLA交換網(wǎng)絡(luò)就可以在兩個(gè)相鄰塊群之間傳送信號(hào)，所以，這進(jìn)一步提供了靈活性。
圖9示出了一個(gè)用于在所述多個(gè)邏輯塊和所述多個(gè)MLA級(jí)之間提供傳送性能的分級(jí)的多級(jí)路徑網(wǎng)絡(luò)。這里一共示出了8個(gè)邏輯塊901-908。與邏輯塊901-908中的每一個(gè)相關(guān)的是多個(gè)塊連接器，在當(dāng)前的較佳實(shí)施例中，具有與邏輯塊901-908中的每一個(gè)相關(guān)的8個(gè)水平的和8個(gè)垂直的塊連接器。為了清楚和容易理解，利用一個(gè)單一的線來表示與一個(gè)單獨(dú)的邏輯塊相關(guān)的塊連接器(即塊連接器909-916分別對(duì)應(yīng)于邏輯塊901-908)和僅示出了水平塊連接器。
接下來，所述塊連接器909-916每一個(gè)分別被耦合到可編程雙向驅(qū)動(dòng)器917-924上。然后，塊連接器909-916可以被編程，以被雙向耦合到所述MLA線925-928上。例如，交換網(wǎng)絡(luò)917可以被編程以把邏輯塊901的多個(gè)塊連接器909中的一個(gè)耦合到所述MLA-1線925上。附加的可編程雙向驅(qū)動(dòng)器929-932被用于提供所述MLA-1線925-928和下一個(gè)MLA級(jí)、MLA-2線933-934之間的互連。可編程雙向驅(qū)動(dòng)器935-936有選擇地提供所述MLA-2線933-934和MLA-3線937之間的互連。對(duì)于附加的多MLA級(jí)可以重復(fù)這些分級(jí)互連方法。
圖10示出了另外一個(gè)用于在所述多個(gè)邏輯塊和所述多個(gè)MLA線之間提供可連接性的分級(jí)的多級(jí)路徑網(wǎng)絡(luò)的實(shí)施例。除了所述塊連接器被直接地連接到所述多個(gè)MLA級(jí)和旁路任一介入的MLA級(jí)以外，這個(gè)實(shí)施例類似于圖9所示的路徑網(wǎng)絡(luò)的實(shí)施例。該圖示出了8個(gè)邏輯塊1001-1008。與每個(gè)邏輯塊相關(guān)的是多個(gè)塊連接器1009-1016?？删幊痰碾p向驅(qū)動(dòng)器1017-1024被用于有選擇地將塊連接器1009-1016耦合到塊連接器接頭1025-1032上。塊連接器接頭1025-1032被用作多個(gè)結(jié)合點(diǎn)，從這些結(jié)合點(diǎn)可以執(zhí)行到多個(gè)MLA層的連接。
可編程雙向驅(qū)動(dòng)器組(1033-1035)、(1036-1038)、(1039-1041)、(1042-1044)、(1045-1047)、(1048-1050)、(1051-1053)、(1054-1056)分別多應(yīng)于塊連接器插頭1025-1032。這些驅(qū)動(dòng)器組中的每一個(gè)使它們各自的邏輯塊被連接到MLA-1線1061、MLA-2線1062、或MLA-3線1063上的任一個(gè)，而不需要使它通過任意一個(gè)介入的MLA線。例如，通過有選擇地激活驅(qū)動(dòng)器1017和1033，可以使邏輯塊1001被連接到MLA-1線1061上。通過有選擇地激活驅(qū)動(dòng)器1017和1034，可以使邏輯塊1001被連接到MLA-2線1062上。注意，在這個(gè)實(shí)施例中，所述邏輯塊1001可以在不必首先連接到MLA-1線1061的情況下連接到MLA-2線1062上。還有，通過有選擇地激活驅(qū)動(dòng)器1017和1035，可以使邏輯塊1001連接到MLA-3線1063上。注意，在這個(gè)實(shí)施例中，邏輯塊1001不需要被連接到MLA-1或MLA-2層以使它被連接到MLA-3層上。通過將該邏輯塊直接地連接到所希望的MLA層上，整個(gè)傳送網(wǎng)絡(luò)的速度被改善了。再有，通過直接連接兩個(gè)或多個(gè)相鄰邏輯塊，可以增加速度和路徑靈活性。借此，相鄰的邏輯塊可以進(jìn)行通信而不必經(jīng)過所述MLA層中任意一個(gè)。例如，邏輯塊1001和1002可以通過可編程雙向驅(qū)動(dòng)器1057連接到一起；邏輯塊1003和1004可以通過驅(qū)動(dòng)器1058連接到一起；和邏輯塊1005-1007可以通過驅(qū)動(dòng)器1059-1060連接到一起。這個(gè)分級(jí)路徑方法可以很容易的是任意數(shù)量的邏輯塊和MLA層。另外，可以包括一個(gè)傳遞門1064，用于將與邏輯塊1002相應(yīng)的塊連接器1010耦合到與邏輯塊1003相應(yīng)的塊連接器1011。
圖11的方框圖示出了分級(jí)路徑網(wǎng)絡(luò)的一個(gè)實(shí)施例，其中，兩組塊連接器對(duì)同樣的MLA線進(jìn)行訪問。該圖示出了第一組邏輯塊1101-1104和第二組邏輯塊1105-1108。第一組邏輯塊1101-1104可以經(jīng)過塊連接器插頭1113-1116有選擇地連接到MLA-1層1109和1121，MLA-2層1110，MLA-3層1111，和MLA插頭1112。類似的，第二組邏輯塊1105-1108可以經(jīng)過它們各自的塊連接器插頭1117-1120有選擇地連接到MLA-1層1109和1121，MLA-2層1110，MLA-3層1111和MLA插頭1112。
圖12的方框圖示出了部分多級(jí)路徑網(wǎng)絡(luò)(未示出I-矩陣)，該網(wǎng)絡(luò)部分包括用于較高級(jí)路徑網(wǎng)絡(luò)的、到具有MLA插頭的MLA-3級(jí)的多個(gè)塊連接器。圖12示出了一組塊連接器與在水平方向上和它對(duì)應(yīng)的MLA較高級(jí)的互連。還具有一個(gè)相應(yīng)垂直組的路徑網(wǎng)絡(luò)，用于所述塊連接器和相關(guān)MLA的互連。在圖12中未示出這個(gè)垂直組，以避免使本發(fā)明變得不清楚。注意，對(duì)于所述FPGA的每一個(gè)塊連接器和相關(guān)的MLA，都具有所述路徑網(wǎng)絡(luò)的相應(yīng)拷貝。
圖12示出了32個(gè)塊1201-1232。除了與兩個(gè)BC插頭(即，一個(gè)水平的和一個(gè)垂直的插頭)相關(guān)以外，每一個(gè)部件還與個(gè)別的和相鄰的部件相關(guān)。塊連接器1201-1232的每一個(gè)通過一個(gè)可編程的開關(guān)被耦合到兩個(gè)可選擇的BC插頭上。例如，塊連接器1201通過可編程開關(guān)1234被耦合到可選擇的BC插頭1233上。沒有示出與所述第一BC插頭組相垂直的第二插頭組。類似的BC插頭互連方案可以被用于塊連接器1217-1232(水平和垂直的)。對(duì)于每一個(gè)BC插頭，還具有可以連接到所述MLA-1傳送線上的多個(gè)雙向可編程驅(qū)動(dòng)器。例如，BC插頭1233可以經(jīng)過驅(qū)動(dòng)器1236被選擇性地連接到MLA-1路徑線1235上。這些驅(qū)動(dòng)器既可以和相應(yīng)的BC插頭平行，又可以和它們相互垂直。在當(dāng)前的較佳實(shí)施例中，對(duì)于每一個(gè)塊連接器來講，由于具有一個(gè)相應(yīng)的MLA-1線加上與所述第一MLA線相互垂直的另外一個(gè)MLA-1線，所以，所述MLA-1線的數(shù)量是塊連接器數(shù)量的二分之一。每一個(gè)MLA線可以利用可編程裝置通過它們相應(yīng)的BC插頭連接到相應(yīng)的塊連接器、MLA-2和MLA-3線。注意，所述的MLA-1路徑網(wǎng)絡(luò)和所述的I-矩陣以及塊連接器一起形成了所述的2×2塊區(qū)域內(nèi)的路徑資源。這種格式增進(jìn)了對(duì)多個(gè)單元進(jìn)行訪問和互連的更加復(fù)雜邏輯功能的形成。另外，除了I-矩陣線和塊連接器以外，所述MLA-1路徑網(wǎng)絡(luò)也變成了一個(gè)附加的可雙向編程的路徑線，該路徑線可以被用做一個(gè)訪問端口，以用于通過利用其它MLA線的連接，或用來自所述2×2塊區(qū)域以外的的多個(gè)塊連接器執(zhí)行一個(gè)更加復(fù)雜的邏輯功能。通過使用可編程的開關(guān)，所述I-矩陣線和塊連接器可以被有選擇地進(jìn)行訪問而不必和所述2×2塊區(qū)域相鄰或相應(yīng)。因此，當(dāng)所述增長(zhǎng)是從一個(gè)部件到2×2的部件時(shí)，包括I-矩陣線、塊連接器和MLA-1線在內(nèi)的路徑段的數(shù)量呈幾何級(jí)數(shù)增長(zhǎng)。
對(duì)于每個(gè)BC插頭來講，具有多個(gè)可以被連接到所述MLA-2路徑線的雙向可編程驅(qū)動(dòng)器。例如，塊連接器的插頭1233可以通過驅(qū)動(dòng)器1238連接到MLA-2線1237上。所述的MLA-2線可以平行于或垂直于相應(yīng)的BC插頭。在當(dāng)前的較佳實(shí)施例中，所述MLA-2線的數(shù)量是所述MLA-1線數(shù)量的一半。每個(gè)MLA-2線通過可編程裝置被連接到相應(yīng)的塊連接器、MLA-1線上和通過相應(yīng)的BC插頭連接到MLA-3線上。所述的MLA-2路徑網(wǎng)絡(luò)和I-矩陣線、塊連接器和MLA-1路徑網(wǎng)絡(luò)一起形成了4×4塊區(qū)域內(nèi)的路徑資源，用于更加復(fù)雜的邏輯功能連接訪問和用于進(jìn)行所述多個(gè)單元的互連。在這種情況下，所述MLA-2路徑網(wǎng)絡(luò)與所述I-矩陣線、塊連接器和MLA-1線一起變成了附加的雙向可編程訪問線，該訪問線可以被用做訪問端口，用于通過和來自所述4×4塊區(qū)域以外的其它MLA線或塊連接器的連接實(shí)現(xiàn)更加復(fù)雜的邏輯功能。借助于可編程的開關(guān)，所述的訪問不必非得是與所述4×4塊區(qū)域相鄰或相應(yīng)的。在4×4塊單元內(nèi)包括I-矩陣線、塊連接器、MLA-1線和MLA-2線在內(nèi)的路徑段的總數(shù)與邏輯單元的增加呈正比增長(zhǎng)。當(dāng)開始從4×4部件增長(zhǎng)時(shí)，總數(shù)的增加是一個(gè)幾何級(jí)數(shù)。類似的，對(duì)于每個(gè)BC插頭來講，具有多個(gè)可以被連接到MLA-3路徑線的雙向可編程驅(qū)動(dòng)器。例如，BC插頭1233可以通過驅(qū)動(dòng)器1240被連接到所述MLA-3線1239上。所述的MLA-3線可以平行或垂直(例如，水平和垂直)于相應(yīng)的BC插頭。在當(dāng)前的較佳實(shí)施例中，所述MLA-3線的數(shù)量是所述MLA-2線數(shù)量的一半。每一個(gè)MLA-3線可以利用可編程裝置通過相應(yīng)的BC插頭連接到相應(yīng)的塊連接器、MLA-1和MLA-2線上。所述MLA-3路徑網(wǎng)絡(luò)和I-矩陣線、塊連接器、MLA-1路徑網(wǎng)絡(luò)和MLA-2路徑網(wǎng)絡(luò)一起形成了8×8塊區(qū)域內(nèi)的路徑資源，用于更加復(fù)雜的邏輯功能連接訪問和所述單元的互連。除了I-矩陣線、塊連接器、MLA-1線和MLA-2線以外，所述的MLA-3路徑網(wǎng)絡(luò)也變成了多個(gè)附加的雙向可編程的訪問線，這些訪問線可以被用做訪問端口，用于利用可編程裝置通過其它MLA線或塊連接器的連接實(shí)現(xiàn)更加復(fù)雜的邏輯功能，所述的塊連接器位于所述8×8塊區(qū)域的外部并不必與所述的8×8塊區(qū)域相鄰或相應(yīng)。因此，在一個(gè)8×8塊單元中包括所述I-矩陣線、塊連接器、MLA-1線、MLA-2線和MLA-3線在內(nèi)的路徑段的總數(shù)隨著邏輯單元的增加而成正比增加。當(dāng)增長(zhǎng)是從一個(gè)塊到8×8個(gè)塊時(shí)，這個(gè)增加是一個(gè)幾何級(jí)數(shù)。另外，對(duì)于每個(gè)BC插頭來講，具有可以被連接到MLA插頭的多個(gè)雙向可編程驅(qū)動(dòng)器。例如，BC插頭1233可以通過驅(qū)動(dòng)器1242連接到MLA插頭1241上。MLA插頭既可以與相應(yīng)的BC插頭相互平行，也可以與其相互垂直。每一個(gè)雙向可編程驅(qū)動(dòng)器(即，驅(qū)動(dòng)器1236、1238、1240、1242等)可以是通過可編程裝置控制的傳遞門；具有由可編程裝置進(jìn)行控制的傳遞門的雙向驅(qū)動(dòng)器；在一個(gè)方向上通過可編程裝置控制的一個(gè)三態(tài)門和具有通過可編程裝置控制的傳遞門的傳遞門或驅(qū)動(dòng)器；或者在相反的方向上由可編程裝置進(jìn)行控制的兩個(gè)三態(tài)門之一。這種選擇是根據(jù)速度和密度要求的一個(gè)函數(shù)。
在一個(gè)實(shí)施例中，每一個(gè)塊連接器和BC插頭都具有到相鄰塊的擴(kuò)展。例如，塊連接器1201通過可編程開關(guān)1243可以被連接到塊1202上。BC插頭1244可以通過可編程開關(guān)1246被連接到BC插頭1245上。應(yīng)當(dāng)注意，可以實(shí)現(xiàn)對(duì)MLA線的附加擴(kuò)展，以便在不使用較高級(jí)MLA線的情況下擴(kuò)展路徑范圍。圖12所示的路徑網(wǎng)絡(luò)可以有多種變化。例如，為了增加路徑資源和傳送能力，可以通過制造兩個(gè)所述MLA-2路徑網(wǎng)絡(luò)的拷貝來取代所述MLA-1路徑網(wǎng)絡(luò)。另一方面，如果目的是要使路徑面積最小化，那么，一個(gè)實(shí)施例通過使用所述MLA-2路徑網(wǎng)絡(luò)的一個(gè)拷貝來取代所述MLA-1路徑網(wǎng)絡(luò)，可以使編程位(比特)的數(shù)量最小化。這種變化可以用于其它級(jí)的混合。另外一個(gè)實(shí)施例將移動(dòng)一個(gè)或多個(gè)所述MLA線。例如在圖12中，所述1247可以被BC插頭1245、1248、1249和1250訪問。所述MLA-1線1247可以移動(dòng)4個(gè)塊，從而變成可由BC插頭1248、1251、1250和1252進(jìn)行訪問。所有其它的MLA線都可以被如此地移動(dòng)。這還可以被應(yīng)用于其它的MLA線上。
圖13示出了一個(gè)MLA-1轉(zhuǎn)向網(wǎng)絡(luò)。該圖示出了4個(gè)邏輯塊1301-1304。這4個(gè)邏輯塊被連接到所述MLA-1線組1305-1308的每一個(gè)上。所述MLA-1線中的每一個(gè)都可以通過一個(gè)可編程裝置(例如，轉(zhuǎn)向點(diǎn)1309)被連接到除相應(yīng)的一個(gè)垂直MLA-1線以外的所有垂直MLA-1線上。例如，水平MLA-1線1310可以通過轉(zhuǎn)向點(diǎn)1312被連接到垂直MLA線1311上。MLA-1線的目的是將位于所述MLA-1路徑網(wǎng)絡(luò)區(qū)域內(nèi)的塊連接器組連接到一起。如圖13所示，在連接一個(gè)4-塊區(qū)域內(nèi)的相應(yīng)塊連接器的情況下，可以利用所述的塊連接器擴(kuò)展或利用一個(gè)BC插頭通過轉(zhuǎn)向點(diǎn)連接到相應(yīng)MLA線的一個(gè)線上，而不必求助使用兩個(gè)垂直MLA-2線。在一個(gè)實(shí)施例中，轉(zhuǎn)向點(diǎn)的數(shù)量被減少。這限制了轉(zhuǎn)向靈活性，但也減少了設(shè)計(jì)所述MLA線和所述區(qū)域所需要的負(fù)擔(dān)。但是路徑的靈活性及可連通性受到影響。
圖14示出了一個(gè)MLA-2轉(zhuǎn)向網(wǎng)絡(luò)。如所看到的，每一個(gè)MLA-2線都可以通過可編程裝置被連接到與所述MLA-2線相互垂直的每一個(gè)MLA-2線上。例如，垂直MLA-2線1401可以通過轉(zhuǎn)向點(diǎn)1403被連接到水平MLA-2線1402上。在另外一個(gè)實(shí)施例中，通過減少所述轉(zhuǎn)向點(diǎn)的數(shù)量可以進(jìn)一步限制所述的轉(zhuǎn)向靈活性。這可以減少設(shè)計(jì)所述MLA線和所述區(qū)域所需要的負(fù)擔(dān)。但是路徑的靈活性及可連通性受到影響。
圖15示出了MLA-3轉(zhuǎn)向網(wǎng)絡(luò)。每一個(gè)MLA-3線都可以通過可編程裝置被連接到所有的垂直MLA-3線上，例如，垂直MLA-3線1501可以通過轉(zhuǎn)向點(diǎn)1503被連接到水平MLA-3線1502上。通過減少轉(zhuǎn)向點(diǎn)的數(shù)量可以進(jìn)一步限制所述轉(zhuǎn)向靈活性。這將減少設(shè)計(jì)所述MLA-3線和所述區(qū)域所需要的負(fù)擔(dān)。但是路徑的靈活性及可連通性受到影響。
圖16示出了一個(gè)用于MLA-4層和一個(gè)使所述MLA-4層得以被訪問的機(jī)制的路徑網(wǎng)絡(luò)的實(shí)施例。該圖示出了4個(gè)8×8塊1621-1624(總數(shù)為16×16個(gè)塊)。與這4個(gè)8×8部件1621-1624相關(guān)的是4個(gè)水平的和4個(gè)垂直的MLA插頭組。在當(dāng)前的較佳實(shí)施例中，所述MLA-4線和MLA插頭是8位(比特)寬。由于每個(gè)塊都具有8個(gè)相應(yīng)的塊連接器，所以，所示出的每個(gè)MLA插頭都具有8個(gè)線寬度，其中的每一個(gè)線對(duì)應(yīng)于8個(gè)塊連接器中的一個(gè)，如較早在圖12中所示的那樣。在當(dāng)前的實(shí)施例中，共有4個(gè)垂直的和4個(gè)水平的MLA-4線，其中的每一個(gè)都具有8個(gè)線寬。由此，所述MLA-4線的數(shù)量是所述MLA-3線數(shù)量的四分之一。每個(gè)MLA-4線都可以通過可編程裝置被連接到相應(yīng)的塊連接器、MLA-1、MLA-2和MLA-3線上。通過相應(yīng)的MLA插頭和BC插頭可以進(jìn)行所希望的連接。所述的MLA-4路徑網(wǎng)絡(luò)和所述I-矩陣線、塊連接器、MLA-1路徑網(wǎng)絡(luò)、MLA-2路徑網(wǎng)絡(luò)和MLA-3路徑網(wǎng)絡(luò)一起形成了一個(gè)16×16塊區(qū)域內(nèi)的路徑資源，用于更加復(fù)雜的邏輯功能連接訪問和所述單元的互連。在一個(gè)實(shí)施例中，除了所述I-矩陣線、塊連接器、MLA-1線、MLA-2線和MLA-3線以外，所述的MLA-4路徑網(wǎng)絡(luò)也變成了多個(gè)附加的雙向可編程訪問線，它們可以被用做多個(gè)訪問端口，以用于通過可編程裝置利用由來自所述16×16塊區(qū)域以外的塊連接器的其它MLA線進(jìn)行的連接執(zhí)行更加復(fù)雜的邏輯功能。這些其它的MLA線或塊連接器不必和所述的16×16塊區(qū)域相鄰或相應(yīng)。包括I-矩陣線、塊連接器、MLA-1線、MLA-2線、MLA-3線和MLA-4線在內(nèi)的路徑段的總數(shù)量隨邏輯單元數(shù)量的增加成正比增長(zhǎng)。當(dāng)所述增長(zhǎng)是從一個(gè)塊到16×16塊時(shí)，在尺寸方面的增加呈幾何級(jí)數(shù)。相應(yīng)的MLA-4線可以從每一個(gè)MLA插頭通過一個(gè)開關(guān)連接到所述MLA插頭上。例如，MLA插頭1601可以通過開關(guān)1603被連接到MLA-4線1602上。類似的，MLA插頭1601可以通過開關(guān)1605連接到MLA-4線1604上；通過開關(guān)1607連接到MLA-4線1606上；通過開關(guān)1609連接到MLA-4線1608上。同樣，MLA插頭1610可以通過開關(guān)1615-1618分別連接到MLA線1611-1614上。在4個(gè)角的任意一個(gè)角內(nèi)的每一個(gè)MLA插頭都可以利用可編程裝置通過所述垂直或水平MLA-4線連接到所有4個(gè)角內(nèi)的所有的相應(yīng)MLA插頭上。
圖17示出了三個(gè)不同的開關(guān)實(shí)施例1701-1703。通常，這種開關(guān)是一種簡(jiǎn)單的雙向傳遞門的雙向可編程驅(qū)動(dòng)器網(wǎng)絡(luò)，或是雙向驅(qū)動(dòng)器結(jié)構(gòu)1701-1703中的任意一個(gè)。
圖18示出了一個(gè)用于MLA-5層和對(duì)所述MLA-5層進(jìn)行訪問的一種機(jī)制的路徑網(wǎng)絡(luò)的實(shí)施例。該圖示出了16個(gè)8×8塊。與該8×8個(gè)塊中每一個(gè)塊相關(guān)的是4個(gè)水平的和4個(gè)垂直的MLA插頭，這些MLA插頭與在圖16中示出的MLA插頭相同。當(dāng)這16×16個(gè)塊(如圖16所示)被分組成一個(gè)單元時(shí)，形成了由32×32個(gè)塊組成的下一個(gè)較高級(jí)。與16×16個(gè)角單元中的每一個(gè)相關(guān)的是4個(gè)水平的和4個(gè)垂直的MLA-5線，其中的每一個(gè)都具有8位寬。如圖18所示，這些線由相鄰的角單元共享。由此，MLA-5線的數(shù)量是MLA-4線數(shù)量的一半。每個(gè)MLA-5線都可以利用可編程裝置通過相應(yīng)的MLA插頭和BC插頭連接到相應(yīng)的塊連接器、MLA-1、MLA-2、MLA-3和MLA-4線上。所述MLA-5路徑網(wǎng)絡(luò)和I-矩陣線、塊連接器、MLA-1路徑網(wǎng)絡(luò)、MLA-2路徑網(wǎng)絡(luò)、MLA-3路徑網(wǎng)絡(luò)和MLA-4路徑網(wǎng)絡(luò)一起形成了32×32塊區(qū)域的路徑資源，用于更加復(fù)雜的邏輯功能連接訪問和所述單元的互連。另外，除了I-矩陣線、塊連接器、MLA-1線、MLA-2線、MLA-3線和MLA-4線以外，MLA-5路徑網(wǎng)絡(luò)也被用做附加的雙向可編程訪問線，這些訪問線可以被用做多個(gè)訪問端口，以用于利用可編程裝置通過由來自所述32×32塊區(qū)域以外的其它MLA線或塊連接器(不必與所述的32×32塊區(qū)域相鄰或相應(yīng))進(jìn)行的連接執(zhí)行更加復(fù)雜的邏輯功能。包括在32×32塊單元組內(nèi)的I-矩陣線、塊連接器、MLA-1線、MLA-2線、MLA-3線、MLA-4線和MLA-5線在內(nèi)的路徑段的總數(shù)量隨著邏輯單元數(shù)量的增加正比增長(zhǎng)。當(dāng)所述增長(zhǎng)是從一個(gè)塊到32×32塊時(shí)，這個(gè)增加是一個(gè)幾何級(jí)數(shù)。
一個(gè)相應(yīng)的MLA-5線可以經(jīng)過一個(gè)開關(guān)從每一個(gè)MLA插頭連接到所述的MLA插頭上。所述開關(guān)是一個(gè)雙向可編程驅(qū)動(dòng)器網(wǎng)絡(luò)，該網(wǎng)絡(luò)可以是一個(gè)簡(jiǎn)單的雙向傳遞門或圖17所示雙向驅(qū)動(dòng)器結(jié)構(gòu)中的任意一個(gè)。另外，可以結(jié)合使用多個(gè)轉(zhuǎn)向點(diǎn)，使得所述垂直MLA-5線通過可編程裝置貫穿所述水平MLA線。在4個(gè)角任意一個(gè)角內(nèi)的每一個(gè)MLA插頭可以利用可編程裝置連接到所有4個(gè)角內(nèi)的所有相應(yīng)的MLA插頭上。這是通過到所述垂直和水平MLA-5線的可編程連接加上使用轉(zhuǎn)向點(diǎn)相互組合而實(shí)現(xiàn)的。
可以通過利用所述MLA插頭的可編程訪問或通過引入其它的新的中間MLA插頭來開發(fā)較高級(jí)的MLA網(wǎng)絡(luò)。在這種情況下，所述MLA線的數(shù)量是下一較低級(jí)MLA數(shù)量的幾分之一。包括I-矩陣線、塊連接器、MLA-1線、MLA-2線、MLA-3線、MLA-4線、MLA-5線和較高級(jí)的MLA線的路徑段的總數(shù)量以及相應(yīng)數(shù)量的n×n個(gè)塊單元隨邏輯單元數(shù)量的增加成正比增長(zhǎng)。當(dāng)所述增長(zhǎng)是從一個(gè)塊到n×n個(gè)塊時(shí)，這個(gè)增加呈幾何級(jí)數(shù)。
至此，描述了用于可編程邏輯電路的具有內(nèi)連和互連方案的結(jié)構(gòu)。
權(quán)利要求
1.一種可編程邏輯電路，包括具有多個(gè)可編程互連單元的多個(gè)邏輯塊，用于根據(jù)邏輯信號(hào)執(zhí)行邏輯功能；耦合到所述多個(gè)邏輯塊的多個(gè)單元上的第一組可編程開關(guān)；耦合到所述第一組可編程開關(guān)上的第一組路徑線，用于形成到所述多個(gè)邏輯塊的第一組雙向可編程訪問線，其中，所述第一組雙向可編程訪問線通過可編程裝置被用做與所述多個(gè)邏輯塊相關(guān)的輸入/輸出端子；耦合到所述第一組雙向可編程訪問線上的第二組可編程開關(guān)；耦合到所述第二組可編程開關(guān)上的第二組路徑線。
2.如權(quán)利要求1所述的可編程邏輯電路，還包括第三組可編程開關(guān)，用于有選擇地耦合所述第二組路徑線的多個(gè)線，其中，所述第二組路徑線和所述第三組可編程開關(guān)包括第一級(jí)互連；連接到所述第二組可編程開關(guān)上的第三組路徑線。
3.如權(quán)利要求2所述的可編程邏輯電路，還包括第四組可編程開關(guān)，用于有選擇地耦合所述第三組路徑線的多個(gè)線，其中，所述第三組路徑線和所述第四組可編程開關(guān)包括第二級(jí)互連；可在所述第三組路徑線和所述第二組路徑線之間進(jìn)行連接的第五組可編程開關(guān)，用于通過所述第一級(jí)互連有選擇地把所述多個(gè)邏輯塊耦合到所述第二級(jí)互連上。
4.如權(quán)利要求1所述的可編程邏輯電路，還包括第六組可編程開關(guān)，用于把第一邏輯塊的所述第一組雙向可編程訪問線的一個(gè)有選擇地耦合到第二邏輯塊的所述第一組雙向可編程訪問線的一個(gè)線上，其中，所述第一邏輯塊與所述第二邏輯塊彼此相鄰。
5.如權(quán)利要求4所述的可編程邏輯電路，其中，用于所述多個(gè)邏輯塊中每一個(gè)邏輯塊的所述第一組路徑線的線的數(shù)量大約為所述邏輯塊的所述多個(gè)單元的數(shù)量的一半。
6.如權(quán)利要求2所述的可編程邏輯電路，其中，所述第二組路徑線中每一個(gè)的跨距是所述第一組路徑線中每一個(gè)的跨距的兩倍。
7.如權(quán)利要求2所述的可編程邏輯電路，其中，所述第二組路徑線的數(shù)量是所述第一組路徑線數(shù)量的一半。
8.如權(quán)利要求3所述的可編程邏輯電路，其中，所述第三組路徑線中每一個(gè)的跨距是所述第二組路徑線中每一個(gè)的跨距的兩倍。
9.如權(quán)利要求3所述的可編程邏輯電路，其中，所述第三組路徑線的數(shù)量是所述第二組路徑線數(shù)量的一半。
10.如權(quán)利要求1所述的可編程邏輯電路，還包括可以連接到所述的第二組可編程開關(guān)的第四組路徑線；第七組可編程開關(guān)，用于有選擇地耦合所述第四組路徑線的多個(gè)線，其中，所述第四組路徑線和所述第七組可編程開關(guān)包括第三級(jí)互連；可以在所述第四組路徑線和所述第三組路徑線之間進(jìn)行連接的第八組可編程開關(guān)，用于通過所述第二級(jí)互連或所述第一級(jí)互連有選擇地將所述多個(gè)邏輯塊耦合到所述第三級(jí)互連上。
11.如權(quán)利要求10所述的可編程邏輯電路，其中，所述第四組路徑線中每一個(gè)的跨距是所述第三組路徑線中每一個(gè)的跨距的兩倍，并且，所述第四組路徑線的數(shù)量是所述第三組路徑線數(shù)量的一半。
12.如權(quán)利要求10所述的可編程邏輯電路，其中，所述第四組路徑線和所述第七組可編程開關(guān)包括第三級(jí)互連。
13.如權(quán)利要求1所述的可編程邏輯電路，還包括可連接到所述第二組可編程開關(guān)上的第五組路徑線，用于形成第四級(jí)互連。
14.如權(quán)利要求13所述的可編程邏輯電路，其中，所述第五組路徑線中每一個(gè)的跨距是所述第三組路徑線中每一個(gè)的跨距的兩倍。
15.如權(quán)利要求13所述的可編程邏輯電路，其中，所述第五組路徑線的數(shù)量是所述第三組路徑線數(shù)量的一半。
16.如權(quán)利要求1所述的可編程邏輯電路，還包括包括第五級(jí)互連的第六組路徑線；可在所述第六組路徑線和所述第五組路徑線之間進(jìn)行連接的第九組可編程開關(guān)，該組開關(guān)能夠傳送來自所述第一組雙向可編程訪問線的信號(hào)，以用于通過所述第四級(jí)互連有選擇的將所述多個(gè)邏輯塊耦合到所述第五級(jí)互連上，并且，旁路所述的第一級(jí)互連、所述的第二級(jí)互連和所述的第三級(jí)互連。
17.如權(quán)利要求16所述的可編程邏輯電路，其中，所述第六組路徑線中每一個(gè)的跨距是所述第四組路徑線中每一個(gè)的跨距的兩倍。
18.如權(quán)利要求16所述的可編程邏輯電路，其中，所述第六組路徑線的數(shù)量是所述第四組路徑線數(shù)量的四分之一。
19.如權(quán)利要求1所述的可編程邏輯電路，還包括第七組路徑線；第十組可編程開關(guān)，用于有選擇地連接所述第七組路徑線的多個(gè)線，其中，所述第七組路徑線和所述第十組可編程開關(guān)包括第六級(jí)互連；可在所述第七組路徑線和所述第五組路徑線之間進(jìn)行連接的第十一組可編程開關(guān)，該開關(guān)能夠傳送來自所述第一組雙向可編程訪問線的信號(hào)，以通過所述第四級(jí)互連有選擇地耦合所述多個(gè)邏輯塊，和旁路所述第一級(jí)互連、所述第二級(jí)互連、所述第三級(jí)互連和所述第五級(jí)互連。
20.如權(quán)利要求19所述的可編程邏輯電路，其中，所述第七組路徑線中每一個(gè)的跨距是所述第六組路徑線中每一個(gè)的跨距的兩倍。
21.如權(quán)利要求19所述的可編程邏輯電路，其中，所述第七組路徑線的數(shù)量是所述第六組路徑線數(shù)量的一半。
22.如權(quán)利要求1所述的可編程邏輯電路，其中，所述第一級(jí)互連被用做第二組雙向可編程訪問線。
23.如權(quán)利要求2所述的可編程邏輯電路，其中，所述第二級(jí)互連被用做第三組雙向可編程訪問線。
24.如權(quán)利要求1所述的可編程邏輯電路，其中，所述的多個(gè)開關(guān)包括多個(gè)雙向可編程驅(qū)動(dòng)器。
25.如權(quán)利要求1所述的可編程邏輯電路，其中，所述的多個(gè)開關(guān)包括多個(gè)雙向可編程傳遞門。
26.如權(quán)利要求1所述的可編程邏輯電路，還包括第十二組可編程開關(guān)，用于將一個(gè)相鄰組邏輯塊的第一組雙向可編程訪問線的相鄰一組有選擇地耦合到所述相同的第一級(jí)互連上。
27.如權(quán)利要求1所述的可編程邏輯電路，還包括第十三組可編程開關(guān)，用于將一個(gè)相鄰組邏輯塊的第一組雙向可編程訪問線的相鄰一組有選擇地耦合到所述相同的第二級(jí)互連上。
28.如權(quán)利要求10所述的可編程邏輯電路，還包括第十四組可編程開關(guān)，用于將一個(gè)相鄰組邏輯塊的第一組雙向可編程訪問線的相鄰一組有選擇地耦合到所述相同的第三級(jí)互連上。
29.如權(quán)利要求13所述的可編程邏輯電路，還包括第十五組可編程開關(guān)，用于將一個(gè)相鄰組邏輯塊的第一組雙向可編程訪問線的相鄰一組有選擇地耦合到所述相同的第四級(jí)互連上。
30.如權(quán)利要求16所述的可編程邏輯電路，還包括第十六組可編程開關(guān)，用于有選擇地將所述第四級(jí)互連的相鄰一組耦合到相同的第五級(jí)互連上。
31.如權(quán)利要求19所述的可編程邏輯電路，還包括第十七組可編程開關(guān)，用于有選擇地將相鄰一組的所述第四級(jí)互連耦合到相同的第六級(jí)互連上。
32.如權(quán)利要求10所述的可編程邏輯電路，其中，所述第三級(jí)互連被用做第四組雙向可編程訪問線。
33.如權(quán)利要求13所述的可編程邏輯電路，其中，所述第四級(jí)互連被用做第五組雙向可編程訪問線。
34.如權(quán)利要求16所述的可編程邏輯電路，其中，所述第五級(jí)互連被用做第六組雙向可編程訪問線。
35.如權(quán)利要求19所述的可編程邏輯電路，其中，所述第六級(jí)互連被用做第七組雙向可編程訪問線。
36.如權(quán)利要求1所述的可編程邏輯電路，還包括多個(gè)邏輯群，其中的每一個(gè)邏輯群都具有多個(gè)可編程互連單元，用于根據(jù)邏輯信號(hào)執(zhí)行邏輯功能；耦合到一個(gè)所述邏輯群的多個(gè)邏輯單元上的第十八組可編程開關(guān)，；耦合到所述第十八組可編程開關(guān)上的第八組路徑線，用于形成一組耦合到所述邏輯群上的內(nèi)連矩陣路徑線。
37.如權(quán)利要求36所述的可編程邏輯電路，其中，所述的一組內(nèi)連矩陣路徑線通過可編程裝置被用做短距離連接，以用于所述邏輯群的所述多個(gè)邏輯單元。
38.如權(quán)利要求36所述的可編程邏輯電路，在每組所述內(nèi)連矩陣路徑線中線的數(shù)量近似等于在所述邏輯群中輸入和輸出端子總數(shù)數(shù)量的一半。
39.如權(quán)利要求36所述的可編程邏輯電路，用于所述內(nèi)連矩陣路徑線組中每一個(gè)的跨距等于所述第一組雙向可編程訪問線的每一個(gè)線的跨距的一半。
40.如權(quán)利要求36所述的可編程邏輯電路，一個(gè)所述邏輯塊的所述單元包括所述多個(gè)邏輯群的所述多個(gè)單元。
41.如權(quán)利要求36所述的可編程邏輯電路，還包括第十九組可編程開關(guān)，用于有選擇地將第一邏輯群的所述內(nèi)連矩陣組的一個(gè)線耦合到第二邏輯群的所述內(nèi)連矩陣組的一個(gè)線上，其中，所述第一邏輯群與所述第二邏輯群彼此相鄰。
42.一種可編程邏輯電路，包括多個(gè)邏輯群，所述邏輯群中的每一個(gè)都具有多個(gè)可編程互連單元，用于根據(jù)邏輯信號(hào)執(zhí)行邏輯功能；用于耦合一組所述多個(gè)邏輯群的一組內(nèi)連矩陣路徑線；多個(gè)邏輯塊，所述多個(gè)邏輯塊中的每一個(gè)邏輯塊都具有多個(gè)可編程互連的單元，用于根據(jù)邏輯信號(hào)執(zhí)行邏輯功能；用于耦合第一組所述多個(gè)邏輯塊的第一組雙向可編程訪問線。
43.如權(quán)利要求42所述的可編程邏輯電路，還包括用于耦合至少兩個(gè)所述第一組雙向可編程訪問線的第一級(jí)互連。
44.如權(quán)利要求43所述的可編程邏輯電路，還包括耦合到第一邏輯塊的所述第一組雙向可編程訪問線的一個(gè)所述雙向可編程訪問線上的第一可編程開關(guān)，用于將與所述第一邏輯塊相應(yīng)的信號(hào)可編程地傳送給所述的第一級(jí)互連。
45.如權(quán)利要求44所述的可編程邏輯電路，還包括用于耦合至少兩個(gè)所述第一級(jí)互連的第二級(jí)互連。
46.如權(quán)利要求45所述的可編程邏輯電路，還包括可連接到所述第一邏輯塊的所述第一組雙向可編程訪問線的所述雙向可編程訪問線上的第二可編程開關(guān)，用于將與所述第一邏輯塊相應(yīng)的所述信號(hào)可編程地傳送給所述第二級(jí)互連，其中，所述的第一級(jí)互連可以被所述的信號(hào)旁路。
47.如權(quán)利要求46所述的可編程邏輯電路，還包括用于耦合至少兩個(gè)所述第二級(jí)互連的第三級(jí)互連。
48.如權(quán)利要求47所述的可編程邏輯電路，還包括連接到所述第一邏輯塊的所述第一組雙向可編程訪問線的所述雙向可編程訪問線上的第三可編程開關(guān)，用于將與所述第一邏輯塊相應(yīng)的所述信號(hào)可編程地傳送給所述第三級(jí)互連，其中，所述第一級(jí)互連和所述第二級(jí)互連可以被所述信號(hào)旁路。
49.如權(quán)利要求42所述的可編程邏輯電路，還包括第四級(jí)互連；耦合到所述第四級(jí)互連上的路徑線；可連接到所述第一邏輯塊的所述第一組雙向可編程訪問線的所述雙向可編程訪問線上的第四組可編程開關(guān)，用于將與所述第一邏輯塊相應(yīng)的所述信號(hào)傳送給所述路徑線。
50.如權(quán)利要求42所述的可編程邏輯電路，還包括可連接到所述第一邏輯群的所述內(nèi)連矩陣路徑線組的所述內(nèi)連矩陣路徑線上的第五可編程開關(guān)，用于將與所述第一邏輯群的所述內(nèi)連矩陣路徑線組的所述內(nèi)連矩陣路徑線相應(yīng)的所述信號(hào)可編程地傳送給第二邏輯群的所述內(nèi)連矩陣路徑線組的一個(gè)內(nèi)連矩陣路徑線，其中，所述第一邏輯群與所述第二邏輯群彼此相鄰。
51.如權(quán)利要求42所述的可編程邏輯電路，還包括可連接到所述第一邏輯塊的所述第一組雙向可編程訪問線的所述雙向可編程訪問線上的第五可編程開關(guān)，用于將與所述第一邏輯塊的所述第一組雙向可編程訪問線的所述雙向可編程訪問線相應(yīng)的所述信號(hào)可編程地傳送給第二邏輯塊的第一組雙向可編程訪問線的一雙向可編程訪問線上，其中，所述第一級(jí)互連可以被旁路和其中所述第一邏輯塊與所述第二邏輯塊彼此相鄰。
52.如權(quán)利要求42所述的可編程邏輯電路，其中，所述開關(guān)包括多個(gè)雙向可編程驅(qū)動(dòng)器。
53.如權(quán)利要求42所述的可編程邏輯電路，其中，所述的開關(guān)包括多個(gè)雙向可編程傳遞門。
54.如權(quán)利要求43所述的可編程邏輯電路，還包括第六組可編程開關(guān)，用于將相鄰組邏輯塊的一組相鄰第一組雙向可編程訪問線耦合到所述第一級(jí)互連上。
55.在一個(gè)具有用于根據(jù)邏輯信號(hào)執(zhí)行邏輯功能的多個(gè)單元的可編程邏輯電路內(nèi)，一種用于形成更加復(fù)雜邏輯功能以通過利用路徑信號(hào)將一組所述的單元從所述多個(gè)單元中的一個(gè)可編程地耦合到另外一個(gè)上的方法，所述的方法包括以下步驟通過一組內(nèi)連矩陣路徑線，可編程地互連多個(gè)所述單元，以形成第一邏輯群、第二邏輯群和第三邏輯群；通過第一組雙向可編程訪問線，將與第一邏輯群的第一組內(nèi)連矩陣路徑線相應(yīng)的一個(gè)信號(hào)可編程地傳送給所述第二邏輯群的第一組內(nèi)連矩陣路徑線；可編程地互連多個(gè)所述的單元，以形成第一邏輯塊、第二邏輯塊和第三邏輯塊；通過第一級(jí)互連，將與第一邏輯塊的第一組雙向可編程訪問線相應(yīng)的一個(gè)信號(hào)可編程地傳送給所述第二邏輯塊的第一組雙向可編程訪問線。
56.如權(quán)利要求55所述的方法，其中，所述第一組內(nèi)連矩陣路徑線中每一個(gè)的跨距是所述第一組雙向可編程訪問線的每一個(gè)的跨距的幾分之一，且所述內(nèi)連矩陣路徑線組中線的數(shù)量是所述邏輯群內(nèi)所述單元的輸入和輸出端子數(shù)量的幾分之一。
57.如權(quán)利要求55所述的方法，其中，在整個(gè)邏輯塊電路區(qū)域內(nèi)，所述的第一組雙向可編程訪問線中每一個(gè)的跨距是所述第一級(jí)互連線中每一個(gè)的跨距的幾分之一，所述第一級(jí)互連線的線的數(shù)量是所述第一組雙向可編程訪問線的數(shù)量的幾分之一。
58.如權(quán)利要求55所述的方法，還包括下述步驟在經(jīng)過所述第一級(jí)互連線傳送所述信號(hào)的情況下，將所述信號(hào)經(jīng)過第二級(jí)互連線可編程地傳送給所述第三邏輯塊的第一組雙向可編程訪問線。
59.如權(quán)利要求55所述的方法，還包括在不經(jīng)過所述第一級(jí)互連線傳送所述信號(hào)的情況下，將所述信號(hào)經(jīng)過第二級(jí)互連線可編程地傳送給所述第三邏輯塊的第一組雙向可編程訪問線。
60.如權(quán)利要求58所述的方法，其中，在整個(gè)邏輯塊電路區(qū)域內(nèi)，所述第一級(jí)互連線中每一個(gè)的跨距是所述第二級(jí)互連線中每一個(gè)的跨距的幾分之一，所述第二級(jí)互連線的線的數(shù)量是所述第一級(jí)互連線數(shù)量的幾分之一。
61.如權(quán)利要求55所述的方法，還包括如下步驟在經(jīng)過所述第一級(jí)互連或所述第二級(jí)互連傳送所述信號(hào)的情況下，將所述信號(hào)經(jīng)過第三級(jí)互連可編程地傳送給第四邏輯塊的第一級(jí)雙向可編程訪問線。
62.如權(quán)利要求55所述的方法，還包括如下步驟在不經(jīng)過所述第一級(jí)互連或所述第二級(jí)互連傳送所述信號(hào)的情況下，將所述信號(hào)經(jīng)過第三級(jí)互連可編程地傳送給一個(gè)第四邏輯塊的第一組雙向可編程訪問線。
63.如權(quán)利要求62所述的方法，其中，在整個(gè)邏輯塊電路區(qū)域內(nèi)，所述第二級(jí)互連線中每一個(gè)的跨距是所述第三級(jí)互連線中每一個(gè)的跨距的幾分之一，所述第三級(jí)互連線的線的數(shù)量是所述第二級(jí)互連線的數(shù)量的幾分之一。
64.如權(quán)利要求55所述的方法，還包括如下步驟將所述信號(hào)可編程地傳送給耦合到第四級(jí)互連的路徑線上，其中，用于每個(gè)線的跨距和所述第四級(jí)互連的線的數(shù)量與所述第三級(jí)互連成正比。
65.如權(quán)利要求55所述的方法，還包括可編程地將所述信號(hào)直接傳送給所述第二邏輯群和旁路所述第一組雙向可編程訪問線的步驟。
66.如權(quán)利要求55所述的方法，還包括可編程地將所述信號(hào)直接傳送給所述第二邏輯塊和旁路所述第一級(jí)互連的步驟。
67.如權(quán)利要求55所述的方法，還包括如下步驟在經(jīng)過所述第一級(jí)互連、所述第二級(jí)互連或所述第三級(jí)互連傳送所述信號(hào)的情況下，通過所述第四級(jí)互連經(jīng)過第五級(jí)互連將所述信號(hào)可編程地傳送給第五邏輯塊的第一組雙向可編程訪問線。
68.如權(quán)利要求55所述的方法，還包括如下步驟在不經(jīng)過所述第一級(jí)互連、所述第二級(jí)互連或所述第三級(jí)互連傳送所述信號(hào)的情況下，通過所述第四級(jí)互連經(jīng)過第五級(jí)互連將所述信號(hào)可編程地傳送給第五邏輯塊的第一組雙向可編程訪問線。
69.如權(quán)利要求68所述的方法，其中，在整個(gè)邏輯塊區(qū)域內(nèi)，所述第四級(jí)互連線中每一個(gè)的跨距是所述第五級(jí)互連線跨距的每一個(gè)的幾分之一，所述第五級(jí)互連線的線的數(shù)量是所述第四級(jí)互連線的數(shù)量的幾分之一。
70.如權(quán)利要求55所述的方法，還包括如下步驟在經(jīng)過所述第一級(jí)互連、所述第二級(jí)互連、所述第三級(jí)互連或所述第五級(jí)互連傳送所述信號(hào)的情況下，將所述信號(hào)通過所述第四級(jí)互連經(jīng)過第六級(jí)互連可編程地傳送給第六邏輯塊的第一組雙向可編程訪問線。
71.如權(quán)利要求55所述的方法，還包括如下步驟在不經(jīng)過所述第一級(jí)互連、所述第二級(jí)互連、所述第三級(jí)互連或所述第五級(jí)互連傳送所述信號(hào)的情況下，將所述信號(hào)通過所述第四級(jí)互連經(jīng)過第六級(jí)互連可編程地傳送給第六邏輯塊的第一組雙向可編程訪問線。
72.如權(quán)利要求71所述的方法，其中，在整個(gè)邏輯塊電路區(qū)域內(nèi)，所述第五級(jí)互連線中每一個(gè)的跨距是所述第六級(jí)互連線中每一個(gè)的跨距的幾分之一，所述第六級(jí)互連線的線的數(shù)量是所述第五級(jí)互連線的數(shù)量的幾分之一。
73.如權(quán)利要求55所述的方法，還包括經(jīng)過一組可編程開關(guān)將相鄰的一組所述邏輯塊的相鄰一組的所述第一組雙向可編程訪問線有選擇地耦合到所述第一級(jí)互連上的步驟。
74.如權(quán)利要求55所述的方法，還包括經(jīng)過一組可編程開關(guān)將相鄰的一組的所述邏輯塊的相鄰一組的所述第一組雙向可編程訪問線有選擇地耦合到所述第二級(jí)互連上的步驟。
75.如權(quán)利要求55所述的方法，還包括經(jīng)過一組可編程開關(guān)將相鄰的一組所述邏輯塊的相鄰一組所述第一組雙向可編程訪問線有選擇地耦合到所述第三級(jí)互連上的步驟。
76.如權(quán)利要求55所述的方法，還包括經(jīng)過一組可編程開關(guān)將相鄰的一組所述邏輯塊的相鄰一組所述第一組雙向可編程訪問線有選擇地耦合到所述第四級(jí)互連上的步驟。
77.如權(quán)利要求55所述的方法，還包括經(jīng)過一組可編程開關(guān)將相鄰的一組所述第四級(jí)互連有選擇地耦合到所述第五級(jí)互連上的步驟。
78.如權(quán)利要求55所述的方法，還包括經(jīng)過一組可編程開關(guān)將相鄰的一組所述第四級(jí)互連耦合到所述第六級(jí)互連上的步驟。
79.如權(quán)利要求55所述的方法，其中，所述的開關(guān)由雙向可編程驅(qū)動(dòng)器組成。
80.如權(quán)利要求55所述的方法，其中，所述的開關(guān)由雙向可編程傳遞門組成。
81.一種現(xiàn)場(chǎng)可編程門陣列，包括多個(gè)單元，用于根據(jù)輸入給所述現(xiàn)場(chǎng)可編程門陣列的信號(hào)執(zhí)行邏輯功能；一個(gè)內(nèi)連矩陣，用于可編程地互連多個(gè)所述的單元，以形成一個(gè)邏輯群；可以在兩個(gè)相鄰所述內(nèi)連矩陣之間連接的多個(gè)可編程開關(guān)，以形成邏輯群的擴(kuò)展；多個(gè)與所述邏輯群、所述內(nèi)連矩陣、和所述擴(kuò)展連接在一起的塊連接器，用于形成一個(gè)邏輯塊；可在兩個(gè)相鄰所述邏輯塊之間進(jìn)行連接的多個(gè)可編程開關(guān)，用于形成邏輯塊的擴(kuò)展；第一級(jí)可編程互連，用于互連所述的多個(gè)邏輯塊，以形成塊群；第二級(jí)可編程互連，用于互連所述的多個(gè)塊群，以形成塊區(qū)段；用于將多個(gè)邏輯塊連接到所述第一級(jí)可編程互連上的第一組可編程開關(guān)；用于將多個(gè)邏輯塊連接到所述第二級(jí)可編程互連上的第二組可編程開關(guān)。
82.如權(quán)利要求81所述的現(xiàn)場(chǎng)可編程門陣列，其中，所述的邏輯群由2×2矩陣的單元組成。
83.如權(quán)利要求82所述的現(xiàn)場(chǎng)可編程門陣列，其中所述的邏輯塊由2×2矩陣的邏輯群組成。
84.如權(quán)利要求83所述的現(xiàn)場(chǎng)可編程門陣列，其中所述的邏輯群由2×2矩陣的邏輯塊組成。
85.如權(quán)利要求84所述的現(xiàn)場(chǎng)可編程門陣列，其中所述的塊區(qū)段由2×2矩陣的塊群組成。
86.如權(quán)利要求81所述的現(xiàn)場(chǎng)可編程門陣列，其中，所述的第一級(jí)互連由第一組路徑線和垂直于所述第一組路徑線的第二組路徑線組成。
全文摘要
一個(gè)PFCA包括一定數(shù)量的單元，用于根據(jù)輸入信號(hào)執(zhí)行邏輯功能。多個(gè)可編程的內(nèi)連將屬于一個(gè)邏輯群集器的每一個(gè)單元的輸出可編程地連接到屬于那個(gè)邏輯群集器的其它單元的每一個(gè)的至少一個(gè)輸出上。一組可編程塊連接器被用于提供多個(gè)單元邏輯群集器之間的互連性和到分級(jí)路徑網(wǎng)絡(luò)的可訪問性。所述多個(gè)路徑網(wǎng)絡(luò)線的均勻分布的第一層被用于提供多組塊連接器之間的連接。所述路徑網(wǎng)絡(luò)線的均勻分布的第二層被用于提供所述路徑網(wǎng)絡(luò)線不同第一層之間的連接。多個(gè)轉(zhuǎn)換網(wǎng)絡(luò)被用于提供所述塊連接器和與所述第一層相應(yīng)的所述路徑網(wǎng)絡(luò)之間的連接。另外的一些轉(zhuǎn)換網(wǎng)絡(luò)被用于提供在與所述第一層相應(yīng)的路徑網(wǎng)絡(luò)線和與所述第二層相應(yīng)的路徑網(wǎng)絡(luò)線之間的連接。多個(gè)附加的路徑網(wǎng)絡(luò)線的均勻分布層提供所述多個(gè)路徑網(wǎng)絡(luò)線的不同在前層之間的連接。
文檔編號(hào)H03K19/177GK1152375SQ95193431
公開日1997年6月18日 申請(qǐng)日期1995年4月14日 優(yōu)先權(quán)日1994年4月14日
發(fā)明者B·S·丁 申請(qǐng)人:Btr公司