本發(fā)明涉及集成電路設計領域，尤其是涉及集成電路的抗輻射加固設計領域，具體為一種基于雙輸入反相器的容忍雙點翻轉鎖存器。
背景技術：
：對于應用于空間環(huán)境中的數(shù)字電路，特別是時序電路，單粒子翻轉會嚴重影響芯片功能的正確性?，F(xiàn)有的加固技術多數(shù)針對seu,但是隨著集成電路尺寸的減小以及芯片供電電壓的下降，電路內部節(jié)點可以存儲的關鍵電荷大大減少。研究表明，當集成電路工藝進入90nm以后，由輻射效應導致的單粒子雙點翻轉的概率逐步上升，從而影響電路的性能。在時序元件(如鎖存器)中，單粒子效應主要表現(xiàn)為單粒子單點翻轉和單粒子雙點翻轉。單粒子單點翻轉可以解釋為，單粒子產(chǎn)生的電荷被鎖存器中的一個節(jié)點收集，該節(jié)點邏輯狀態(tài)發(fā)生變化，導致鎖存器鎖存的數(shù)據(jù)發(fā)生翻轉；單粒子雙點翻轉可以解釋為，單粒子產(chǎn)生的電荷在鎖存器的兩個節(jié)點之間共享，兩個節(jié)點邏輯狀態(tài)同時發(fā)生變化，也導致鎖存器鎖存的數(shù)據(jù)發(fā)生翻轉。在集成電路發(fā)展的早期，電路節(jié)點間的間距比較大，電荷共享效應還不明顯，因此單粒子單點翻轉占據(jù)主導地位，于是出現(xiàn)了許多抗單粒子單點翻轉的加固時序元件。隨著集成電路的不斷發(fā)展，晶體管尺寸逐漸縮減，電路節(jié)點之間的間距越來越小。這導致單粒子產(chǎn)生的電荷被兩個節(jié)點共享的概率增大，單粒子雙點翻轉變得更加嚴重。這對集成電路的抗輻照加固設計提出了更高的要求，抗單粒子雙點翻轉的加固設計成為研究熱點。鎖存器是電路中頻繁使用的存儲單元，對于鎖存器的加固尤為重要。常用的設計加固方法(radiationhardened-bydesign,rhbd)包括代碼級加固、電路級加固和版圖級加固等。電路級加固方法例如經(jīng)典的多模冗余，例如用三模冗余容忍單粒子單點翻轉，用五模冗余容忍單粒子雙點翻轉。但是該類方法會引入較大的延時開銷和功耗開銷。技術實現(xiàn)要素：為了解決現(xiàn)有技術中存在的上述技術缺陷，本發(fā)明提供一種基于雙輸入反相器的容忍雙點翻轉鎖存器，該鎖存器不但能夠容忍單粒子單點翻轉，還能夠容忍單粒子雙點翻轉，避免了高能輻射粒子引發(fā)鎖存器數(shù)據(jù)翻轉進而導致電路失效的問題，極大地提高了電路的可靠性。本發(fā)明是通過以下技術方案實現(xiàn)的：一種基于雙輸入反相器的容忍雙點翻轉鎖存器，其特征在于，包括至少三路反相器通道；每路所述反相器通道包括依次連接的輸入傳輸門，六個雙輸入反相器以及輸出傳輸門；所述輸入傳輸門和所述輸出傳輸門均為cmos傳輸門，設有輸入端、輸出端、p端和n端，所述雙輸入反相器設有第一輸入端、第二輸入端和輸出端；所有輸入傳輸門的輸入端共同作為所述鎖存器的數(shù)據(jù)輸入端；在一路反相器通道中，第一個雙輸入反相器的第一輸入端分別與該通道中輸入傳輸門的輸出端和輸出傳輸門的輸出端連接，該雙輸入反相器的第二輸入端分別與另一路反相器通道中輸入傳輸門的輸出端和輸出傳輸門的輸出端連接；在一路反相器通道中，后一個雙輸入反相器的第一輸入端與該通道中前一個雙輸入反相器的輸出端連接，該雙輸入反相器的第二輸入端與另一路反相器通道中對應位置的前一個雙輸入反相器的輸出端連接；在一路反相器通道中，最后一個雙輸入反相器的輸出端與該通道中輸出傳輸門的輸入端連接；一路反相器通道中的輸入傳輸門的輸出端和輸出傳輸門的輸出端共同作為所述鎖存器的數(shù)據(jù)輸出端；所有輸入傳輸門的n端和輸出傳輸門的p端共同作為所述鎖存器的第一時鐘信號輸入端；所有輸入傳輸門的p端和輸出傳輸門的n端共同作為所述鎖存器的第二時鐘信號輸入端。本發(fā)明相對于現(xiàn)有技術的有益效果在于：相比傳統(tǒng)的抗單粒子單點翻轉的時序元件，本發(fā)明不但能夠容忍單粒子單點翻轉，還能夠容忍單粒子雙點翻轉，極大地提高了電路的可靠性。附圖說明圖1為本發(fā)明基于雙輸入反相器的容忍雙點翻轉鎖存器的結構示意圖。圖2為雙輸入反相器的結構示意圖。在所有附圖中，相同的附圖標記用來表示相同的元件或結構，包括：第一輸入傳輸門1、第二輸入傳輸門2、第三輸入傳輸門3、第一輸出傳輸門4、第二輸出傳輸門5、第三輸出傳輸門6、第一雙輸入反相器7、第二雙輸入反相器8、第三雙輸入反相器9、第四雙輸入反相器10、第五雙輸入反相器11、第六雙輸入反相器12、第七雙輸入反相器13、第八雙輸入反相器14、第九雙輸入反相器15、第十雙輸入反相器16、第十一雙輸入反相器17、第十二雙輸入反相器18、第十三雙輸入反相器19、第十四雙輸入反相器20、第十五雙輸入反相器21、第十六雙輸入反相器22、第十七雙輸入反相器23、第十八雙輸入反相器24。具體實施方式為了使本發(fā)明的目的、技術方案及優(yōu)點更加清楚明白，以下結合附圖及實施例，對本發(fā)明進行進一步詳細說明。應當理解，此處所描述的具體實施方式僅僅用以解釋本發(fā)明，并不用于限定本發(fā)明。實施例1：一種基于雙輸入反相器的容忍雙點翻轉鎖存器，包括至少三路反相器通道；每路反相器通道包括依次連接的輸入傳輸門，六個雙輸入反相器以及輸出傳輸門；輸入傳輸門和輸出傳輸門均為cmos傳輸門，設有輸入端、輸出端、p端和n端，雙輸入反相器設有第一輸入端、第二輸入端和輸出端。所有輸入傳輸門的輸入端共同作為鎖存器的數(shù)據(jù)輸入端。在一路反相器通道中，第一個雙輸入反相器的第一輸入端分別與該通道中輸入傳輸門的輸出端和輸出傳輸門的輸出端連接，該雙輸入反相器的第二輸入端分別與另一路反相器通道中輸入傳輸門的輸出端和輸出傳輸門的輸出端連接。在一路反相器通道中，后一個雙輸入反相器的第一輸入端與該通道中前一個雙輸入反相器的輸出端連接，該雙輸入反相器的第二輸入端與另一路反相器通道中對應位置的前一個雙輸入反相器的輸出端連接。在一路反相器通道中，最后一個雙輸入反相器的輸出端與該通道中輸出傳輸門的輸入端連接。一路反相器通道中的輸入傳輸門的輸出端和輸出傳輸門的輸出端共同作為鎖存器的數(shù)據(jù)輸出端。所有輸入傳輸門的n端和輸出傳輸門的p端共同作為鎖存器的第一時鐘信號輸入端；所有輸入傳輸門的p端和輸出傳輸門的n端共同作為鎖存器的第二時鐘信號輸入端。實施例2：如圖1所示，本實施例給出一種具體的基于雙輸入反相器的容忍雙點翻轉鎖存器的實例，本實施例采用六個傳輸門以及十八個雙輸入反相器的，具體結構包括：第一反相器通道、第二反相器通道和第三反相器通道；其中：第一反相器通道包括第一輸入傳輸門1、第一雙輸入反相器7、第二雙輸入反相器8、第三雙輸入反相器9、第四雙輸入反相器10、第五雙輸入反相器11、第六雙輸入反相器12、第一輸出傳輸門4。第二反相器通道包括第二輸入傳輸門2、第七雙輸入反相器13、第八雙輸入反相器14、第九雙輸入反相器15、第十雙輸入反相器16、第十一雙輸入反相器17、第十二雙輸入反相器18、第二輸出傳輸門5。第三反相器通道包括第三輸入傳輸門3、第十三雙輸入反相器19、第十四雙輸入反相器20、第十五雙輸入反相器21、第十六雙輸入反相器22、第十七雙輸入反相器23、第十八雙輸入反相器24、第三輸出傳輸門6。三個輸入傳輸門和三個輸出傳輸門均為cmos傳輸門，設有輸入端、輸出端、p端和n端；十八個雙輸入反相器均包括第一輸入端、第二輸入端和輸出端。第一輸入傳輸門1的輸入端、第二輸入傳輸門2的輸入端和第三輸入傳輸門3的輸入端共同作為鎖存器的數(shù)據(jù)輸入端。第一雙輸入反相器7的第一輸入端分別與第一輸入傳輸門1的輸出端和第一輸出傳輸門4的輸出端連接，第一雙輸入反相器7的第二輸入端分別與第三輸入傳輸門3的輸出端和第三輸出傳輸門6的輸出端連接。第二雙輸入反相器8的第一輸入端與第一雙輸入反相器7的輸出端連接，第二雙輸入反相器8的第二輸入端與第十三雙輸入反相器19的輸出端連接。第三雙輸入反相器9的第一輸入端與第二雙輸入反相器8的輸出端連接，第三雙輸入反相器9的第二輸入端與第十四雙輸入反相器20的輸出端連接。第四雙輸入反相器10的第一輸入端與第三雙輸入反相器9的輸出端連接，第四雙輸入反相器10的第二輸入端與第十五雙輸入反相器21的輸出端連接。第五雙輸入反相器11的第一輸入端與第四雙輸入反相器10的輸出端連接，第五雙輸入反相器11的第二輸入端與第十六雙輸入反相器22的輸出端連接。第六雙輸入反相器12的第一輸入端與第五雙輸入反相器11的輸出端連接，第六雙輸入反相器12的第二輸入端與第十七雙輸入反相器23的輸出端連接，第六雙輸入反相器12的輸出端與第一輸出傳輸門4的輸入端連接。第七雙輸入反相器13的第一輸入端分別與第二輸入傳輸門2的輸出端和第二輸出傳輸門5的輸出端連接，第七雙輸入反相器13的第二輸入端分別與第一輸入傳輸門1的輸出端和第一輸出傳輸門4的輸出端連接。第八雙輸入反相器14的第一輸入端與第七雙輸入反相器13的輸出端連接，第八雙輸入反相器14的第二輸入端與第一雙輸入反相器7的輸出端連接。第九雙輸入反相器15的第一輸入端與第八雙輸入反相器14的輸出端連接，第九雙輸入反相器15的第二輸入端與第二雙輸入反相器8的輸出端連接。第十雙輸入反相器16的第一輸入端與第九雙輸入反相器15的輸出端連接，第十雙輸入反相器16的第二輸入端與第三雙輸入反相器9的輸出端連接。第十一雙輸入反相器17的第一輸入端與第十雙輸入反相器16的輸出端連接，第十一雙輸入反相器17的第二輸入端與第四雙輸入反相器10的輸出端連接。第十二雙輸入反相器18的第一輸入端與第十一雙輸入反相器17的輸出端連接，第十二雙輸入反相器18的第二輸入端與第五雙輸入反相器11的輸出端連接，第十二雙輸入反相器18的輸出端與第二輸出傳輸門5的輸入端連接。第十三雙輸入反相器19的第一輸入端分別與第三輸入傳輸門3的輸出端和第三輸出傳輸門6的輸出端連接，第七雙輸入反相器13的第二輸入端分別與第二輸入傳輸門2的輸出端和第二輸出傳輸門5的輸出端連接。第十四雙輸入反相器20的第一輸入端與第十三雙輸入反相器19的輸出端連接，第十四雙輸入反相器20的第二輸入端與第七雙輸入反相器13的輸出端連接。第十五雙輸入反相器21的第一輸入端與第十四雙輸入反相器20的輸出端連接，第十五雙輸入反相器21的第二輸入端與第八雙輸入反相器14的輸出端連接。第十六雙輸入反相器22的第一輸入端與第十五雙輸入反相器21的輸出端連接，第十六雙輸入反相器22的第二輸入端與第九雙輸入反相器15的輸出端連接。第十七雙輸入反相器23的第一輸入端與第十六雙輸入反相器22的輸出端連接，第十七雙輸入反相器23的第二輸入端與第十雙輸入反相器16的輸出端連接。第十八雙輸入反相器24的第一輸入端與第十七雙輸入反相器23的輸出端連接，第十八雙輸入反相器24的第二輸入端與第十一雙輸入反相器17的輸出端連接，第十八雙輸入反相器24的輸出端與第三輸出傳輸門6的輸入端連接。第一輸出傳輸門4的輸入端和第一輸出傳輸門4的輸出端共同作為鎖存器的輸出端。第一輸入傳輸門1、第二輸入傳輸門2和第三輸入傳輸門3的n端以及第一輸出傳輸門4、第輸出傳輸門和第三輸出傳輸門6的p端共同作為鎖存器的第一時鐘信號輸入端；第一輸入傳輸門1、第二輸入傳輸門2和第三輸入傳輸門3的p端以及第一輸出傳輸門4、第輸出傳輸門和第三輸出傳輸門6的n端共同作為鎖存器的第二時鐘信號輸入端。在本實施例中，雙輸入反相器的具體結構如圖2所示，該雙輸入反相器包含pmos管mp1和nmos管mn1；其中，pmos管mp1的柵極與雙輸入反相器的第一輸入端in1相連接，nmos管mn1的柵極與雙輸入反相器的第二輸入端in2相連接；pmos管mp1的源極和pmos管mp1的襯底均與電源相連接，nmos管mn1的源極和nmos管mn1的襯底均與地相連接；pmos管mp1的漏極和nmos管mn1的漏極均與雙輸入反相器的輸出端out相連接。從表1中可看出，當?shù)谝恍盘栞斎攵薸n1和第二信號輸入端in2得到的邏輯值相同時都為0或者都為1，信號輸出端out提供與之相反的邏輯值，此時雙輸入反相器表現(xiàn)為反相器；當?shù)谝恍盘栞斎攵薸n1邏輯值由0變?yōu)?，第二信號輸入端in2邏輯值保持不變時，信號輸出端out進入保持狀態(tài)；當?shù)诙盘栞斎攵薸n2邏輯值由0變?yōu)?，第一信號輸入端in1邏輯值保持不變時，信號輸出端out邏輯值由1變?yōu)?；當?shù)谝恍盘栞斎攵薸n1邏輯值由1變?yōu)?，第二信號輸入端in2邏輯值保持不變時，信號輸出端out進入保持狀態(tài)；當?shù)诙盘栞斎攵薸n2邏輯值由1變?yōu)?，第一信號輸入端in1邏輯值保持不變時，信號輸出端out進入保持狀態(tài)。in1in2out0→101(不變)00→11→01→010(不變)11→00(不變)表1鎖存器中雙輸入反相器真值表本實施例的具體技術原理如下：接下來對本發(fā)明抗單粒子雙點翻轉的原理進行討論?？紤]到一個加固設計如果能容忍單粒子雙節(jié)點翻轉就一定能容忍單粒子單點翻轉，因此可以跳過對單粒子單點翻轉的分析討論。參考圖1，當?shù)谝粫r鐘信號輸入端clk為低電平，第二時鐘信號輸入端clkb為高電平，此時第一輸入傳輸門1、第二輸入傳輸門2和第三輸入傳輸門3關閉，第一輸出傳輸門4、第二輸出傳輸門5和第三輸出傳輸門6開啟，該鎖存器工作在鎖存期。此時十八個雙輸入反相器處于高度冗余的狀態(tài)，用于保持數(shù)據(jù)的同時，還能容忍雙節(jié)點翻轉。在鎖存期，假設鎖存器保持了邏輯值0同理可討論保持邏輯值1時的情形，即數(shù)據(jù)輸出端q端口的邏輯值為0，則內部節(jié)點a1、a2、a3、c1、c2、c3、e1、e2、e3、g1、g2和g3的邏輯值為0，b1、b2、b3、d1、d2、d3、f1、f2和f3的邏輯值為1。假設單粒子轟擊鎖存器，電離產(chǎn)生的電荷在內部節(jié)點a1和b1之間共享同理可討論電荷在a1、a2、a3、b1、b2、b3、c1、c2、c3、d1、d2、d3、e1、e2、e3、f1、f2、f3、g1、g2和g3中任何一對節(jié)點之間共享的情形，即節(jié)點a1和b1同時發(fā)生邏輯翻轉，節(jié)點a1的邏輯值翻轉為1，節(jié)點b1的邏輯值翻轉為0。此時第一雙輸入反相器7、第二雙輸入反相器8、第四雙輸入反相器10和第五雙輸入反相器11的兩個輸入端的邏輯值均不同，第二雙輸入反相器8的輸出端b2的邏輯值由1變?yōu)?，第四雙輸入反相器11的輸出端c2的邏輯值由0變?yōu)?，第九雙輸入反相器15的輸出端d3的邏輯值由1變?yōu)?，錯誤的信號被第十雙輸入反相器16、第十一雙輸入反相器17和第十二雙輸入反相器18阻塞，通過第十六雙輸入反相器22、第十七雙輸入反相器23和第十八雙輸入反相器24將a1恢復成正確的邏輯值，然后使b1、b2恢復成正確的邏輯值，接著將c2、d3恢復成正確的邏輯值。于是受影響的節(jié)點a1和b1都能夠實現(xiàn)自恢復。結合上述技術原理的描述可知，本發(fā)明的有益效果在于：解決了單粒子轟擊引發(fā)的雙節(jié)點翻轉問題，提高了電路的可靠性。當任意兩個節(jié)點(a1、a2、a3、b1、b2、b3、c1、c2、c3、d1、d2、d3、e1、e2、e3、f1、f2、f3、g1、g2和g3中任意兩個節(jié)點)因單粒子的轟擊而發(fā)生邏輯翻轉時，通過十八個dinv單元都能使發(fā)生翻轉的節(jié)點對自恢復成正確的邏輯值。該發(fā)明適用于高可靠性的集成電路系統(tǒng)，可應用在航天、航空等領域中。本領域的技術人員容易理解，以上所述僅為本發(fā)明的較佳實施例而已，并不用以限制本發(fā)明，凡在本發(fā)明的精神和原則之內所作的任何修改、等同替換和改進等，均應包含在本發(fā)明的保護范圍之內。當前第1頁12