本發(fā)明涉及毫米波集成電路領域，特別是涉及一種毫米波高速分頻器，為一種應用于毫米波收發(fā)機芯片中的分頻器模塊。

背景技術：

由于毫米波頻段有著較高的可用帶寬，同時其探測精度也較高，因此毫米波芯片在無線通信、雷達、制導、遙感技術、射電天文學和電子對抗等多方面有著廣泛應用。近年來，隨著毫米波頻段的陸續(xù)開放，毫米波芯片成為了熱點。如何設計出低功耗，小面積，分頻范圍大的高速分頻器一直是值得研究的課題。

目前比較常見的毫米波高速分頻器為注入鎖定分頻器。在注入鎖定分頻器中，采用電感和電容無源器件，自諧振在分頻頻率處，通過在共模端注入信號，來實現(xiàn)二分頻的功能。由于采用電感和電容無源器件，這個電路的面積很大，并且由于電感電容的高q值特性，傳統(tǒng)電路無法實現(xiàn)較寬的分頻范圍。

技術實現(xiàn)要素：

發(fā)明目的：本發(fā)明的目的是為了解決現(xiàn)有技術中的不足，提供一種面積小且分頻范圍大的毫米波高速分頻器。

技術方案：本發(fā)明所述的一種毫米波高速分頻器，包括順次連接的第一d觸發(fā)器、第二d觸發(fā)器、第三d觸發(fā)器和第四d觸發(fā)器，所述第一d觸發(fā)器的輸出端串接第二d觸發(fā)器的輸入端，所述第二d觸發(fā)器的輸出端串接第三d觸發(fā)器的輸入端，所述第三d觸發(fā)器的輸出端串接第四d觸發(fā)器的輸入端，所述第四d觸發(fā)器的輸出端串接第一d觸發(fā)器的輸入端；所述第一d觸發(fā)器、第二d觸發(fā)器、第三d觸發(fā)器和第四d觸發(fā)器內(nèi)部電路結(jié)構均包括信號注入部分和信號傳輸部分，所述第一d觸發(fā)器、第二d觸發(fā)器、第三d觸發(fā)器和第四d觸發(fā)器均連接有時鐘信號clk和時鐘信號clkb。

進一步的，所述第四d觸發(fā)器的輸出端信號voutp和voutn，不僅連接第一d觸發(fā)器的輸入端，而且作為整個毫米波高速分頻器的輸出，驅(qū)動后級電路。

進一步的，所述第一d觸發(fā)器、第二d觸發(fā)器、第三d觸發(fā)器和第四d觸發(fā)器內(nèi)部電路結(jié)構相同。

進一步的，所述信號注入部分包括nmos管mn1、pmos管mp1和pmos管mp2；所述信號傳輸部分包括nmos管mn2和nmos管mn3。

進一步的，nmos管mn1的源端連接vss，nmos管mn1的漏端分別連接nmos管mn2和nmos管mn3的源端，nmos管mn2的漏端連接pmos管mp1的漏端，nmos管mn3的漏端連接pmos管mp2的漏端，pmos管mp1和pmos管mp2的源端共同連接vdd。

進一步的，時鐘信號通過clkinn連接nmos管mn1的柵端，時鐘信號通過clkinp連接pmos管mp1和pmos管mp2的柵端實現(xiàn)注入功能；輸入信號通過inp連接nmos管mn2的柵端、通過inn連接nmos管mn3的柵端，通過nmos管mn2和nmos管mn3的漏端outp和outn輸出，實現(xiàn)數(shù)據(jù)傳輸功能。

進一步的，所述時鐘信號clk分別連接有第一d觸發(fā)器的clkinn端口、第二d觸發(fā)器的clkinp端口、第三d觸發(fā)器的clkinn端口、第四d觸發(fā)器的clkinp端口；所述的時鐘信號clkb分別連接有第一d觸發(fā)器的clkinp端口、第二d觸發(fā)器的clkinn端口、第三d觸發(fā)器的clkinp端口、第四d觸發(fā)器的clkinn端口。

有益效果：本發(fā)明的一種毫米波高速振蕩器，沒有使用電感等占面積的無源器件，有面積小，分頻范圍大的技術優(yōu)勢。

附圖說明

圖1是本發(fā)明的毫米波高速分頻器的系統(tǒng)框圖；

圖2是本發(fā)明的簡易d觸發(fā)器的電路圖。

具體實施方式

下面結(jié)合具體實施例和附圖對本發(fā)明的技術方案作進一步詳細說明。

如圖1和圖2所示的一種毫米波高速分頻器，包括順次連接的第一d觸發(fā)器、第二d觸發(fā)器、第三d觸發(fā)器和第四d觸發(fā)器，所述第一d觸發(fā)器的輸出端串接第二d觸發(fā)器的輸入端，所述第二d觸發(fā)器的輸出端串接第三d觸發(fā)器的輸入端，所述第三d觸發(fā)器的輸出端串接第四d觸發(fā)器的輸入端，所述第四d觸發(fā)器的輸出端串接第一d觸發(fā)器的輸入端；所述第一d觸發(fā)器、第二d觸發(fā)器、第三d觸發(fā)器和第四d觸發(fā)器內(nèi)部電路結(jié)構均包括信號注入部分和信號傳輸部分，所述第一d觸發(fā)器、第二d觸發(fā)器、第三d觸發(fā)器和第四d觸發(fā)均連接有時鐘信號clk和時鐘信號clkb。

作為本實施例的進一步優(yōu)化：

優(yōu)選的，所述第四d觸發(fā)器的輸出端信號voutp和voutn，不僅連接第一d觸發(fā)器的輸入端，而且作為整個毫米波高速分頻器的輸出，驅(qū)動后級電路。

優(yōu)選的，所述第一d觸發(fā)器、第二d觸發(fā)器、第三d觸發(fā)器和第四d觸發(fā)器內(nèi)部電路結(jié)構相同，具體的內(nèi)部電路結(jié)構組成包括信號注入部分和信號傳輸部分：

所述信號注入部分包括nmos管mn1、pmos管mp1和pmos管mp2；所述信號傳輸部分包括nmos管mn2和nmos管mn3。

nmos管mn1的源端連接vss，nmos管mn1的漏端分別連接nmos管mn2和nmos管mn3的源端，nmos管mn2的漏端連接pmos管mp1的漏端，nmos管mn3的漏端連接pmos管mp2的漏端，pmos管mp1和pmos管mp2的源端共同連接vdd。

時鐘信號通過clkinn連接nmos管mn1的柵端，時鐘信號通過clkinp連接pmos管mp1和pmos管mp2的柵端實現(xiàn)注入功能；輸入信號通過inp連接nmos管mn2的柵端、通過inn連接nmos管mn3的柵端，通過nmos管mn2和nmos管mn3的漏端outp和outn輸出，實現(xiàn)數(shù)據(jù)傳輸功能。

時鐘信號clk和clkb具體采用差分時鐘信號，其具體連接如下：

時鐘信號clk分別連接有第一d觸發(fā)器的clkinn端口、第二d觸發(fā)器的clkinp端口、第三d觸發(fā)器的clkinn端口、第四d觸發(fā)器的clkinp端口；所述的時鐘信號clkb分別連接有第一d觸發(fā)器的clkinp端口、第二d觸發(fā)器的clkinn端口、第三d觸發(fā)器的clkinp端口、第四d觸發(fā)器的clkinn端口。

本發(fā)明的一種毫米波高速振蕩器，沒有使用電感等占面積的無源器件，有面積小，分頻范圍大的技術優(yōu)勢。

以上所述，僅是本發(fā)明的較佳實施例而已，并非對本發(fā)明作任何形式上的限制，雖然本發(fā)明已以較佳實施例揭露如上，然而并非用以限定本發(fā)明，任何熟悉本專業(yè)的技術人員，在不脫離本發(fā)明技術方案范圍內(nèi)，當可利用上述揭示的技術內(nèi)容作出些許更動或修飾為等同變化的等效實施例，但凡是未脫離本發(fā)明技術方案的內(nèi)容，依據(jù)本發(fā)明的技術實質(zhì)對以上實施例所作的任何簡單修改、等同變化與修飾，均仍屬于本發(fā)明技術方案的范圍內(nèi)。

技術特征：

技術總結(jié)
本發(fā)明公開了一種毫米波高速分頻器，涉及毫米波集成電路領域，為一種應用于毫米波收發(fā)機芯片中的分頻器模塊，所解決的是現(xiàn)有高速分頻器面積過大和分頻范圍過窄的技術問題。該毫米波高速分頻器包括依次連接并且連接成環(huán)的四個簡易D觸發(fā)器。本毫米波高速振蕩器，沒有使用電感等占面積的無源器件，有面積小，分頻范圍大的技術優(yōu)勢。

技術研發(fā)人員：田彤;袁圣越;趙辰;丁博文;陶李;曹學坡;沈葉東
受保護的技術使用者：江蘇微遠芯微系統(tǒng)技術有限公司
技術研發(fā)日：2017.06.06
技術公布日：2017.10.20