技術(shù)總結(jié)
提供了一種分?jǐn)?shù)N型鎖相回路(PLL)電路(104、600、800)。PLL電路(104、600、800)生成擴(kuò)頻時(shí)鐘(SSC)，利用平均技術(shù)來抑制相位內(nèi)插器非線性。PLL電路(600、800)包括具有混合有限脈沖響應(yīng)(FIR)濾波的分?jǐn)?shù)分頻器(606、806)。此外，提供了用于混合FIR分?jǐn)?shù)N型PLL電路(600、800)的小型且低功率分頻器。

技術(shù)研發(fā)人員：羅可欣;周凱;曹圣國;岳嶺峰;褚方青;沈煜;吳智
受保護(hù)的技術(shù)使用者：美國萊迪思半導(dǎo)體公司
文檔號(hào)碼：201480080606
技術(shù)研發(fā)日：2014.05.16
技術(shù)公布日：2017.03.22