1.一種產(chǎn)生擴頻時鐘(SSC)的鎖相回路(PLL)電路，包括：
多個分?jǐn)?shù)分頻器，每個所述多個分?jǐn)?shù)分頻器均包含一多模數(shù)分頻器(MMD)以及多個相位內(nèi)插器(PI)，其中所述多模數(shù)分頻器接收來自一壓控振蕩器(VCO)的輸出并產(chǎn)生多個經(jīng)除頻時鐘信號，其中所述多個相位內(nèi)插器接收來自所述多模數(shù)分頻器的所述經(jīng)除頻時鐘信號并輸出各自的分?jǐn)?shù)分頻器輸出信號；以及
一數(shù)字方塊，包含一積分三角調(diào)制器，其中所述積分三角調(diào)制器輸出用以產(chǎn)生一第一控制信號的一整數(shù)值，以用于將供每一所述多個分?jǐn)?shù)分頻器用的所述多模數(shù)分頻器的分頻比控制成相同數(shù)值，且輸出用以產(chǎn)生一第二控制信號的一分?jǐn)?shù)數(shù)值，以用于選擇每一所述多個分?jǐn)?shù)分頻器的所述多個相位內(nèi)插器的相位，使得每一所述分?jǐn)?shù)分頻器輸出信號的平均相位匹配一期望相位步進。
2.根據(jù)權(quán)利要求1所述的PLL電路，其中每一所述分?jǐn)?shù)分頻器內(nèi)的所述相位內(nèi)插器的數(shù)量等于所述期望相位步進的分母。
3.根據(jù)權(quán)利要求1所述的PLL電路，其中每一所述分?jǐn)?shù)分頻器內(nèi)的所述相位內(nèi)插器的數(shù)量小于所述期望相位步進的分母。
4.根據(jù)權(quán)利要求1所述的PLL電路，其中所述數(shù)字方塊的所述積分三角調(diào)制器包含一多階噪聲塑形積分三角調(diào)制器。
5.根據(jù)權(quán)利要求1所述的PLL電路，還包括：
一電荷泵及回路濾波器，其耦合于一相位頻率偵測器與所述壓控振蕩器之間，用以對來自所述相位頻率偵測器的向上或向下脈沖進行濾波，并提供一輸出信號以控制所述壓控振蕩器。
6.一種產(chǎn)生擴頻時鐘(SSC)的鎖相回路(PLL)電路，其特征在于，包含：
多個分?jǐn)?shù)分頻器，每一所述多個分?jǐn)?shù)分頻器均包含一多模數(shù)分頻器(MMD)以及多個相位內(nèi)插器(PI)，其中所述多模數(shù)分頻器接收來自一壓控振蕩器(VCO)的輸出并產(chǎn)生多個經(jīng)除頻時鐘信號，其中所述多個相位內(nèi)插器接收來自所述多模數(shù)分頻器的所述經(jīng)除頻時鐘信號并輸出各自的分?jǐn)?shù)分頻器輸出信號；以及
一數(shù)字方塊，包含一積分三角調(diào)制器，其中所述積分三角調(diào)制器輸出用以產(chǎn)生一第一控制信號的一整數(shù)值，以用于根據(jù)一有限脈沖響應(yīng)(FIR)形式控制供每一所述多個分?jǐn)?shù)分頻器用的所述多模數(shù)分頻器的分頻比，以利于抑制所述多個相位內(nèi)插器的有限脈沖響應(yīng)濾波器的非線性行為。
7.根據(jù)權(quán)利要求6所述的PLL電路，其中每一所述多個分?jǐn)?shù)分頻器的所述多模數(shù)分頻器均包含一單一多模數(shù)分頻器，所述單一多模數(shù)分頻器共享于所述多個相位內(nèi)插器之間。
8.根據(jù)權(quán)利要求6所述的PLL電路，其中用于所述多個分?jǐn)?shù)分頻器的初始相位形式經(jīng)過選擇以抑制所述多個相位內(nèi)插器的所述有限脈沖響應(yīng)濾波器的非線性行為。
9.根據(jù)權(quán)利要求6所述的PLL電路，其中所述數(shù)字方塊的所述積分三角調(diào)制器包含一多階噪聲塑形積分三角調(diào)制器。
10.根據(jù)權(quán)利要求6所述的PLL電路，還包括：
一相位頻率偵測器；以及
一電荷泵及回路濾波器，其耦合于所述相位頻率偵測器與所述壓控振蕩器之間，用以對來自所述相位頻率偵測器的向上或向下脈沖進行濾波，并提供一輸出信號以控制所述壓控振蕩器。
11.一種用于鎖相回路(PLL)電路的有限脈沖響應(yīng)(FIR)分?jǐn)?shù)分頻器，其特征在于，包括：
一積分三角調(diào)制器，用以輸出一經(jīng)調(diào)制參考信號；
多個數(shù)字正反器，用以接收所述積分三角調(diào)制器的輸出并產(chǎn)生延遲輸出，所述延遲輸出包含一參考延遲輸出；
多個多模數(shù)分頻器，所述多模數(shù)分頻器的每一個對應(yīng)于所述多個數(shù)字正反器的其中一個，用以產(chǎn)生多個經(jīng)除頻信號，所述多個經(jīng)除頻信號的每一個對應(yīng)于一各自的延遲輸出；
一多工器，用以輸出所述多個經(jīng)除頻信號的其中一個；以及
控制邏輯，用以至少部分基于一經(jīng)選擇的延遲輸出與所述參考延遲輸出之間的差來控制所述多工器輸出的選擇。
12.根據(jù)權(quán)利要求11所述的FIR分頻器，其特征在于，還包括一分頻比累加器，用以控制所述多工器輸出的所述選擇。
13.根據(jù)權(quán)利要求11所述的FIR分頻器，其特征在于，其中所述積分三角調(diào)制器包含一多階噪聲塑形積分三角調(diào)制器。
14.根據(jù)權(quán)利要求13所述的FIR分頻器，其特征在于，其中所述多階噪聲塑形積分三角調(diào)制器的輸入為固定不變。