一種延時鎖相環(huán)的制作方法
【專利摘要】本實(shí)用新型提供一種延時鎖相環(huán)，在盡可能少的增加版圖面積和功耗的前提下，將延時鎖相環(huán)精度提高至少一倍。該延時鎖相環(huán)包括DLL延時鏈，所述DLL延時鏈包括DLL粗調(diào)鏈和DLL微調(diào)鏈，其特征在于：所述DLL粗調(diào)鏈和DLL微調(diào)鏈之間設(shè)置有用于產(chǎn)生輸入時鐘信號奇時鐘和偶時鐘的中間相位時鐘的中間相位產(chǎn)生器。該提高延時鎖相環(huán)是通過輸入的兩個時鐘信號偶時鐘和奇時鐘來產(chǎn)生兩個時鐘信號，分別是奇偶時鐘和中間時鐘，奇偶時鐘和中間時鐘的相位差是偶時鐘和奇時鐘相位差的一半。
【專利說明】—種延時鎖相環(huán)

【技術(shù)領(lǐng)域】
[0001 ] 本實(shí)用新型提供了一種延時鎖相環(huán)。

【背景技術(shù)】
[0002]延遲鎖相環(huán)(DLL)廣泛用于微處理器、存儲器接口、芯片之間的接口和大規(guī)模集成電路的時鐘分布網(wǎng)絡(luò)，多用于時鐘同步來解決時鐘的偏斜問題，使得芯片內(nèi)部或芯片之間的時鐘延遲有足夠的余量，從而提聞系統(tǒng)的時序功能。
[0003]隨著應(yīng)用系統(tǒng)時鐘頻率的增大，對DLL調(diào)節(jié)精度的要求越來越高，因?yàn)樗苯記Q定了 DLL的最大鑒相誤差。傳統(tǒng)的DLL由DLL延時鏈(包括粗調(diào)鏈和微調(diào)鏈)、反饋延時、鑒相器、DLL控制器和輸出驅(qū)動器組成。其工作原理如下:
[0004]DLL的輸入時鐘經(jīng)過延時鏈后產(chǎn)生延時時鐘，延時時鐘經(jīng)過反饋延時后產(chǎn)生反饋時鐘，反饋時鐘與輸入時鐘均輸入至鑒相器。鑒相器對輸入時鐘和反饋時鐘進(jìn)行抽樣、比較，并將比較結(jié)果輸出給DLL控制器。DLL控制器根據(jù)比較結(jié)果調(diào)整可變延時鏈的延時，實(shí)現(xiàn)反饋時鐘與輸入時鐘的相位對齊，從而實(shí)現(xiàn)與輸入時鐘具有特定延時要求的輸出時鐘。
[0005]在DLL延時鏈的具體實(shí)現(xiàn)中，考慮到系統(tǒng)對延時鏈同時要求具有較長的延時長度和較小的延時步長，DLL延時鏈通常分為DLL粗調(diào)鏈和DLL微調(diào)鏈。延時粗調(diào)鏈電路受DLL控制器電路粗調(diào)控制位信號的控制，產(chǎn)生兩個不同相位的偶時鐘和奇時鐘信號輸出給微調(diào)鏈電路，這兩個時鐘信號的相位差即為此粗調(diào)電路的步長t，微調(diào)鏈電路同時也受DLL控制電路微調(diào)控制位信號控制，對兩個輸入時鐘信號進(jìn)行延遲和綜合，產(chǎn)生精度為t/n(n為微調(diào)鏈電路的位數(shù))的單端輸出時鐘。此信號的相位精度即為DLL電路的調(diào)節(jié)精度。
[0006]現(xiàn)有的DLL結(jié)構(gòu)中，為了得到更高精度的時鐘,往往需要增加DLL微調(diào)鏈的位數(shù)來實(shí)現(xiàn)，需要較大的功耗和版圖面積。


【發(fā)明內(nèi)容】

[0007]本實(shí)用新型提供一種延時鎖相環(huán)，在盡可能少的增加版圖面積和功耗的前提下，將延時鎖相環(huán)精度提高至少一倍。
[0008]本發(fā)明的具體技術(shù)解決方案如下:
[0009]該延時鎖相環(huán)包括DLL延時鏈，所述DLL延時鏈包括DLL粗調(diào)鏈和DLL微調(diào)鏈，所述DLL粗調(diào)鏈和DLL微調(diào)鏈之間設(shè)置有用于產(chǎn)生輸入時鐘信號奇時鐘和偶時鐘的中間相位時鐘的中間相位產(chǎn)生器。
[0010]所述中間相位產(chǎn)生器包括用于接收奇時鐘信號的第一反相器和用于接收偶時鐘信號的第二反相器，第一反相器的輸出端分別與奇延時時鐘處理單兀和中間延時處理單兀的輸入端連接，第二反相器的輸出端分別與偶延時時鐘處理單元和中間延時處理單元的輸入端連接；所述奇延時時鐘處理單元、偶延時時鐘處理單元的輸出端和第三反相器連接，中間延時處理單元的輸出端和第四反相器連接；所述奇延時時鐘處理單元、偶延時時鐘處理單元均由三個串聯(lián)的反相器再串聯(lián)一個三態(tài)門組成；所述中間延時處理單元包括奇反相器組、偶反相器組、反相器和三態(tài)門，奇反相器組的輸入端與第一反相器的輸出端連接，輸出端與反相器的輸入端連接，偶反相器組的輸入端與第二反相器的輸出端連接，輸出端與反相器的輸入端連接，反相器的輸出端與三態(tài)門連接；所述奇反相器組和偶反相器組均由兩個串聯(lián)的反相器組成。
[0011]所述第一反相器、第二反相器及奇延時時鐘處理單元、偶延時時鐘處理單元、中間延時處理單元的反相器相同，奇延時時鐘處理單元、偶延時時鐘處理單元、中間延時處理單元的三態(tài)門相同，第三反相器和第四反相器相同。
[0012]本實(shí)用新型的優(yōu)點(diǎn)在于:
[0013]本實(shí)用新型提供的延時鎖相環(huán)在盡可能少的增加版圖面積和功耗的前提下，將延時鎖相環(huán)精度提高至少一倍。

【專利附圖】

【附圖說明】
[0014]圖1為現(xiàn)有延時鎖相環(huán)原理示意圖；
[0015]圖2為本實(shí)用新型延時鎖相環(huán)原理示意圖；
[0016]圖3為中間相位產(chǎn)生器的結(jié)構(gòu)圖；
[0017]圖4為波形示意圖；
[0018]圖5為信號對應(yīng)關(guān)系圖；
[0019]附圖標(biāo)記說明:
[0020]O—第二反相器；1、2、3、11、12、13、14、15、21、22、23—反相器；4、16、24—三態(tài)門；
5—第三反相器；17—第四反相器；20—第一反相器。

【具體實(shí)施方式】
[0021]本實(shí)用新型的核心在于新增的中間相位產(chǎn)生電路，中間相位產(chǎn)生電路的作用是根據(jù)輸入的奇時鐘和偶時鐘，產(chǎn)生一個二者中間相位的時鐘，將原來輸入相位差為t的時鐘變?yōu)檩敵鱿辔徊顃/2的時鐘。這樣原延時時鐘的精度便可相應(yīng)的由t/n變?yōu)閠/2n，精度提高一倍。
[0022]輸入信號偶時鐘輸入至反相器O,同時輸入信號奇時鐘輸入至反相器20 ;偶時鐘通過反相器O后同時輸出到反相器1、2、3和反相器11、12、13 ;奇時鐘通過反相器20后同時輸出到反相器21、22、23和反相器14、15、13 ;反相器12、15同時輸出至反相器13,產(chǎn)生一個同時受偶時鐘和奇時鐘控制、且相位介于二者中間的的時鐘信號，命名為中間延時時鐘。
[0023]反相器3和23的輸出分別命名為偶延時時鐘和奇延時時鐘，它們分別輸入至三態(tài)門4和24。三態(tài)門4和24受控制信號奇偶選擇控制，選擇輸出偶延時時鐘或奇延時時鐘，之后通過反相器5增大驅(qū)動能力最終輸出奇偶時鐘信號。其中奇偶選擇信號可以很容易的在原DLL控制器電路中得到。中間延時時鐘同樣輸入至一個一直導(dǎo)通的三態(tài)門，之后通過反相器17增大驅(qū)動能力最終輸出中間時鐘信號。
[0024]為了匹配傳輸延時和偶時鐘、奇時鐘對中間時鐘的均衡控制，反相器O?3、11?15和20?23均選擇相同尺寸的器件，三態(tài)門4、16和24選擇相同尺寸的器件，輸出驅(qū)動反相器5和7選擇相同尺寸的器件。
[0025]以下結(jié)合波形示意圖進(jìn)行描述:
[0026]信號對應(yīng)關(guān)系:clkeven:偶時鐘，clkodd:奇時鐘，clkeb:偶延時時鐘，clkmb:中間延時時鐘，cIkob:奇延時時鐘，clkeo:奇偶時鐘，clkmid:中間時鐘。
[0027]Clkeven和clkodd通過相同的延時產(chǎn)生clkeb和clkob,且同時產(chǎn)生相位介于二者之間的clkmb。Clkeb和clkob通過選擇驅(qū)動輸出clkeo, clkmb驅(qū)動輸出clkmid。
[0028]可以看出，輸入clkeven和clkodd的相位差本為t，通過中間相位產(chǎn)生器電路后，輸出的clkeo和clkmid相位差僅變?yōu)樵瓉淼囊话雝/2。
[0029]DLL微調(diào)鏈可采用傳統(tǒng)的多種電路結(jié)構(gòu)，其主要功能是把兩個相位差為t的時鐘信號延遲綜合后轉(zhuǎn)換為一個精度步長為t/n的時鐘信號,其中η為微調(diào)鏈電路位數(shù)。
[0030]由此可以得到分別采用傳統(tǒng)DLL結(jié)構(gòu)和改進(jìn)DLL結(jié)構(gòu)的DLL微調(diào)鏈輸出信號眼圖，此輸出信號的精度即代表整個DLL的輸出時鐘精度。如圖5所示:上側(cè)波形對應(yīng)DLL傳統(tǒng)結(jié)構(gòu)，clkeven:偶時鐘，clkodd:奇時鐘，cIkfine:延時時鐘,下側(cè)波形對應(yīng)插入中間相位產(chǎn)生器的DLL改進(jìn)結(jié)構(gòu)，clkeo:奇偶時鐘，clkmid:中間時鐘，cIkfine:延時時鐘。
[0031]從眼圖可以看出，米用DLL傳統(tǒng)結(jié)構(gòu)時，clkeven和clkodd的相位差為t,輸出延時時鐘的精度步長為t/n ;而采用改進(jìn)的DLL結(jié)構(gòu)時，clkeo和clkmid的相位差為t/2，輸出延時時鐘的精度步長為t/2n。
【權(quán)利要求】
1.一種延時鎖相環(huán)，包括DLL延時鏈，所述DLL延時鏈包括DLL粗調(diào)鏈和DLL微調(diào)鏈，其特征在于:所述DLL粗調(diào)鏈和DLL微調(diào)鏈之間設(shè)置有用于產(chǎn)生輸入時鐘信號奇時鐘和偶時鐘的中間相位時鐘的中間相位產(chǎn)生器。
2.根據(jù)權(quán)利要求1所述的延時鎖相環(huán)，其特征在于:所述中間相位產(chǎn)生器包括用于接收奇時鐘信號的第一反相器和用于接收偶時鐘信號的第二反相器，第一反相器的輸出端分別與奇延時時鐘處理單元和中間延時處理單元的輸入端連接，第二反相器的輸出端與偶延時時鐘處理單元和中間延時處理單元的輸入端連接；所述奇延時時鐘處理單元、偶延時時鐘處理單元的輸出端和第三反相器連接，中間延時處理單元的輸出端與第四反相器連接；所述奇延時時鐘處理單元、偶延時時鐘處理單元均由三個串聯(lián)的反相器再串聯(lián)一個三態(tài)門組成；所述中間延時處理單元包括奇反相器組、偶反相器組、反相器和三態(tài)門，奇反相器組的輸入端與第一反相器的輸出端連接，輸出端與反相器的輸入端連接，偶反相器組的輸入端與第二反相器的輸出端連接，輸出端與反相器的輸入端連接，反相器的輸出端與三態(tài)門連接；所述奇反相器組和偶反相器組均由兩個串聯(lián)的反相器組成。
3.根據(jù)權(quán)利要求2所述的延時鎖相環(huán)，其特征在于:所述第一反相器、第二反相器及奇延時時鐘處理單元、偶延時時鐘處理單元、中間延時處理單元的反相器相同，奇延時時鐘處理單元、偶延時時鐘處理單元、中間延時處理單元的三態(tài)門相同，第三反相器和第四反相器相同。
【文檔編號】H03L7/085GK204119210SQ201420433498
【公開日】2015年1月21日 申請日期:2014年8月1日 優(yōu)先權(quán)日:2014年8月1日
【發(fā)明者】郭曉鋒, 劉成 申請人:西安華芯半導(dǎo)體有限公司