基于神經(jīng)元mos管的差分型單邊沿d觸發(fā)器的制造方法
【專利摘要】本實(shí)用新型公開了一種基于神經(jīng)元MOS管的差分型單邊沿D觸發(fā)器，包括差分結(jié)構(gòu)的主觸發(fā)器和差分結(jié)構(gòu)的從觸發(fā)器；所述主觸發(fā)器由構(gòu)成差分結(jié)構(gòu)的兩個(gè)PMOS管m3和m4，兩個(gè)三輸入n型浮柵MOS管m1和m2構(gòu)成；所述從觸發(fā)器由構(gòu)成差分結(jié)構(gòu)的兩個(gè)PMOS管m7和m8、兩個(gè)三輸入n型浮柵MOS管m5和m6、兩個(gè)反相器INV1和INV2構(gòu)成。本實(shí)用新型的有益效果是：通過在n型浮柵MOS管中增加一個(gè)輸入端就可以方便的控制電路的開關(guān)。差分結(jié)構(gòu)的觸發(fā)器由于具有互補(bǔ)輸出、低功耗、簡單的結(jié)構(gòu)等優(yōu)點(diǎn)。運(yùn)用n型浮柵MOS管下拉網(wǎng)絡(luò)代替了傳統(tǒng)差分型觸發(fā)器中的nMOS邏輯電路，簡化了下拉網(wǎng)絡(luò)結(jié)構(gòu)，從而進(jìn)一步減小了電路的功耗。通過浮柵MOS管的運(yùn)用，觸發(fā)器中的置位端和復(fù)位端可以很方便的實(shí)現(xiàn)。
【專利說明】基于神經(jīng)元MOS管的差分型單邊沿D觸發(fā)器
【技術(shù)領(lǐng)域】
[0001]本實(shí)用新型涉及一種差分型單邊沿觸發(fā)器，更具體說，它涉及一種基于神經(jīng)元MOS管的差分型單邊沿D觸發(fā)器。
【背景技術(shù)】
[0002]觸發(fā)器是數(shù)字集成電路中基本的構(gòu)件，它們決定著包括功耗、延遲、面積、可靠性等電路的性能。在所有的觸發(fā)器中，差分結(jié)構(gòu)的觸發(fā)器由于具有互補(bǔ)輸出、低功耗、簡單的結(jié)構(gòu)等優(yōu)點(diǎn)，因此應(yīng)用比較廣泛。差分觸發(fā)器能夠起到放大器的作用，因此它們能夠在低擺幅電壓信號(hào)下很好的工作。它們還能夠在觸發(fā)器中建立各種邏輯功能來降低測(cè)序開銷。

【發(fā)明內(nèi)容】
[0003]本實(shí)用新型的目的是克服現(xiàn)有技術(shù)中的不足，提供一種除了具有低功耗和結(jié)構(gòu)簡單的特點(diǎn)外，還可以通過異步輸入置位端和復(fù)位端來靈活的控制輸出狀態(tài)的基于神經(jīng)元MOS管的差分型單邊沿D觸發(fā)器。
[0004]這種基于神經(jīng)元MOS管的差分型單邊沿D觸發(fā)器，包括差分結(jié)構(gòu)的主觸發(fā)器和差分結(jié)構(gòu)的從觸發(fā)器；
[0005]所述主觸發(fā)器由構(gòu)成差分結(jié)構(gòu)的兩個(gè)PMOS管m3和m4,兩個(gè)三輸入η型浮柵MOS管ml和m2構(gòu)成；所述從觸發(fā)器由構(gòu)成差分結(jié)構(gòu)的兩個(gè)PMOS管m7和m8、兩個(gè)三輸入η型浮柵MOS管m5和m6、兩個(gè)反相器INVl和INV2構(gòu)成；
[0006]所述PMOS管m3、m4、m7和m8源級(jí)接工作電壓VDD，所述三輸入η型浮柵MOS管ml、m2、m5和m6的源級(jí)接地；
[0007]所述主觸發(fā)器中構(gòu)成差分結(jié)構(gòu)的兩個(gè)PMOS管m3和m4的漏極分別與兩個(gè)三輸入η型浮柵MOS管ml和m2的漏極連接，并且產(chǎn)生主觸發(fā)器的輸出?和x ;所述從觸發(fā)器中構(gòu)成差分結(jié)構(gòu)的兩個(gè)PMOS管m7和m8的漏極分別與兩個(gè)三輸入η型浮柵MOS管m5和m6的
漏極連接，并通過兩個(gè)反相器INVl和INV2連接到輸出端Q和3
[0008]在elk低電平時(shí)，所述主觸發(fā)器接收輸入信號(hào)，決定主觸發(fā)器的輸出X和? ;此時(shí)所述從觸發(fā)器關(guān)閉，從觸發(fā)器的輸出Q和泛保持不變；在elk上升沿時(shí)，主觸發(fā)器關(guān)閉，從觸發(fā)器開啟，決定主觸發(fā)器的輸出X和^決定從觸發(fā)器的輸出，即整個(gè)觸發(fā)器的輸出Q和
-Λ，
同時(shí)S和R分別實(shí)現(xiàn)觸發(fā)器的異步置位和異步清零功能。
[0009]本實(shí)用新型的有益效果是:電路利用了神經(jīng)元MOS管所具有的閾值易于控制這一自然屬性，無需增加特別的電路，僅需通過在η型浮柵MOS管中增加一個(gè)輸入端就可以方便的控制電路的開關(guān)。差分結(jié)構(gòu)的觸發(fā)器由于具有互補(bǔ)輸出、低功耗、簡單的結(jié)構(gòu)等優(yōu)點(diǎn)，而運(yùn)用η型浮柵MOS管下拉網(wǎng)絡(luò)代替了傳統(tǒng)的差分型觸發(fā)器中的nMOS邏輯電路，簡化了下拉網(wǎng)絡(luò)結(jié)構(gòu)，從而進(jìn)一步減小了電路的功耗。而通過浮柵MOS管的運(yùn)用，觸發(fā)器中的置位端和復(fù)位端可以很方便的實(shí)現(xiàn)。
【專利附圖】

【附圖說明】
[0010]圖1為η型和P型多輸入浮柵MOS管符號(hào)和電容模型；
[0011]圖2為本實(shí)用新型電路原理圖。
【具體實(shí)施方式】
[0012]下面結(jié)合附圖和實(shí)施例對(duì)本實(shí)用新型做進(jìn)一步描述。雖然本實(shí)用新型將結(jié)合較佳實(shí)施例進(jìn)行描述，但應(yīng)知道，并不表示本實(shí)用新型限制在所述實(shí)施例中。相反，本實(shí)用新型將涵蓋可包含在有附后權(quán)利要求書限定的本實(shí)用新型的范圍內(nèi)的替換物、改進(jìn)型和等同物。
[0013]多輸入浮柵MOS管是近年來提出的一種具有功能性強(qiáng)、閾值控制靈活等特點(diǎn)的新型器件，人們已在模擬、數(shù)字和神經(jīng)網(wǎng)絡(luò)等多個(gè)領(lǐng)域?qū)λ膽?yīng)用開展了深入研究。這種器件的加工工藝與標(biāo)準(zhǔn)的雙層多晶硅CMOS工藝完全兼容，它的符號(hào)表示及其電容模型如圖1所示。它具有多個(gè)輸入柵極和一個(gè)浮柵極，其中浮柵由第一層多晶硅形成，多個(gè)輸入控制柵則由第二層多晶硅形成。輸入端與浮柵之間通過電容實(shí)現(xiàn)耦合。圖中Vf表示浮柵上的電壓，
Vtl為襯底電壓
【權(quán)利要求】
1.一種基于神經(jīng)元MOS管的差分型單邊沿D觸發(fā)器，其特征在于:包括差分結(jié)構(gòu)的主觸發(fā)器和差分結(jié)構(gòu)的從觸發(fā)器； 所述主觸發(fā)器由構(gòu)成差分結(jié)構(gòu)的兩個(gè)PMOS管m3和m4，兩個(gè)三輸入η型浮柵MOS管ml和m2構(gòu)成；所述從觸發(fā)器由構(gòu)成差分結(jié)構(gòu)的兩個(gè)PMOS管m7和m8、兩個(gè)三輸入η型浮柵MOS管m5和m6、兩個(gè)反相器INVl和INV2構(gòu)成； 所述PMOS管m3、m4、m7和m8源級(jí)接工作電壓VDD，所述三輸入η型浮柵MOS管ml、m2、m5和m6的源級(jí)接地； 所述主觸發(fā)器中構(gòu)成差分結(jié)構(gòu)的兩個(gè)PMOS管m3和m4的漏極分別與兩個(gè)三輸入η型浮柵MOS管ml和m2的漏極連接，并且產(chǎn)生主觸發(fā)器的輸出?和x ;所述從觸發(fā)器中構(gòu)成差分結(jié)構(gòu)的兩個(gè)PMOS管m7和m8的漏極分別與兩個(gè)三輸入η型浮柵MOS管m5和m6的漏極連接，并通過兩個(gè)反相器INVl和INV2連接到輸出端Q和δ.在elk低電平時(shí)，所述主觸發(fā)器接收輸入信號(hào)，決定主觸發(fā)器的輸出X和^此時(shí)所述從觸發(fā)器關(guān)閉，從觸發(fā)器的輸出Q和G保持不變；在elk上升沿時(shí)，主觸發(fā)器關(guān)閉，從觸發(fā)器開啟，決定主觸發(fā)器的輸出X和I決定從觸發(fā)器的輸出，即整個(gè)觸發(fā)器的輸出Q和δ.同時(shí)S 和R分別實(shí)現(xiàn)觸發(fā)器的異步置位和異步清零功能。
【文檔編號(hào)】H03K3/3562GK203675067SQ201420009948
【公開日】2014年6月25日 申請(qǐng)日期:2014年1月7日 優(yōu)先權(quán)日:2014年1月7日
【發(fā)明者】杭國強(qiáng), 胡曉慧, 楊旸, 章丹艷, 周選昌, 劉承成 申請(qǐng)人:浙江大學(xué)城市學(xué)院