一種分辨率可配置逐次逼近型模數(shù)轉(zhuǎn)換器的制造方法
【專利摘要】本發(fā)明公開了一種分辨率可配置逐次逼近型模數(shù)轉(zhuǎn)換器，包括電容型數(shù)模轉(zhuǎn)換器、比較器、分辨率可配置逐次逼近控制邏輯電路和時鐘電路。與逐次逼近型模數(shù)轉(zhuǎn)換器的現(xiàn)有分辨率可配置技術(shù)方案相比，本發(fā)明不需要在電容型數(shù)模轉(zhuǎn)換器中插入開關(guān)來配置其位數(shù)，直接在逐次逼近控制邏輯算法上對模數(shù)轉(zhuǎn)換器的分辨率進(jìn)行配置；因為避免了電容陣列中可配置的開關(guān)，本發(fā)明在版圖的布局布線上方便簡單，大大減小了電容上極板、下極板等關(guān)鍵節(jié)點之間引入的寄生電容和寄生電阻；與現(xiàn)有技術(shù)方案在性能上相比，本發(fā)明使得逐次逼近型模數(shù)轉(zhuǎn)換器在各個分辨率模式下輸出信號頻譜的噪底都降到正常水平，諧波得到消除，模數(shù)轉(zhuǎn)換器的動態(tài)特性和靜態(tài)特性都得到了顯著的提高。
【專利說明】一種分辨率可配置逐次逼近型模數(shù)轉(zhuǎn)換器

【技術(shù)領(lǐng)域】
[0001] 本發(fā)明涉及模擬-數(shù)字轉(zhuǎn)換器領(lǐng)域，具體涉及到一種分辨率可配置逐次逼近型模 數(shù)轉(zhuǎn)換器。

【背景技術(shù)】
[0002] 隨著集成電路技術(shù)的不斷進(jìn)步，數(shù)字電路處理信號的能力越來越強。然而在現(xiàn)實 世界，集成電路參與處理的信號大部分是模擬信號，比如天線接收到的無線信號，需要經(jīng) 過低噪聲放大器、混頻器、濾波器等后，還需要經(jīng)過模數(shù)轉(zhuǎn)換器（ADC，analog-to-digital converter)才能交給數(shù)字電路處理。光信號、聲音信號、溫度信號、壓力信號經(jīng)過傳感器后 產(chǎn)生的模擬電壓信號，同樣也需要經(jīng)過ADC轉(zhuǎn)換才能交給數(shù)字電路處理。ADC作為連接模擬 信號到數(shù)字信號的橋梁，作用不言而喻。不同的產(chǎn)品應(yīng)用對ADC的分辨率要求是不一樣的， 因此分辨率可配置的ADC顯得越來越重要。
[0003] 圖1是現(xiàn)有分辨率可配置逐次逼近型模數(shù)轉(zhuǎn)換器（Successive Approximation Register Analog-to-Digital Converter, SAR ADC)技術(shù)方案中分辨率可配置的電容型數(shù) 模轉(zhuǎn)換器（Digital-to-Analog Converter，DAC)的結(jié)構(gòu)圖?，F(xiàn)有分辨率可配置SAR ADC通 過在電容DAC陣列中插入開關(guān)來配置DAC位數(shù)，并和相應(yīng)的逐次逼近控制邏輯電路一起達(dá) 到分辨率可配置的目的。8-比特、9-比特、10-比特、11-比特、12-比特SAR ADC中插入開 關(guān) SW[15]、SW[14]、SW[13]、SW[12]、SW[11]分別為 00001、00011、00111、01111、11111，開關(guān) SW[25]、SW[24]、SW[23]、SW[22]、SW[21]信號值和開關(guān) SW[15]、SW[14]、SW[13]、SW[12]、 SW[11]信號值完全一樣。圖2是現(xiàn)有分辨率可配置SAR ADC技術(shù)方案中逐次逼近控制邏輯 電路的狀態(tài)機跳轉(zhuǎn)圖，逐次逼近控制邏輯電路的狀態(tài)轉(zhuǎn)換如下：〇〇〇〇 :保持狀態(tài)，電容DAC 陣列的正端高位段電容陣列112和負(fù)端低位段電容陣列121的下極板接共模電壓；比較器 第一次比較。0001 :根據(jù)上一狀態(tài)比較器的結(jié)果判決(：1127和(：1227接正負(fù)參考電壓情況，并 輸出模數(shù)轉(zhuǎn)換器的MSB(最高有效位，Most Significant Bit)位D[ll];比較器第二次比 較。0010:根據(jù)上一狀態(tài)比較器結(jié)果判決(：1126和(：1226接正負(fù)參考電壓情況，并輸出模數(shù)轉(zhuǎn)換 器的MSB-1位D[10];比較器第三次比較。0011 :根據(jù)上一狀態(tài)比較器結(jié)果判決C112jPC1225接正負(fù)參考電壓情況，并輸出模數(shù)轉(zhuǎn)換器的MSB-2位D[9];比較器第四次比較。0100:根據(jù) 上一狀態(tài)比較器結(jié)果判決(：1124和C 1224接正負(fù)參考電壓情況，并輸出模數(shù)轉(zhuǎn)換器的MSB-3位 D[8];比較器第五次比較。0101:根據(jù)上一狀態(tài)比較器結(jié)果判決C112#PC 1223接正負(fù)參考電 壓情況，并輸出模數(shù)轉(zhuǎn)換器的MSB-4位D[7];比較器第六次比較。0110:根據(jù)上一狀態(tài)比 較器結(jié)果判決(：1122和C 1222接正負(fù)參考電壓情況，并輸出模數(shù)轉(zhuǎn)換器的MSB-5位D[6];比較 器第七次比較。根據(jù)SAR ADC的不同分辨率來跳轉(zhuǎn)到不同的狀態(tài)。12-比特、11-比特、10 比特、9比特、8比特的下一個狀態(tài)分別為0111、1000、1001、1010、1011。0111 :根據(jù)上一狀 態(tài)比較器結(jié)果判決(：1115和C 1215接正負(fù)參考電壓情況，并輸出模數(shù)轉(zhuǎn)換器的MSB-6位D[5]。 1000 :根據(jù)上一狀態(tài)比較器結(jié)果判決(：1114和C 1214接正負(fù)參考電壓情況，并輸出模數(shù)轉(zhuǎn)換器 的MSB-7位D[4]。1001 :根據(jù)上一狀態(tài)比較器結(jié)果判決C1113和C 1213接正負(fù)參考電壓情況， 并輸出模數(shù)轉(zhuǎn)換器的MSB-8位D [3]。1010 :根據(jù)上一狀態(tài)比較器結(jié)果判決(：1112和C 1212接正 負(fù)參考電壓情況，并輸出模數(shù)轉(zhuǎn)換器的MSB-9位D[2]。1011 :根據(jù)上一狀態(tài)比較器結(jié)果判 決CmJP C 1211接正負(fù)參考電壓情況，并輸出模數(shù)轉(zhuǎn)換器的MSB-10位D [1]。1100 :根據(jù)上一 狀態(tài)比較器結(jié)果輸出ADC的MSB-11位D[0]，進(jìn)入下次采樣階段，下一狀態(tài)為0000。
[0004] 然而插入的模擬開關(guān)在實際電路中并不是理想的，存在導(dǎo)通電阻和寄生電容。在 高精度SAR ADC中，現(xiàn)有分辨率可配置方案會嚴(yán)重影響到模數(shù)轉(zhuǎn)換器的性能。


【發(fā)明內(nèi)容】

[0005] 本發(fā)明的目的在于提出一種分辨率可配置SAR ADC，本發(fā)明能夠解決現(xiàn)有分辨率 可配置方案中SAR ADC的性能低的問題。
[0006] 為達(dá)此目的，本發(fā)明采用以下技術(shù)方案：
[0007] 一種分辨率可配置逐次逼近型模數(shù)轉(zhuǎn)換器，包括電容型數(shù)模轉(zhuǎn)換器、比較器、分辨 率可配置逐次逼近控制邏輯電路和時鐘電路，
[0008] 所述電容型數(shù)模轉(zhuǎn)換器的輸出端與所述比較器的輸入端連接，所述比較器的輸出 端與所述分辨率可配置逐次逼近控制邏輯電路的輸入端連接，所述時鐘電路分別與所述比 較器和所述分辨率可配置逐次逼近控制邏輯電路連接；
[0009] 所述電容型數(shù)模轉(zhuǎn)換器用于采樣輸入模擬信號并保持，并根據(jù)所述分辨率可配置 逐次逼近控制邏輯電路輸出的不同開關(guān)數(shù)字信號，來建立所述比較器所需的模擬電壓值；
[0010] 所述比較器用于對所述電容型數(shù)模轉(zhuǎn)換器的輸出電壓進(jìn)行比較，并在所述分辨率 可配置逐次逼近控制邏輯電路和所述時鐘電路產(chǎn)生的鎖存信號的控制下，輸出數(shù)字信號， 所述比較器在每次轉(zhuǎn)換中進(jìn)行比較的次數(shù)等于分辨率可配置逐次逼近型模數(shù)轉(zhuǎn)換器配置 的分辨率的值；
[0011] 所述分辨率可配置逐次逼近控制邏輯電路用于在采樣和保持階段，產(chǎn)生控制所述 比較器進(jìn)行失調(diào)校準(zhǔn)的失調(diào)校準(zhǔn)控制信號以及所述電容型數(shù)模轉(zhuǎn)換器所需的采樣信號；在 轉(zhuǎn)換階段，產(chǎn)生所述開關(guān)數(shù)字信號以及和所述時鐘電路產(chǎn)生所述鎖存信號，所述分辨率可 配置逐次逼近控制邏輯電路的狀態(tài)機根據(jù)接收到的分辨率控制信號的值選擇相應(yīng)的跳轉(zhuǎn)， 并依次產(chǎn)生分辨率可配置逐次逼近型模數(shù)轉(zhuǎn)換器相應(yīng)位數(shù)的輸出數(shù)字信號。
[0012] 進(jìn)一步地，所述電容型數(shù)模轉(zhuǎn)換器為（N-1)位差分分段結(jié)構(gòu)，其中，N為分辨率可 配置逐次逼近型模數(shù)轉(zhuǎn)換器所能配置的最大分辨率，所述電容型數(shù)模轉(zhuǎn)換器包括高位段電 容陣列和低位段電容陣列，所述高位段電容陣列和所述低位段電容陣列的電容大小分別按 照二進(jìn)制權(quán)重設(shè)計，所述高位段電容陣列和所述低位段電容陣列通過單位電容大小的跨接 電容連接在一起，所述電容型數(shù)模轉(zhuǎn)換器中所有電容下極板都通過控制開關(guān)和正參考電 壓、負(fù)參考電壓以及共模電壓連接在一起，所述高位段電容陣列下極板通過采樣開關(guān)對輸 入模擬信號進(jìn)行采樣。
[0013] 本發(fā)明所述的分辨率可配置SAR ADC在版圖布局布線方便簡單，大大減小了電容 上極板、下極板等關(guān)鍵節(jié)點之間引入的寄生電容，SAR ADC在各個不同分辨率模式下都能達(dá) 到最佳的動態(tài)特性和靜態(tài)特性。

【專利附圖】

【附圖說明】
[0014] 為了更加清楚地說明本發(fā)明示例性實施例的技術(shù)方案，下面對描述實施例中所需 要用到的附圖做一簡單介紹。顯然，所介紹的附圖只是本發(fā)明所要描述的一部分實施例的 附圖，而不是全部的附圖，對于本領(lǐng)域普通技術(shù)人員，在不付出創(chuàng)造性勞動的前提下，還可 以根據(jù)這些附圖得到其他的附圖。
[0015] 圖1是現(xiàn)有分辨率可配置SAR ADC技術(shù)方案中分辨率可配置的電容型DAC的結(jié)構(gòu) 圖。
[0016] 圖2是現(xiàn)有分辨率可配置SAR ADC技術(shù)方案中逐次逼近控制邏輯電路的狀態(tài)機跳 轉(zhuǎn)圖。
[0017] 圖3是本發(fā)明實施例提供的分辨率可配置SAR ADC的結(jié)構(gòu)圖。
[0018] 其中，VCM、VKP、V謂、VIP、VIN、ADC_CLK、LATCH_GEN、LATCH、KOS、ADC_RES [2:0]、ADC_ SAMP和SW[11:0]分別為共模電壓、正參考電壓、負(fù)參考電壓、正輸入模擬信號、負(fù)輸入模擬 信號、ADC時鐘信號、鎖存產(chǎn)生信號、比較器鎖存信號、失調(diào)校準(zhǔn)控制信號、分辨率控制信號、 ADC采樣信號和電容陣列下極板開關(guān)控制信號。
[0019] 圖4是本發(fā)明實施例提供的分辨率可配置SAR ADC中分辨率可配置逐次逼近控制 邏輯電路的狀態(tài)機跳轉(zhuǎn)圖。
[0020] 圖5是現(xiàn)有分辨率可配置方案中的SAR ADC在12-比特模式下輸出信號的頻譜圖。
[0021] 圖6是本發(fā)明實施例提供的分辨率可配置SAR ADC在12-比特模式下輸出信號的 頻譜圖。

【具體實施方式】
[0022] 為使本發(fā)明的目的、技術(shù)方案和優(yōu)點更加清楚，以下將結(jié)合本發(fā)明實施例中的附 圖，通過【具體實施方式】，完整地描述本發(fā)明的技術(shù)方案。顯然，所描述的實施例是本發(fā)明的 一部分實施例，而不是全部的實施例，基于本發(fā)明的實施例，本領(lǐng)域普通技術(shù)人員在沒有做 出創(chuàng)造性勞動的前提下獲得的所有其他實施例，均落入本發(fā)明的保護(hù)范圍之內(nèi)。
[0023] 圖3是本發(fā)明實施例提供的分辨率可配置SAR ADC的結(jié)構(gòu)圖。如圖3所示，該分 辨率可配置SAR ADC包括：
[0024] 電容型DAC301、比較器302、分辨率可配置逐次逼近控制邏輯電路303和時鐘電路 304〇
[0025] 電容型DAC301的輸出端與比較器302的輸入端連接，比較器302的輸出端與分辨 率可配置逐次逼近控制邏輯電路303的輸入端連接，時鐘電路304分別與比較器302和分 辨率可配置逐次逼近控制邏輯電路303連接。
[0026] 電容型DAC301用于采樣輸入模擬信號并保持，并根據(jù)分辨率可配置逐次逼近控 制邏輯電路303輸出的不同開關(guān)數(shù)字信號，來建立比較器302所需的模擬電壓值。
[0027] 電容型DAC301是差分結(jié)構(gòu)，包括正端電容陣列310和負(fù)端電容陣列320。其中，
[0028] 正端電容陣列310和負(fù)端電容陣列320均為11位分段結(jié)構(gòu)電容陣列。正端電容 陣列310包括正端低位段電容陣列311和正端高位段電容陣列312,負(fù)端電容陣列包括負(fù)端 低位段電容陣列321和負(fù)端高位段電容陣列322。其中，正端低位段電容陣列311和負(fù)端 低位段電容陣列321均為5位電容陣列，分別為：Cm、C112、C113、C 114、C115以及C 211、C212、C213、 C214、C215，電容大小分別按照二進(jìn)制權(quán)重C、2C、4C、8C和16C來確定；正端高位段電容陣列 312和負(fù)端高位段電容陣列322為6位電容陣列，分別為：C121、C122、C123、C 124、C125、C126、C127以及 C221、C222、C223、C224、C 225、C226、C227，電容大小分別按照二進(jìn)制權(quán)重 C、C、2C、4C、8C、16C 和 32C來確定。正端電容陣列310和負(fù)端電容陣列320的所有電容下極板都通過開關(guān)分別與 正參考電壓、負(fù)參考電壓以及共模電壓連接，另外，正端高位段電容陣列312和負(fù)端高位段 電容陣列322通過米樣開關(guān)分別與正輸入模擬信號VIP和負(fù)輸入模擬信號VIN連接。正端低 位段電容陣列和正端高位段電容陣列以及負(fù)端低位段電容陣列和負(fù)端高位段電容陣列分 別通過單位電容大小C的跨接電容Cal、Ca2連接在一起。
[0029] 電容型DAC301中所有開關(guān)的控制信號均由分辨率可配置逐次逼近控制邏輯電路 303產(chǎn)生。
[0030] 比較器302用于對電容型DAC301的輸出電壓進(jìn)行比較，并在分辨率可配置逐次逼 近控制邏輯電路303和時鐘電路304產(chǎn)生的鎖存信號的控制下，輸出數(shù)字信號，比較器302 在每次轉(zhuǎn)換中進(jìn)行比較的次數(shù)等于分辨率可配置SARADC配置的分辨率的值。
[0031] 分辨率可配置逐次逼近控制邏輯電路303用于在采樣和保持階段，產(chǎn)生控制比較 器302進(jìn)行失調(diào)校準(zhǔn)的失調(diào)校準(zhǔn)控制信號以及電容型DAC所需的采樣信號；在轉(zhuǎn)換階段，產(chǎn) 生控制電容型DAC中的所有開關(guān)的開關(guān)數(shù)字信號以及和時鐘電路304產(chǎn)生控制比較器302 的鎖存信號，分辨率可配置逐次逼近控制邏輯電路303的狀態(tài)機根據(jù)接收到的分辨率控制 信號的值選擇相應(yīng)的跳轉(zhuǎn)，并依次產(chǎn)生分辨率可配置SAR ADC相應(yīng)位數(shù)的輸出數(shù)字信號，從 而達(dá)到分辨率可配置的目的。
[0032] 相比于現(xiàn)有分辨率可配置方案中的SAR ADC，本發(fā)明實施例提供的分辨率可配置 SAR ADC的優(yōu)點在于電容型DAC中不需要插入開關(guān)，可以直接從逐次逼近邏輯算法上實現(xiàn) 對SAR ADC分辨率的配置。
[0033] 具體地，圖4是本發(fā)明實施例提供的分辨率可配置SAR ADC中分辨率可配置逐次 逼近控制邏輯電路的狀態(tài)機跳轉(zhuǎn)圖，各個狀態(tài)下，該分辨率可配置SARADC的操作如下：
[0034] 采樣階段：分辨率為8-比特、9-比特、10-比特、11-比特、12-比特對應(yīng)的采樣階 段狀態(tài)分別為：1〇〇〇、1〇〇1、1〇1〇、1〇11和1100。正端高位段電容陣列312和負(fù)端高位段電 容陣列322中電容的下極板分別接\、VIN;正端低位段電容陣列311和負(fù)端低位段電容陣 列321中電容的下極板接VCM;電容型DAC301的輸出端接VCM，并且比較器302進(jìn)行失調(diào)校 準(zhǔn)操作。
[0035] 采樣階段中各個節(jié)點電壓建立完全后，正端電容陣列310和負(fù)端電容陣列320輸 出端的電荷分別如下式：

【權(quán)利要求】
1. 一種分辨率可配置逐次逼近型模數(shù)轉(zhuǎn)換器，其特征在于，包括電容型數(shù)模轉(zhuǎn)換器、比 較器、分辨率可配置逐次逼近控制邏輯電路和時鐘電路， 所述電容型數(shù)模轉(zhuǎn)換器的輸出端與所述比較器的輸入端連接，所述比較器的輸出端與 所述分辨率可配置逐次逼近控制邏輯電路的輸入端連接，所述時鐘電路分別與所述比較器 和所述分辨率可配置逐次逼近控制邏輯電路連接； 所述電容型數(shù)模轉(zhuǎn)換器用于采樣輸入模擬信號并保持，并根據(jù)所述分辨率可配置逐次 逼近控制邏輯電路輸出的不同開關(guān)數(shù)字信號，來建立所述比較器所需的模擬電壓值； 所述比較器用于對所述電容型數(shù)模轉(zhuǎn)換器的輸出電壓進(jìn)行比較，并在所述分辨率可配 置逐次逼近控制邏輯電路和所述時鐘電路產(chǎn)生的鎖存信號的控制下，輸出數(shù)字信號，所述 比較器在每次轉(zhuǎn)換中進(jìn)行比較的次數(shù)等于分辨率可配置逐次逼近型模數(shù)轉(zhuǎn)換器配置的分 辨率的值； 所述分辨率可配置逐次逼近控制邏輯電路用于在采樣和保持階段，產(chǎn)生控制所述比較 器進(jìn)行失調(diào)校準(zhǔn)的失調(diào)校準(zhǔn)控制信號以及所述電容型數(shù)模轉(zhuǎn)換器所需的采樣信號；在轉(zhuǎn)換 階段，產(chǎn)生所述開關(guān)數(shù)字信號以及和所述時鐘電路產(chǎn)生所述鎖存信號，所述分辨率可配置 逐次逼近控制邏輯電路的狀態(tài)機根據(jù)接收到的分辨率控制信號的值選擇相應(yīng)的跳轉(zhuǎn)，并依 次產(chǎn)生分辨率可配置逐次逼近型模數(shù)轉(zhuǎn)換器相應(yīng)位數(shù)的輸出數(shù)字信號。
2. 根據(jù)權(quán)利要求1所述的分辨率可配置逐次逼近型模數(shù)轉(zhuǎn)換器，其特征在于，所述電 容型數(shù)模轉(zhuǎn)換器為（N-1)位差分分段結(jié)構(gòu)，其中，N為分辨率可配置逐次逼近型模數(shù)轉(zhuǎn)換器 所能配置的最大分辨率，所述電容型數(shù)模轉(zhuǎn)換器包括高位段電容陣列和低位段電容陣列， 所述高位段電容陣列和所述低位段電容陣列的電容大小分別按照二進(jìn)制權(quán)重設(shè)計，所述高 位段電容陣列和所述低位段電容陣列通過單位電容大小的跨接電容連接在一起，所述電容 型數(shù)模轉(zhuǎn)換器中所有電容下極板都通過控制開關(guān)和正參考電壓、負(fù)參考電壓以及共模電壓 連接在一起，所述高位段電容陣列下極板通過采樣開關(guān)對輸入模擬信號進(jìn)行采樣。
【文檔編號】H03M1/38GK104506195SQ201410822361
【公開日】2015年4月8日 申請日期:2014年12月25日 優(yōu)先權(quán)日:2014年12月25日
【發(fā)明者】吳禮鵬, 劉志, 王斌 申請人:北京兆易創(chuàng)新科技股份有限公司