半導體器件校正系統(tǒng)及校正方法
【專利摘要】本發(fā)明提供一種半導體器件校正系統(tǒng)及校正方法，所述半導體器件校正系統(tǒng)包括存儲裝置、串口通信模塊、數(shù)字信號處理和控制電路模塊以及模擬信號處理電路模塊，存儲裝置存儲工廠在線產品測試獲得的半導體器件的校正數(shù)據(jù)，模擬信號處理電路模塊將半導體器件的實時運行信號轉換為數(shù)字控制信號并傳送至數(shù)字信號處理和控制電路模塊，數(shù)字信號處理和控制電路模塊根據(jù)所述數(shù)字控制信號通過所述串口通信模塊將所述存儲裝置存儲的相應的校正數(shù)據(jù)自動加載至所述模擬信號處理電路模塊，所述模擬信號處理電路模塊將所述校正數(shù)據(jù)反饋至所述半導體器件以實時校正所述半導體器件，消除了由于半導體工藝制程精度離散導致的產品參數(shù)不一致性。
【專利說明】半導體器件校正系統(tǒng)及校正方法

【技術領域】
[0001]本發(fā)明涉及集成電路制造領域，尤其涉及一種半導體器件校正系統(tǒng)及校正方法。

【背景技術】
[0002]微機電系統(tǒng)(Micro-Electro-Mechanical System, MEMS)傳感器是采用微電子和微機械加工技術制造出來的新型傳感器。與傳統(tǒng)的傳感器相比，其具有體積小、重量輕、成本低、功耗低、可靠性高、適于批量化生產、易于集成和實現(xiàn)智能化的特點。同時，在微米量級的特征尺寸使得它可以完成某些傳統(tǒng)機械傳感器所不能實現(xiàn)的功能。
[0003]半導體工藝從亞微米發(fā)展到深亞微米，精度不斷提高，但工藝的離散性依然是不能解決的問題。正態(tài)分布曲線，是一個在數(shù)學、物理和工程領域都非常重要的概率分布。使用半導體工藝制程制造的機械裝置和檢測電路本身，性能參數(shù)會有一個正態(tài)分布的特性。工藝控制精度越高，數(shù)據(jù)分布越集中，但依然會有一些產品性能參數(shù)會有偏離，影響產品的良率。


【發(fā)明內容】

[0004]本發(fā)明提供一種半導體器件校正系統(tǒng)及校正方法，以對半導體器件進行校正，消除由于半導體工藝制程精度離散導致的產品參數(shù)不一致性，在不影響產品使用的方便性前提下，降低產品生產制造的成本。
[0005]為解決上述問題，本發(fā)明提供一種半導體器件校正系統(tǒng)，包括:存儲裝置、串口通信模塊、模擬信號處理電路模塊以及數(shù)字信號處理和控制電路模塊，其中，所述存儲裝置存儲半導體器件的校正數(shù)據(jù)，所述串口通信模塊控制所述半導體器件校正系統(tǒng)啟動，所述模擬信號處理電路模塊將所述半導體器件的實時運行信號轉換為數(shù)字控制信號并傳送至所述數(shù)字信號處理和控制電路模塊，所述數(shù)字信號處理和控制電路模塊根據(jù)所述數(shù)字控制信號通過所述串口通信模塊將所述存儲裝置存儲的相應的校正數(shù)據(jù)自動加載至所述模擬信號處理電路模塊，所述模擬信號處理電路模塊將所述校正數(shù)據(jù)反饋至所述半導體器件，以實時校正所述半導體器件。
[0006]可選的，在所述的半導體器件校正系統(tǒng)中，所述存儲裝置為一次可編程非易失性存儲器。
[0007]可選的，在所述的半導體器件校正系統(tǒng)中，所述存儲裝置包括:上電復位模塊、上電自動加載邏輯電路、OTP模塊、地址映射邏輯模塊、寄存器陣列以及串口控制燒錄OTP邏輯電路，其中，通過所述串口控制燒錄OTP邏輯電路將半導體器件的校正數(shù)據(jù)燒錄至所述OTP模塊，實時校正半導體器件時，所述上電復位模塊產生上電復位信號，所述上電自動加載邏輯電路根據(jù)所述上電復位信號通過所述地址映射邏輯模塊將預先燒錄在所述OTP模塊中的校正數(shù)據(jù)傳送至所述寄存器陣列，所述寄存器陣列將所述校正數(shù)據(jù)傳送至所述模擬信號處理電路模塊。
[0008]可選的，在所述的半導體器件校正系統(tǒng)中，所述半導體器件是具有三個檢測軸的MEMS機械裝置。
[0009]可選的，在所述的半導體器件校正系統(tǒng)中，所述半導體器件校正系統(tǒng)還包括第一多路選擇電路和第二多路選擇電路，所述第一多路選擇電路根據(jù)所述數(shù)字信號處理和控制電路模塊的控制信號選擇所述MEMS機械裝置的一個檢測軸的實時運行信號傳送至所述模擬信號處理電路模塊，所述第二多路選擇電路根據(jù)所述數(shù)字信號處理和控制電路模塊的控制信號選擇所述存儲裝置存儲的對應檢測軸的校正數(shù)據(jù)加載至所述模擬信號處理電路模塊。
[0010]根據(jù)本發(fā)明的另一面，還提供一種半導體器件校正方法，包括:
[0011]所述串口通信模塊控制半導體器件校正系統(tǒng)啟動；
[0012]所述模擬信號處理電路模塊將半導體器件的實時運行信號轉換為數(shù)字控制信號并傳送至所述數(shù)字信號處理和控制電路模塊；
[0013]所述數(shù)字信號處理和控制電路模塊根據(jù)所述數(shù)字控制信號通過所述串口通信模塊將所述存儲裝置存儲的半導體器件的校正數(shù)據(jù)自動加載至所述模擬信號處理電路模塊；以及
[0014]所述模擬信號處理電路模塊將所述校正數(shù)據(jù)反饋至所述半導體器件，以實時校正所述半導體器件。
[0015]可選的，在所述的半導體器件校正系統(tǒng)的校正方法中，所述存儲裝置為一次可編程非易失性存儲器。
[0016]可選的，在所述的半導體器件校正系統(tǒng)的校正方法中，所述存儲裝置包括:上電復位模塊、上電自動加載邏輯電路、OTP模塊、地址映射邏輯模塊、寄存器陣列以及串口控制燒錄OTP邏輯電路，其中，通過所述串口控制燒錄OTP邏輯電路將半導體器件的校正數(shù)據(jù)燒錄至所述OTP模塊，實時校正半導體器件時，所述上電復位模塊產生上電復位信號，所述上電自動加載邏輯電路根據(jù)所述上電復位信號通過所述地址映射邏輯模塊將預先燒錄在所述OTP模塊中的校正數(shù)據(jù)傳送至所述寄存器陣列，所述寄存器陣列將所述校正數(shù)據(jù)傳送至所述模擬信號處理電路模塊。
[0017]可選的，在所述的半導體器件校正系統(tǒng)的校正方法中，所述OTP模塊包括N個OTP存儲區(qū)域，每個OTP存儲區(qū)域僅燒錄一次，若需要重新燒錄校正數(shù)據(jù)切換到下一個OTP存儲區(qū)域，其中，N為大于I的自然數(shù)。
[0018]可選的，在所述的半導體器件校正系統(tǒng)的校正方法中，將校正數(shù)據(jù)燒錄至所述存儲裝置中時，具體包括如下步驟:
[0019]步驟5a:燒錄初始狀態(tài)，所述串口通信模塊寫入燒錄使能信號，OTP寫入地址初始值為最小值0，進入步驟5b ；
[0020]步驟5b:所述串口控制燒錄OTP邏輯電路讀取燒錄控制字，進入步驟5c ；
[0021]步驟5c:所述串口控制燒錄OTP邏輯電路判斷燒錄控制字是否有效，若燒錄控制字有效，進入步驟5d ;若燒錄控制字無效，進入步驟5f ；
[0022]步驟5d:0ΤΡ寫入地址加1，進入步驟5e ；
[0023]步驟5e:所述串口控制燒錄OTP邏輯電路判斷OTP寫入地址是否為最大值N ;若OTP寫入地址為N，進入步驟5g ;若OTP寫入地址不為N，重新進入步驟5b ；
[0024]步驟5f:通過地址映射，將所述寄存器陣列中的校正數(shù)據(jù)自動映射到所述OTP模塊相應的OTP存儲區(qū)域，產生OTP燒錄數(shù)字控制信號，同時配置相應的燒錄控制字，進入步驟5g;
[0025]步驟5g:所述串口控制燒錄OTP邏輯電路等待所述串口通信模塊寫入下一次燒錄使能信號。
[0026]可選的，在所述的半導體器件校正系統(tǒng)的校正方法中，實時校正半導體器件時，具體包括如下步驟:
[0027]步驟4a:上電初始狀態(tài)，OTP讀地址初始值為最大值N，上電有效后，進入步驟4b ；
[0028]步驟4b:所述上電自動加載邏輯電路產生OTP讀控制信號以及OTP讀地址信號，并讀取燒錄控制字，進入步驟4c ；
[0029]步驟4c:所述上電自動加載邏輯電路判斷燒錄控制字是否有效；若燒錄控制字無效，進入步驟4d ;若燒錄控制字有效，直接進入步驟4f ；
[0030]步驟4d:0ΤΡ讀地址減I,進入步驟4e ；
[0031]步驟4e:所述上電自動加載邏輯電路判斷OTP讀地址是否為O ;若OTP讀地址不為0，重新進入步驟4b ;若OTP讀地址為0，進入狀態(tài)4f ；
[0032]步驟4f:所述上電自動加載邏輯電路讀取OTP存儲區(qū)域存儲的校正數(shù)據(jù)，并通過地址映射到所述寄存器陣列2e，上電自動加載成功進入，進入步驟4g ；
[0033]步驟4g:所述上電自動加載邏輯電路等待下一次上電運行。
[0034]可選的，在所述的半導體器件校正系統(tǒng)的校正方法中，所述半導體器件是具有三個檢測軸的MEMS機械裝置。
[0035]可選的，在所述的半導體器件校正系統(tǒng)的校正方法中，所述半導體器件校正系統(tǒng)還包括第一多路選擇電路和第二多路選擇電路，所述第一多路選擇電路根據(jù)所述數(shù)字信號處理和控制電路模塊的控制信號選擇所述MEMS機械裝置的一個檢測軸的實時運行信號傳送至所述模擬信號處理電路模塊，所述第二多路選擇電路根據(jù)所述數(shù)字信號處理和控制電路模塊的控制信號選擇所述存儲裝置存儲的對應檢測軸的校正數(shù)據(jù)加載至所述模擬信號處理電路模塊。
[0036]本發(fā)明提供一種半導體器件校正系統(tǒng)及校正方法，所述半導體器件校正系統(tǒng)包括存儲裝置、串口通信模塊、數(shù)字信號處理和控制電路模塊以及模擬信號處理電路模塊，所述存儲裝置存儲工廠在線產品測試獲得的半導體器件的校正數(shù)據(jù)，通過串口通信模塊控制半導體器件校正系統(tǒng)啟動，所述模擬信號處理電路模塊將所述半導體器件的實時運行信號轉換為數(shù)字控制信號并傳送至所述數(shù)字信號處理和控制電路模塊，所述數(shù)字信號處理和控制電路模塊根據(jù)所述數(shù)字控制信號通過所述串口通信模塊將所述存儲裝置存儲的相應的校正數(shù)據(jù)自動加載至所述模擬信號處理電路模塊，所述模擬信號處理電路模塊將所述校正數(shù)據(jù)反饋至所述半導體器件以實時校正所述半導體器件，消除了由于半導體工藝制程精度離散導致的產品參數(shù)不一致性，修正大批量的產品性能參數(shù)的正態(tài)分布特性，提供性能參數(shù)具有良好一致性的產品。
[0037]進一步的，所述存儲裝置采用一次性可編程(OTP)非易失性存儲器，利用OTP非易失性存儲器模擬多次重復可擦寫的非易失性存儲器，半導體器件例如MEMS傳感裝置上電啟動后，上電復位模塊產生一個上電復位信號，存儲裝置檢測到上電復位信號，通過上電自動加載邏輯電路把預先燒錄在OTP模塊中的校正數(shù)據(jù)通過地址映射的方式存儲到寄存器陣列。校正數(shù)據(jù)通過工廠在線產品測試的時候獲得，再通過串口通信模塊以及存儲裝置內建的串口控制燒錄OTP邏輯電路，將校正數(shù)據(jù)燒錄到OTP模塊相應的存儲區(qū)域。上電自動裝載數(shù)據(jù)，在不影響產品使用的方便性前提下，降低產品生產制造的成本。

【專利附圖】

【附圖說明】
[0038]圖1是本發(fā)明一實施例的半導體器件校正系統(tǒng)的結構示意圖。
[0039]圖2是本發(fā)明一實施例的半導體器件校正系統(tǒng)的存儲裝置的結構示意圖。
[0040]圖3是本發(fā)明一實施例的OTP模塊的存儲區(qū)域分布圖。
[0041]圖4是本發(fā)明一實施例的上電自動加載邏輯電路的運行狀態(tài)流程圖。
[0042]圖5是本發(fā)明一實施例的串口控制燒錄OTP邏輯電路的運行狀態(tài)流程圖。

【具體實施方式】
[0043]以下結合附圖和具體實施例對本發(fā)明提出的半導體器件校正系統(tǒng)及校正方法作進一步詳細說明。根據(jù)下面說明和權利要求書，本發(fā)明的優(yōu)點和特征將更清楚。需說明的是，附圖均采用非常簡化的形式且均使用非精準的比例，僅用以方便、明晰地輔助說明本發(fā)明實施例的目的。
[0044]如圖1所示，本發(fā)明提供一種半導體器件校正系統(tǒng)，用于實時校正半導體器件如MEMS機械裝置la，所述半導體器件校正系統(tǒng)包括:存儲裝置le、串口通信模塊If、模擬信號處理電路模塊Ic以及數(shù)字信號處理和控制電路模塊lg，其中，所述存儲裝置Ie存儲半導體器件的校正數(shù)據(jù)，所述串口通信模塊If控制所述半導體器件校正系統(tǒng)啟動，所述模擬信號處理電路模塊Ic將所述MEMS機械裝置Ia的實時運行信號轉換為數(shù)字控制信號傳送至所述數(shù)字信號處理和控制電路模塊lg，所述數(shù)字信號處理和控制電路模塊Ig根據(jù)所述數(shù)字控制信號通過所述串口通信模塊If將所述存儲裝置Ie存儲的校正數(shù)據(jù)自動加載至所述模擬信號處理電路模塊lc，所述模擬信號處理電路模塊Ic將所述校正數(shù)據(jù)反饋至所述MEMS機械裝置la，以實時校正所述半導體器件如MEMS機械裝置la。
[0045]繼續(xù)參考圖1，所述半導體器件例如為MEMS機械裝置la，所述MEMS機械裝置Ia是采用半導體工藝制作而成，具有X、Y、Z三個檢測軸，并且產生三組加速度差分信號X+/X-、Y+/Y-、Z+/Z-，每組加速度差分信號與沿著各自的檢測軸所檢測到的加速度線性相關的傳感裝置。本實施例中，所述實時運行信號是指所述MEMS機械裝置Ia的加速度差分信號，當然，本發(fā)明不僅適用于所述具有三個檢測軸的MEMS機械裝置，也適用于其他MEMS機械裝置。并且，本發(fā)明還適用于校正其他由半導體工藝制作而成的器件結構，考慮成本的因素，尤其適用于結構復雜成本較高的半導體器件。
[0046]為了減小半導體器件校正系統(tǒng)的芯片面積，所述半導體器件校正系統(tǒng)進一步包括第一多路選擇電路Ib和第二多路選擇電路ld，所述第一多路選擇電路Ib根據(jù)數(shù)字信號處理和控制電路模塊Ig發(fā)送的控制信號選擇所述MEMS機械裝置Ia的一個檢測軸的實時運行信號傳送至所述模擬信號處理電路模塊lc，所述第二多路選擇電路Id根據(jù)數(shù)字信號處理和控制電路模塊Ig發(fā)送的控制信號選擇所述存儲裝置Ie存儲的對應檢測軸的校正數(shù)據(jù)加載至所述模擬信號處理電路模塊lc。具體地說，通過分時復用的方式，在每個時間通過第一多路選擇電路Ib在MEMS機械裝置Ia的X、Y、Z三個檢測軸的加速度差分信號Χ+/Χ-、Y+/Y-、z+/z-中選擇一個檢測軸的加速度差分信號如Χ+/Χ-并將其傳送至所述模擬信號處理電路模塊1C。第二多路選擇電路Id與第一多路選擇電路Ib的工作原理相似，分時選擇存儲裝置Ie中存儲的三個檢測軸相應的校正數(shù)據(jù)Xcal、Ycal、Zcal中一個檢測軸的校正數(shù)據(jù)如Xcal，并將選擇的檢測軸的校正數(shù)據(jù)Xcal傳送至所述模擬信號處理電路模塊lc。
[0047]具體的，數(shù)字信號處理和控制電路模塊Ig通過串口通信模塊If控制啟動，數(shù)字信號處理和控制電路模塊Ig工作以后，分別產生第一多路選擇電路lb、模擬信號處理電路模塊Ic和第二多路選擇電路Id的控制信號，進而選擇MEMS機械裝置Ia的一個檢測軸和對應該檢測軸的校正數(shù)據(jù)，產生模擬信號處理電路Ic模塊需要的時序信號使得所述模擬信號處理電路模塊Ic將所述MEMS機械裝置Ia的實時運行信號轉換為數(shù)字控制信號，然后接收模擬信號處理電路模塊Ic產生的數(shù)字控制信號。本實施例中，加速度差分信號經過模擬信號處理電路Ic轉換為加速度數(shù)字信號，所述模擬信號處理電路Ic包括電荷放大電路和Α/D轉換電路，所述差分信號經過電荷放大電路轉換成電壓信號，所述電壓信號經過Α/D轉換電路可以得到加速度數(shù)字信號。
[0048]為了解決成本，本實施例中所述存儲裝置Ie為OTP非易失性存儲器。眾所周知，多次可編程非易失性存儲器(EEPROM)通常包括高壓NMOS管、高壓PMOS管、薄氧化層窗口、隔離氧化娃-氮化娃(Oxide-Nitride7ON)等層次,與普通CMOS工藝相比較,一般增加接近10個層次，在半導體工藝制程中，層次越多，工藝的步驟就越多，成本也就越高。而一次可編程(One Time Programable, OTP)非易失性存儲器工藝，僅用一層多晶硅(Poly)來實現(xiàn)類似EEPROM的結構，基本可以兼容一般的CMOS工藝制程，大大減少層次，降低生產制造的成本。雖然使用一次可編程(OTP)非易失性存儲器，相應地需要增加幾倍的存儲空間，以達到模擬EEPROM的目的，但對于小容量非易失性存儲器來說，存儲單元僅僅占了比較小的空間，最占面積的實際上是內部升壓電路模塊，增加幾倍的存儲容量，基本不會增加芯片的面積。
[0049]下面結合圖2詳細說明本實施例的存儲裝置Ie的結構及工作原理。
[0050]如圖2所示，本實施例中，所述存儲裝置Ie為OTP非易失性存儲器，所述OTP非易失性存儲器包括:上電復位模塊2a、上電自動加載邏輯電路2b、OTP模塊2c、地址映射邏輯模塊2d、寄存器陣列2e以及串口控制燒錄OTP邏輯電路2f，其中，通過所述串口控制燒錄OTP邏輯電路2f將半導體器件的校正數(shù)據(jù)燒錄至所述OTP模塊2c，實時校正半導體器件時，所述上電復位模塊2a產生上電復位信號，所述上電自動加載邏輯電路2b根據(jù)所述上電復位信號通過所述地址映射邏輯模塊2d將預先燒錄在所述OTP模塊2c中的校正數(shù)據(jù)傳送至所述寄存器陣列2e，所述寄存器陣列2e將所述校正數(shù)據(jù)通過第二多路選擇電路Id傳送至所述模擬信號處理電路模塊lc。
[0051]具體的說，實時校正半導體器件時，上電復位模塊2a每次上電時產生上電復位信號P0R，上電復位信號控制上電自動加載邏輯電路2b每次上電時自動運行一次，以控制上電自動加載邏輯電路2b產生OTP讀控制信號以及OTP讀地址信號，OTP模塊2c需要讀控制信號和OTP讀地址信號，將其存儲區(qū)域的數(shù)據(jù)傳送到OTP模塊端口，這個過程是串行的，同時OTP讀地址與寄存器陣列是多對一的關系，通過判斷燒錄控制字，將合適的某個存儲區(qū)域的數(shù)據(jù)存儲至寄存器陣列2e，寄存器陣列2e將所述校正數(shù)據(jù)傳送至模擬信號處理電路模塊lc。
[0052]其中，所述校正數(shù)據(jù)可通過工廠在線產品測試的方式獲得，所述串口通信模塊If通過所述串口控制燒錄OTP邏輯電路2f將校正數(shù)據(jù)燒錄至OTP模塊2c，S卩，串口通信模塊If通過存儲裝置Ie內建的串口控制燒錄OTP邏輯電路2f將校正數(shù)據(jù)燒錄至OTP模塊2c相應的存儲位置。詳細的，將校正數(shù)據(jù)燒錄至所述存儲裝置Ie中時，串口通信模塊If控制啟動串口控制燒錄OTP邏輯電路2f，通過其串行通信接口寫入燒錄使能信號來啟動燒錄過程，串口控制燒錄OTP邏輯電路2f產生OTP燒錄數(shù)字控制信號和OTP寫入地址信號，根據(jù)OTP燒錄數(shù)字控制信號和OTP寫入地址信號通過所述地址映射邏輯模塊2d將校正數(shù)據(jù)寫入至OTP模塊2c。另外，所述串口控制燒錄OTP邏輯電路2f在燒錄完成后寫入相應的燒錄控制字，以作為上電自動加載邏輯電路模塊2b的判斷信號。
[0053]圖3是OTP模塊2c的區(qū)域分布圖。3a為整個完整OTP模塊，3b為一個OTP存儲區(qū)域，3c為該存儲區(qū)域存儲燒錄控制字的區(qū)域。根據(jù)寄存器陣列2e的大小，將OTP模塊2c劃分成N個OTP存儲區(qū)域3b，每個OTP存儲區(qū)域3b需要配置一個燒錄控制字區(qū)域3c。為了防止誤判斷，燒錄控制字內容可以根據(jù)OTP存儲區(qū)域的大小，設成2位以上，數(shù)據(jù)可以是全I或者其他可以準確判斷的數(shù)值。一個OTP存儲區(qū)域只能燒錄一次，若需要重新燒錄校正數(shù)據(jù)，就需要切換到下一個OTP存儲區(qū)域。
[0054]圖4是上電自動加載邏輯電路2b的運行狀態(tài)流程圖。每次上電時上電復位模塊2a產生上電復位信號P0R，上電自動加載邏輯電路2b產生OTP讀控制信號以及OTP讀地址信號，實時校正半導體器件時，具體包括如下步驟:
[0055]步驟4a:上電初始狀態(tài)，OTP讀地址初始值為最大值N，上電有效后，進入步驟4b ；
[0056]步驟4b:上電自動加載邏輯電路2b產生OTP讀控制信號以及OTP讀地址信號，讀取燒錄控制字，進入步驟4c;
[0057]步驟4c:上電自動加載邏輯電路2b判斷燒錄控制字是否有效；若燒錄控制字無效，表明這個OTP數(shù)據(jù)為空，進入步驟4d ;若燒錄控制字有效，表明這個OTP存儲區(qū)域已被燒錄，數(shù)據(jù)為最新數(shù)據(jù)，直接進入步驟4f ；
[0058]步驟4d:0ΤΡ讀地址減I,進入步驟4e ；
[0059]步驟4e:上電自動加載邏輯電路2b判斷OTP讀地址是否為O ;若OTP讀地址不為0，重新進入步驟4b，重復之前的操作；若OTP讀地址為0，說明該OTP存儲區(qū)域還未燒錄過數(shù)據(jù)，直接進入狀態(tài)4f ;
[0060]步驟4f:上電自動加載邏輯電路2b讀取這塊OTP存儲區(qū)域存儲的校正數(shù)據(jù)，并通過地址映射到寄存器陣列2e，上電自動加載成功進入，進入步驟4g ；
[0061 ] 步驟4g:等待狀態(tài)，上電自動加載邏輯電路2b等待下一次上電運行。
[0062]其中，上電自動加載成功，進入等待狀態(tài)，每次上電只運行一次，在等待狀態(tài)中，也可以通過串口手動裝載。
[0063]圖5是串口控制燒錄OTP邏輯電路2f的運行狀態(tài)流程圖。將校正數(shù)據(jù)燒錄至所述存儲裝置中時，串口控制燒錄OTP邏輯電路2f產生OTP燒錄數(shù)字控制信號和OTP寫入地址信號，根據(jù)OTP燒錄數(shù)字控制信號和OTP寫入地址信號通過所述地址映射邏輯模塊2d將校正數(shù)據(jù)寫入至OTP模塊2c，具體包括如下步驟:
[0064]步驟5a:燒錄初始狀態(tài)，所述串口通信模塊If寫入燒錄使能信號WR，OTP寫入地址初始值為最小值0，進入步驟5b ；
[0065]步驟5b:串口控制燒錄OTP邏輯電路2f讀取燒錄控制字，進入步驟5c ；
[0066]步驟5c:串口控制燒錄OTP邏輯電路2f判斷燒錄控制字是否有效，若燒錄控制字有效，表明這個OTP數(shù)據(jù)已被燒錄，進入步驟5d ;若燒錄控制字無效，表明這個OTP存儲區(qū)域未被燒錄，可以燒錄新的寄存器陣列數(shù)據(jù)，直接進入步驟5f ；
[0067]步驟5d:0ΤΡ寫入地址加1，進入步驟5e ；
[0068]步驟5e:串口控制燒錄OTP邏輯電路2f判斷OTP寫入地址是否為最大值N;若OTP寫入地址為N，整個OTP數(shù)據(jù)已經全被燒錄，無法再進行燒錄動作，此時需要結束這次燒錄動作，進入步驟5g ;若OTP寫入地址不為N，重新進入步驟5b，重復之前的操作；
[0069]步驟5f:通過地址映射，將所述寄存器陣列2e中的校正數(shù)據(jù)自動映射到所述OTP模塊2c相應的OTP存儲區(qū)域，產生OTP燒錄數(shù)字控制信號，同時配置相應的燒錄控制字，成功燒錄數(shù)據(jù)后，即可進入步驟5g ；
[0070]步驟5g:等待狀態(tài)，所述串口控制燒錄OTP邏輯電路2f等待所述串口通信模塊If寫入下一次燒錄使能信號。
[0071]由上可知，所述存儲裝置Ie采用OTP非易失性存儲器，通過上述方法，將一次可編程(OTP)非易失性存儲器模擬成多次可編程的非易失性存儲器，在不影響產品使用的方便性前提下，降低產品生產制造的成本。
[0072]總的來說，采用本發(fā)明的半導體器件校正系統(tǒng)及校正方法，半導體器件如MEMS傳感裝置Ia上電啟動后，上電復位模塊2a產生一個上電復位信號，存儲裝置2e檢測到上電復位信號，通過上電自動加載邏輯電路2b把預先燒錄在OTP模塊2c中的校正數(shù)據(jù)，通過地址映射的方式存儲到寄存器陣列2e。校正數(shù)據(jù)通過在工廠在線產品測試的時候獲得，再通過串口通信模塊If以及存儲裝置Ie內建的串口控制燒錄OTP邏輯電路2f，將校正數(shù)據(jù)燒錄到OTP模塊2c相應的存儲區(qū)域。
[0073]顯然，本領域的技術人員可以對發(fā)明進行各種改動和變型而不脫離本發(fā)明的精神和范圍。這樣，倘若本發(fā)明的這些修改和變型屬于本發(fā)明權利要求及其等同技術的范圍之內，則本發(fā)明也意圖包括這些改動和變型在內。
【權利要求】
1.一種半導體器件校正系統(tǒng)，包括:存儲裝置、串口通信模塊、模擬信號處理電路模塊以及數(shù)字信號處理和控制電路模塊，其中，所述存儲裝置存儲半導體器件的校正數(shù)據(jù)，所述串口通信模塊控制所述半導體器件校正系統(tǒng)啟動，所述模擬信號處理電路模塊將所述半導體器件的實時運行信號轉換為數(shù)字控制信號并傳送至所述數(shù)字信號處理和控制電路模塊，所述數(shù)字信號處理和控制電路模塊根據(jù)所述數(shù)字控制信號通過所述串口通信模塊將所述存儲裝置存儲的相應的校正數(shù)據(jù)自動加載至所述模擬信號處理電路模塊，所述模擬信號處理電路模塊將所述校正數(shù)據(jù)反饋至所述半導體器件，以實時校正所述半導體器件。
2.如權利要求1所述的半導體器件校正系統(tǒng)，其特征在于，所述存儲裝置為一次可編程非易失性存儲器。
3.如權利要求2所述的半導體器件校正系統(tǒng)，其特征在于，所述存儲裝置包括:上電復位模塊、上電自動加載邏輯電路、OTP模塊、地址映射邏輯模塊、寄存器陣列以及串口控制燒錄OTP邏輯電路，其中，通過所述串口控制燒錄OTP邏輯電路將半導體器件的校正數(shù)據(jù)燒錄至所述OTP模塊，實時校正半導體器件時，所述上電復位模塊產生上電復位信號，所述上電自動加載邏輯電路根據(jù)所述上電復位信號通過所述地址映射邏輯模塊將預先燒錄在所述OTP模塊中的校正數(shù)據(jù)傳送至所述寄存器陣列，所述寄存器陣列將所述校正數(shù)據(jù)傳送至所述模擬信號處理電路模塊。
4.如權利要求1所述的半導體器件校正系統(tǒng)，其特征在于，所述半導體器件是具有三個檢測軸的MEMS機械裝置。
5.如權利要求4所述的半導體器件校正系統(tǒng)，其特征在于，所述半導體器件校正系統(tǒng)還包括第一多路選擇電路和第二多路選擇電路，所述第一多路選擇電路根據(jù)所述數(shù)字信號處理和控制電路模塊的控制信號選擇所述MEMS機械裝置的一個檢測軸的實時運行信號傳送至所述模擬信號處理電路模塊，所述第二多路選擇電路根據(jù)所述數(shù)字信號處理和控制電路模塊的控制信號選擇所述存儲裝置存儲的對應檢測軸的校正數(shù)據(jù)加載至所述模擬信號處理電路模塊。
6.一種半導體器件校正方法，采用如權利要求1所述的半導體器件校正系統(tǒng)，其特征在于，包括: 所述串口通信模塊控制半導體器件校正系統(tǒng)啟動； 所述模擬信號處理電路模塊將半導體器件的實時運行信號轉換為數(shù)字控制信號并傳送至所述數(shù)字信號處理和控制電路模塊； 所述數(shù)字信號處理和控制電路模塊根據(jù)所述數(shù)字控制信號通過所述串口通信模塊將所述存儲裝置存儲的半導體器件的校正數(shù)據(jù)自動加載至所述模擬信號處理電路模塊；以及 所述模擬信號處理電路模塊將所述校正數(shù)據(jù)反饋至所述半導體器件，以實時校正所述半導體器件。
7.如權利要求6所述的半導體器件校正系統(tǒng)的校正方法，其特征在于，所述存儲裝置為一次可編程非易失性存儲器。
8.如權利要求7所述的半導體器件校正系統(tǒng)，其特征在于，所述存儲裝置包括:上電復位模塊、上電自動加載邏輯電路、OTP模塊、地址映射邏輯模塊、寄存器陣列以及串口控制燒錄OTP邏輯電路，其中，通過所述串口控制燒錄OTP邏輯電路將半導體器件的校正數(shù)據(jù)燒錄至所述OTP模塊，實時校正半導體器件時，所述上電復位模塊產生上電復位信號，所述上電自動加載邏輯電路根據(jù)所述上電復位信號通過所述地址映射邏輯模塊將預先燒錄在所述OTP模塊中的校正數(shù)據(jù)傳送至所述寄存器陣列，所述寄存器陣列將所述校正數(shù)據(jù)傳送至所述模擬信號處理電路模塊。
9.如權利要求8所述的半導體器件校正系統(tǒng)，其特征在于，所述OTP模塊包括N個OTP存儲區(qū)域，每個OTP存儲區(qū)域僅燒錄一次，若需要重新燒錄校正數(shù)據(jù)切換到下一個OTP存儲區(qū)域，其中，N為大于1的自然數(shù)。
10.如權利要求9所述的半導體器件校正系統(tǒng)，其特征在于，將校正數(shù)據(jù)燒錄至所述存儲裝置中時，具體包括如下步驟: 步驟5a:燒錄初始狀態(tài)，所述串口通信模塊寫入燒錄使能信號，OTP寫入地址初始值為最小值0，進入步驟5b ； 步驟5b:所述串口控制燒錄OTP邏輯電路讀取燒錄控制字，進入步驟5c ； 步驟5c:所述串口控制燒錄OTP邏輯電路判斷燒錄控制字是否有效，若燒錄控制字有效，進入步驟5d ;若燒錄控制字無效，進入步驟5f ； 步驟5d:OTP寫入地址加1，進入步驟5e ； 步驟5e:所述串口控制燒錄OTP邏輯電路判斷OTP寫入地址是否為最大值N ;若OTP寫入地址為N，進入步驟5g ;若OTP寫入地址不為N，重新進入步驟5b ； 步驟5f:通過地址映射，將所述寄存器陣列中的校正數(shù)據(jù)自動映射到所述OTP模塊相應的OTP存儲區(qū)域，產生OTP燒錄數(shù)字控制信號，同時配置相應的燒錄控制字，進入步驟5g ； 步驟5g:所述串口控制燒錄OTP邏輯電路等待所述串口通信模塊寫入下一次燒錄使能信號。
11.如權利要求9所述的半導體器件校正系統(tǒng)，其特征在于，實時校正半導體器件時，具體包括如下步驟: 步驟4a:上電初始狀態(tài)，OTP讀地址初始值為最大值N，上電有效后，進入步驟4b ； 步驟4b:所述上電自動加載邏輯電路產生OTP讀控制信號以及OTP讀地址信號，并讀取燒錄控制字，進入步驟4c; 步驟4c:所述上電自動加載邏輯電路判斷燒錄控制字是否有效；若燒錄控制字無效，進入步驟4d ;若燒錄控制字有效，直接進入步驟4f ； 步驟4d:OTP讀地址減1,進入步驟4e ； 步驟4e:所述上電自動加載邏輯電路判斷OTP讀地址是否為0 ;若OTP讀地址不為0，重新進入步驟4b ;若OTP讀地址為0，進入狀態(tài)4f ； 步驟4f:所述上電自動加載邏輯電路讀取OTP存儲區(qū)域存儲的校正數(shù)據(jù)，并通過地址映射到所述寄存器陣列2e，上電自動加載成功進入，進入步驟4g ； 步驟4g:所述上電自動加載邏輯電路等待下一次上電運行。
12.如權利要求6所述的半導體器件校正系統(tǒng)，其特征在于，所述半導體器件是具有三個檢測軸的MEMS機械裝置。
13.如權利要求12所述的半導體器件校正系統(tǒng)，其特征在于，所述半導體器件校正系統(tǒng)還包括第一多路選擇電路和第二多路選擇電路，所述第一多路選擇電路根據(jù)所述數(shù)字信號處理和控制電路模塊的控制信號選擇所述MEMS機械裝置的一個檢測軸的實時運行信號傳送至所述模擬信號處理電路模塊，所述第二多路選擇電路根據(jù)所述數(shù)字信號處理和控制電路模塊的控制信號選擇所述存儲裝置存儲的對應檢測軸的校正數(shù)據(jù)加載至所述模擬信號處理電路模塊。
【文檔編號】H03K17/22GK104410396SQ201410749315
【公開日】2015年3月11日 申請日期:2014年12月9日 優(yōu)先權日:2014年12月9日
【發(fā)明者】金安 申請人:杭州士蘭微電子股份有限公司