增益測(cè)距電荷放大器的制造方法
【專(zhuān)利摘要】本發(fā)明涉及增益測(cè)距電荷放大器。系統(tǒng)可以包括像素陣列、選擇器、采樣器和轉(zhuǎn)換器。所述像素陣列可以生成輸出信號(hào)，所述輸出信號(hào)代表入射到像素陣列上的輻射線(xiàn)。選擇器可以選擇一個(gè)輸出信號(hào)。采樣器可以對(duì)所選的輸出信號(hào)采樣。轉(zhuǎn)換器可以基于所選的輸出信號(hào)來(lái)生成數(shù)字信號(hào)。采樣器可以包括電荷積分器，所述電荷積分器通過(guò)選擇第一反饋電容以獲得第一樣本以及在獲得第一樣本之后選擇第二反饋電容以獲得第二樣本來(lái)補(bǔ)償選擇器的寄生電容。第一反饋電容可以大于第二反饋電容。
【專(zhuān)利說(shuō)明】增益測(cè)距電荷放大器
[0001]本發(fā)明受益于2013年6月21日遞交的、名稱(chēng)為“Gain-Ranging ChargeAmplifieH增益測(cè)距電荷放大器)”的序號(hào)為61/837，875的美國(guó)專(zhuān)利申請(qǐng)給予的優(yōu)先權(quán)，該申請(qǐng)的全部?jī)?nèi)容合并于此。

【背景技術(shù)】
[0002]電荷放大器可由諸如壓電傳感器或電荷電容器件(CCD)的具有電容性質(zhì)的電信號(hào)源來(lái)驅(qū)動(dòng)。電荷放大器可以將來(lái)自電荷信號(hào)的電荷傳遞到參考電容器(也稱(chēng)為積分電容器)以生成與參考電容器的端電壓相關(guān)的輸出電壓。輸出電壓可以基于參考電容器的電荷以及輸入電荷。電荷放大器可用于光成像器件和平板X(qián)射線(xiàn)檢測(cè)器陣列的讀出電路的應(yīng)用，用以測(cè)量存儲(chǔ)在像素陣列中的單個(gè)像素的小電容器中的小電荷。
[0003]在基于多輸入電荷的電路中，選擇電路或多路復(fù)用器(MUX)可用于定具體傳感電容器到電荷放大器的通道，以用于信號(hào)處理。可存儲(chǔ)在每個(gè)像素的電容器中的輸入電荷信號(hào)會(huì)比在選擇開(kāi)關(guān)轉(zhuǎn)變過(guò)程中通過(guò)薄膜晶體管(TFT)選擇開(kāi)關(guān)的寄生電容所誘發(fā)的誤差電荷少得多。結(jié)果，當(dāng)選擇像素時(shí)，像素的較小的輸入電荷信號(hào)可添加到較大的選擇誘發(fā)誤差電荷中，并且會(huì)導(dǎo)致電荷放大器過(guò)早飽和，因而限制了其動(dòng)態(tài)范圍，或者會(huì)導(dǎo)致自動(dòng)增益選擇電路過(guò)早選擇較低的增益，因而限制了可用于感測(cè)或放大較小的輸入電荷信號(hào)的容許動(dòng)態(tài)范圍的全部?jī)?yōu)勢(shì)。當(dāng)選擇開(kāi)關(guān)關(guān)斷時(shí)，電荷放大器應(yīng)當(dāng)僅代表輸入電荷信號(hào)，但是由于選擇開(kāi)關(guān)誘發(fā)的較大的誤差電荷會(huì)破壞輸出電壓信號(hào)。
[0004]因此，存在對(duì)于能夠補(bǔ)償誤差而不顯著地增加器件復(fù)雜度和尺寸或不顯著地降低性能的改進(jìn)的電荷放大器的需求。

【專(zhuān)利附圖】

【附圖說(shuō)明】
[0005]圖1示出了說(shuō)明根據(jù)本發(fā)明的實(shí)施方案的傳感器處理系統(tǒng)的系統(tǒng)圖。
[0006]圖2示出了根據(jù)本發(fā)明的實(shí)施方案的在系統(tǒng)操作過(guò)程中信號(hào)的模擬時(shí)序圖。
[0007]圖3示出了根據(jù)本發(fā)明的實(shí)施方案的方法。

【具體實(shí)施方式】
[0008]圖1是根據(jù)本發(fā)明的實(shí)施方案的傳感器處理系統(tǒng)100。系統(tǒng)100可以包括各種電路系統(tǒng)，包括像素陣列110、采樣階段120、選擇階段130和ADC階段150。像素陣列110可以包括以有序陣列布置的多個(gè)像素電路(未顯示)。陣列內(nèi)的像素電路可以生成輸出信號(hào)，輸出信號(hào)代表入射到電路的檢測(cè)器上的輻射線(xiàn)，例如可見(jiàn)光或X射線(xiàn)輻射線(xiàn)。選擇階段130可以選擇一個(gè)像素。當(dāng)一個(gè)像素被選定時(shí)，其可以將復(fù)位和信號(hào)電荷單獨(dú)輸出到采樣階段120。采樣階段120可以生成輸出電壓⑶S1XDS2以便由ADC階段150在數(shù)字轉(zhuǎn)換中使用。ADC階段150可以生成數(shù)字輸出代碼Dqut，代表入射到像素電路的輻射線(xiàn)的信號(hào)電平，并且在這樣做時(shí)可以實(shí)現(xiàn)采樣操作。
[0009]如所說(shuō)明的，像素陣列110可以包括多個(gè)像素元件，其響應(yīng)于入射能量(例如，光、X射線(xiàn)等)而生成電輸出。像素電路可組織成可尋址像素電路的規(guī)則陣列，例如成像素行、笛卡爾或六邊形。每行可具有其自身的采樣階段。為了當(dāng)前論述的目的，將陣列視為包括成列和成行的各個(gè)像素是方便的。每個(gè)像素P(x，y)可以包括薄膜晶體管(“TFT”)構(gòu)件，當(dāng)通過(guò)入射輻射線(xiàn)激勵(lì)時(shí)，TFT構(gòu)件可產(chǎn)生電荷。例如，照射到像素p(x，y)上的X射線(xiàn)可以產(chǎn)生電荷信號(hào)Cx，y。照射量可以引起輸出電荷的相應(yīng)變化(即，增加的照射導(dǎo)致增加的電話(huà))。
[0010]在實(shí)施方案中，像素陣列110可設(shè)置在與其他構(gòu)件(例如，采樣階段120和ADC階段150)分離的基板上。這種實(shí)現(xiàn)可適合于X射線(xiàn)傳感器系統(tǒng)。采樣階段120和ADC階段150可設(shè)置在彼此共用的集成電路(IC)上?？商娲?，在另一實(shí)施方案中，像素陣列110可設(shè)置在與其他構(gòu)件共用的IC基板上，其可適合于數(shù)字?jǐn)z像機(jī)的實(shí)施方案。
[0011]選擇階段130可以包括一個(gè)或多個(gè)選擇開(kāi)關(guān)132。選擇開(kāi)關(guān)132可以基于尋址信號(hào)VeATE而從多個(gè)像素中選擇一個(gè)像素。當(dāng)像素p(x，y)被尋址時(shí)，選擇階段130可以將其對(duì)應(yīng)的電荷信號(hào)(:?輸出到采樣階段120。在操作期間，所選的像素p(x，y)可被尋址兩次以進(jìn)行采樣，一次是緊接在像素復(fù)位而輸出復(fù)位電平之后，第二次是在輸出信號(hào)電平的曝光周期之后?？商娲兀杉僭O(shè)復(fù)位電平處于相同的穩(wěn)定參考電壓，并且因此可以略過(guò)復(fù)位電平的采樣。選擇階段130可以具有寄生電容C


PARASITIC0 與電壓Vmte組合的寄生電容C
PARASITIC
可足夠大以使得產(chǎn)生大的誤差信號(hào)來(lái)影響像素P(X，y)的電荷信號(hào)Cx，y的感測(cè)。
[0012]采樣階段120可以包括積分器122、比較器123、第一積分電容器124、第二積分電容器125、復(fù)位開(kāi)關(guān)126、滿(mǎn)標(biāo)(FS)開(kāi)關(guān)127、開(kāi)關(guān)128和采樣電容器130、131、132。積分器122可具有經(jīng)由選擇階段130與像素陣列110耦合的輸入以及與復(fù)位電壓Vkes (其可被置位在例如4v)耦合的第二輸入。比較器123可具有與積分器122的輸出耦合的輸入以及與飽和閾值電壓VSAT (其可置位在例如0.5v)耦合以判定積分器122是否飽和(S卩，使輸出下降到飽和閾值電壓以下)的第二輸入，生成箝位(CLAMP)信號(hào)以指示是否超過(guò)積分器122的選定范圍。在反饋構(gòu)造中，第一積分電容器124可以與積分器122的輸出和輸入f禹合。第二積分電容器125可以與積分器122的輸入I禹合,與FS開(kāi)關(guān)127串聯(lián),并且與第一積分電容器124并聯(lián)。復(fù)位開(kāi)關(guān)126可以連接在第一積分電容器124兩端，并且可由復(fù)位(RESET)信號(hào)控制以將第一積分電容器124復(fù)位。FS開(kāi)關(guān)127可與第二積分電容器125串聯(lián)I禹合，以便與第一積分電容器124并聯(lián)。FS開(kāi)關(guān)127可由FS信號(hào)控制，并且在第一狀態(tài)下將第二積分電容器125與積分器122的輸出連接(例如，當(dāng)FS信號(hào)處于高狀態(tài)時(shí))。處于第二狀態(tài)的FS開(kāi)關(guān)127可以將第二積分電容器125與復(fù)位電壓Vkes連接(例如，當(dāng)FS信號(hào)處于低狀態(tài)時(shí))。開(kāi)關(guān)128可以耦合在積分器122的輸出與存儲(chǔ)電容器130、131、132的第一端子之間。存儲(chǔ)電容器130、131、132的第二端子可與接地。存儲(chǔ)電容器130、131、132的第一端子可通過(guò)開(kāi)關(guān)128選擇性地連接到采樣階段120的輸出?；趶?fù)位信號(hào)(用于復(fù)位電平采樣)和來(lái)自比較器123的輸出的箝位信號(hào)，可以控制開(kāi)關(guān)128以從存儲(chǔ)電容器130、131、132選擇采樣階段120的輸出。
[0013]采樣階段120可以在不同采樣時(shí)刻接收來(lái)自像素陣列110的輸入電荷Cx，y并且可以采樣/累積電荷以生成對(duì)應(yīng)的輸入電壓\y。樣本可以分別作為⑶S1XDS2.1和⑶S2.2存儲(chǔ)在電容器130、131、132上。CDSl可以對(duì)應(yīng)于已知條件(例如，復(fù)位時(shí)刻的復(fù)位電平)的采樣時(shí)刻，并且CDS2.1和CDS2.2可對(duì)應(yīng)于未知條件(例如，傳感器讀數(shù))的采樣時(shí)刻。
[0014]存儲(chǔ)電容器130、131、132可以分別存儲(chǔ)樣本⑶S1XDS2.1和⑶S2.2的累積電壓。通常地，存儲(chǔ)電容器130、131、132將具有相同的電容。開(kāi)關(guān)128可以在適當(dāng)時(shí)刻將電容器130、131、132與輸入電壓￥!?連接以捕獲相應(yīng)電容器上的^51、^52.1和⑶S2.2電壓。此夕卜，基于來(lái)自比較器123的輸出的箝位信號(hào)，可以控制開(kāi)關(guān)128以從存儲(chǔ)電容器130、131、132中選擇采樣階段120的輸出。具體地，例如，基于來(lái)自比較器123的輸出的箝位信號(hào)，可以控制開(kāi)關(guān)128以選擇⑶S2.1和⑶S2.2中的一個(gè)為⑶S2，以便輸出到ADC階段150。換言之，采樣階段120可以對(duì)傳感器讀數(shù)采樣至少兩次，例如，作為⑶S2.1和⑶S2.2，然后基于指示范圍之一是否飽和的箝位信號(hào)的狀態(tài)來(lái)選擇一個(gè)傳感器讀數(shù)。
[0015]在實(shí)施方案中，采樣階段120可以首先以較寬范圍對(duì)傳感器讀數(shù)采樣，兩個(gè)積分電容器124和125連接在積分器122的反饋環(huán)中，然后以較窄范圍對(duì)傳感器讀數(shù)采樣，第一積分電容器124連接在積分器122的反饋環(huán)中，但是第二積分電容器125與積分器122的反饋環(huán)斷開(kāi)連接?？赏ㄟ^(guò)開(kāi)關(guān)128將以較大的積分電容得到的第一樣本作為⑶S2.1選擇性地存儲(chǔ)在存儲(chǔ)電容器131中?？赏ㄟ^(guò)開(kāi)關(guān)128將以較小的積分電容得到的第二樣本作為⑶S2.2選擇性地存儲(chǔ)在存儲(chǔ)電容器132中。在兩個(gè)樣本之后，比較器123判定第二次采樣導(dǎo)致的積分器122是否飽和，即，輸入電壓Vx，y是否下降到飽和閾值電壓Vsat以下。如果在第二次采樣時(shí)發(fā)生飽和，則箝位信號(hào)可保持為高，從而也指示超過(guò)了較窄范圍。隨后，如果在較窄范圍內(nèi)發(fā)生飽和，則開(kāi)關(guān)128可以選擇CDS2.1作為CDS2，或者如果在較窄范圍內(nèi)沒(méi)有發(fā)生飽和，則可以選擇⑶S2.2作為⑶S2。
[0016]另外地，在較寬范圍和較窄范圍內(nèi)都發(fā)生飽和是可能的。在這種情況下，傳感器輸入信號(hào)可能過(guò)大，期望在較寬范圍內(nèi)飽和，開(kāi)關(guān)128可以將⑶S2.1或⑶S2.2作為⑶S2，因?yàn)閮蓚€(gè)信號(hào)都代表飽和輸出。
[0017]在一個(gè)實(shí)施方案中，采樣階段124可以檢測(cè)在較寬范圍和較窄范圍內(nèi)都發(fā)生了飽和，并且可以強(qiáng)制ADC階段150輸出處于最大值的數(shù)字輸出碼Dqut。采樣階段124僅需要檢測(cè)在較寬范圍內(nèi)發(fā)生了飽和，略過(guò)窄范圍的采樣，并且可強(qiáng)制ADC階段150輸出處于最大值的數(shù)字輸出碼Dqut。箝位信號(hào)可用于系統(tǒng)100的其他部分，例如用于ADC階段150，以生成數(shù)字輸出碼Dot的部分。
[0018]通過(guò)上述操作，系統(tǒng)100可以避免寄生電容誘發(fā)的誤差信號(hào)的影響并且在動(dòng)態(tài)地選擇用于感測(cè)像素上的電荷信號(hào)的適當(dāng)范圍的同時(shí)保持感測(cè)精度。
[0019]在實(shí)施方案中，ADC階段150可以包括一對(duì)電容器152,154、一對(duì)米樣保持放大器(“SHA”)156，158以及ADC160。電容器152，154各自可設(shè)置在關(guān)于相應(yīng)的SHA156, 158的反饋構(gòu)造中。ADC階段150可以接收來(lái)自采樣階段120的⑶SI和⑶S2樣本并且可以在單次轉(zhuǎn)換操作中將樣本之間的差A(yù)CDS直接轉(zhuǎn)換成數(shù)字值。SHA156, 158可以緩沖分別從采樣階段120輸出的⑶SI和⑶S2。一對(duì)存儲(chǔ)電容器152，154可以分別存儲(chǔ)樣本⑶SI和⑶S2。在實(shí)施方案中，ADC階段的存儲(chǔ)器電容器152，154以及采樣階段的存儲(chǔ)電容器130，131，132可以設(shè)置為共用器件。
[0020]來(lái)自像素陣列110的輸入電壓Vx，y可在多個(gè)工作階段中發(fā)生變化。在第一階段中，vx，y可以處于復(fù)位電平，代表暴露于入射能量之前的像素的電壓。在另一階段中，Vx，y可以處于信號(hào)電平，代表已經(jīng)暴露于入射能量之后的同一像素的電壓。可能需要其他階段來(lái)對(duì)陣列內(nèi)的不同像素尋址。
[0021]在實(shí)施方案中，可以略過(guò)復(fù)位電平在第一階段的采樣，假設(shè)復(fù)位電平處于某預(yù)定信號(hào)電平，例如接地電壓電平或零伏。在這種情況下，可假定CDSl為0v，可以省去存儲(chǔ)電容器130，不需要采樣階段120來(lái)采樣或輸出⑶SI，并且可省去SHA156和存儲(chǔ)電容器152。ADC階段150可以?xún)H利用CDS2信號(hào)且參照參考信號(hào)來(lái)進(jìn)行數(shù)字化。
[0022]在實(shí)施方案中，可以略過(guò)⑶S2.1在寬范圍下的采樣，假設(shè)來(lái)自像素p(x，y)的輸入可具有小的量級(jí)。在這種情況下，采樣階段120可以在積分過(guò)程中連接并聯(lián)的積分電容器124和125，略過(guò)寬范圍的采樣，將第二積分電容器125斷開(kāi)連接，然后僅在窄范圍下對(duì)⑶S2.2采樣以輸出為⑶S2。在這種情況下，可省去存儲(chǔ)電容器131。
[0023]圖1還示出了本發(fā)明的實(shí)施方案中的ADC160的結(jié)構(gòu)。ADC160可以在第一輸入端子(例如，負(fù)端子)處接收來(lái)自SHA156的⑶SI電壓并且可以在另一輸入端子(例如，正端子)處接收來(lái)自SHA158的⑶S2電壓。ADC160可以響應(yīng)于⑶SI與⑶S2電壓之差而生成數(shù)字輸出碼。
[0024]圖1的體系節(jié)誒狗，通過(guò)在ADC內(nèi)進(jìn)行⑶SI與⑶S2的比較，提供了抵制由共用路徑構(gòu)件誘發(fā)的偏移的體系結(jié)構(gòu)。如所說(shuō)明的，像素電路中的構(gòu)件變化會(huì)導(dǎo)致由于像素陣列產(chǎn)生的復(fù)位電平和信號(hào)電平的像素到像素的變化。此外，積分器122或反饋電容器124內(nèi)的構(gòu)件變化會(huì)誘發(fā)復(fù)位電平和信號(hào)電平的信號(hào)偏移。圖1的體系結(jié)構(gòu)，通過(guò)用數(shù)字化方法對(duì)CDS操作積分，抵制了可能共同地影響CDSl和CDS2的信號(hào)破壞。
[0025]可替代地，可假設(shè)⑶SI處于某預(yù)定電壓電平(例如Ov)，并且可以省去存儲(chǔ)電容器130、SHA156和存儲(chǔ)電容器152。ADC階段150可以?xún)H利用⑶S2信號(hào)且參照參考信號(hào)來(lái)進(jìn)行數(shù)字化。
[0026]圖2示出了根據(jù)實(shí)施方案的在系統(tǒng)100的操作過(guò)程中信號(hào)的模擬時(shí)序圖。
[0027]假設(shè)在圖1中，一個(gè)像素電荷具有I微微法(pF)的電容，并且復(fù)位電壓Vkes是4伏特(V)，這代表了零信號(hào)。在時(shí)刻0，像素p(x，y)的像素電荷信號(hào)可以是(4.75-4.0)*lpF=0.75微微庫(kù)倫(pC)。在時(shí)刻0，復(fù)位開(kāi)關(guān)126可以接通，F(xiàn)S開(kāi)關(guān)127可以接通，因此使積分電容器124和125短路，并且將積分器122的輸出處的輸入電壓Vx，y強(qiáng)制為4v。
[0028]在I微秒(μ sec)的時(shí)刻(或在感測(cè)之前的某預(yù)定時(shí)刻)，可以通過(guò)在準(zhǔn)備感測(cè)時(shí)改變復(fù)位信號(hào)狀態(tài)來(lái)關(guān)斷復(fù)位開(kāi)關(guān)126。
[0029]在2 μ sec的時(shí)刻(或?yàn)殚_(kāi)始感測(cè)而設(shè)定的某預(yù)定時(shí)刻)，尋址信號(hào)Vcate可以接通選擇開(kāi)關(guān)132以選擇上述像素P (X，y)。隨著電荷從像素P U，y)轉(zhuǎn)移，積分器122可以對(duì)電荷積分，并且積分器122的輸出處的輸入電壓Vx,y可與像素P (x, y)的電荷信號(hào)成比例地下降。
[0030]當(dāng)選擇開(kāi)關(guān)132接通時(shí)，寄生電容CPAKASITrc可以將一些誤差電荷注入電荷信號(hào)Cx，y中。在該實(shí)施例中，假設(shè)當(dāng)選擇開(kāi)關(guān)132接通時(shí)，可以將0.5pC的誤差電荷注入電荷信號(hào)Cx，y中。電荷信號(hào)Cx，y可以增加到(0.75pC+0.5pC) = 1.25pC。
[0031]當(dāng)選擇開(kāi)關(guān)132接通時(shí)，積分器122可以通過(guò)將1.25pC的電荷信號(hào)Cx，y轉(zhuǎn)移到積分電容器124和125 (在寬范圍下)而開(kāi)始積分，其中第一積分電容器124可以具有0.25pF的電容，并且第二積分電容器125可以具有0.75pF的電容。來(lái)自?xún)蓚€(gè)積分電容器124和125的總積分電容可以是lpF。隨著1.25pC的電荷信號(hào)Cx，y轉(zhuǎn)移到兩個(gè)積分電容器124和125，積分器122的輸出處的輸入電壓Vx，y朝向(4v-l.25pC/lpF) = 2.75v穩(wěn)定。
[0032]在7 μ sec的時(shí)刻(或開(kāi)始感測(cè)之后的某預(yù)定期間)，當(dāng)選擇開(kāi)關(guān)132關(guān)斷時(shí)，可視為去除了誤差電荷效應(yīng)?？梢暈殡姾尚盘?hào)Cx，y返回到0.75pC以用于感測(cè)目的。結(jié)果，積分器122的輸出處的輸入電壓Vx，y朝向(4v-0.75pC/lpF) = 3.25v穩(wěn)定。
[0033]在近似7.75 μ sec的時(shí)刻(或關(guān)斷選擇開(kāi)關(guān)132之后的某預(yù)定期間)，開(kāi)關(guān)128可以選擇性地導(dǎo)通并且將3.25v的輸入電壓Vx，y作為⑶S2.1存儲(chǔ)到存儲(chǔ)電容器131上。
[0034]在近似8 μ sec的時(shí)刻(或關(guān)斷選擇開(kāi)關(guān)132和/或在對(duì)⑶S2.1采樣之后的某預(yù)定期間)，F(xiàn)S開(kāi)關(guān)127可以隨著信號(hào)FS變低而關(guān)斷。這將第二積分電容器125從積分器122的反饋環(huán)斷開(kāi)。結(jié)果，積分器122的總積分電容可下降到第一積分電容器124的0.25pF。可視為電荷信號(hào)Cx，y保持在0.75pC以用于感測(cè)目的。結(jié)果，在積分器122的輸出處的輸入電壓 Vx,y 朝向(4v-0.75pC/0.25pF) = Iv 穩(wěn)定。
[0035]在近似8.75 μ sec的時(shí)刻(或關(guān)斷FS開(kāi)關(guān)127之后的某預(yù)定期間)，開(kāi)關(guān)128可以選擇性地導(dǎo)通并且將Iv的輸入電壓Vx，y作為⑶S2.2存儲(chǔ)到存儲(chǔ)電容器132上。
[0036]上述序列以及之后的序列期間，比較器123始終將輸入電壓Vx，y與飽和閾值電壓Vsat(其可以設(shè)定在例如0.5V)進(jìn)行比較。因?yàn)檩斎腚妷河啦唤档?.5v的飽和閾值電壓Vsat之下，信號(hào)CLAMP可以為低，表明積分器122在較寬范圍和較窄范圍下都不飽和。結(jié)果，開(kāi)關(guān)128可以選擇存儲(chǔ)電容器132上的Iv的⑶S2.2以作為信號(hào)⑶S2輸出到ADC階段150。ADC階段150隨后可以將⑶SI與⑶S2之差數(shù)字化以生成數(shù)字輸出碼Dqut,同時(shí)也考慮到表明感測(cè)范圍的信號(hào)CLAMP。
[0037]通過(guò)上述操作，系統(tǒng)100可以避免寄生電容誘發(fā)的誤差信號(hào)的影響并且在動(dòng)態(tài)地選擇用于感測(cè)像素上的電荷信號(hào)的適當(dāng)范圍的同時(shí)保持感測(cè)精度。
[0038]圖3示出了根據(jù)本發(fā)明的實(shí)施方案的方法300。
[0039]在框310中，在選擇電荷信號(hào)之前或選擇電荷信號(hào)時(shí),可以連接積分器的多于一個(gè)的電容分支。
[0040]在框320中，可以選擇電荷信號(hào)以用于感測(cè)。
[0041 ] 在框330中，可以取消選擇電荷信號(hào)。
[0042]在框340中，系統(tǒng)可以將積分器的穩(wěn)定輸出米樣且保持為寬范圍輸出。
[0043]在框345中，例如，通過(guò)將寬范圍輸出與預(yù)定或預(yù)設(shè)的閾值電壓相比較，系統(tǒng)可以判定積分器在寬范圍輸出下是否飽和。
[0044]在一個(gè)實(shí)施方案中，系統(tǒng)可以從框345進(jìn)行到框350。
[0045]在一個(gè)實(shí)施方案中，系統(tǒng)可以從框345并行地進(jìn)行到框350和380。
[0046]在一個(gè)實(shí)施方案中，系統(tǒng)可以略過(guò)框340和框345,即略過(guò)寬范圍的米樣，并且進(jìn)行到框350。
[0047]在一個(gè)實(shí)施方案中，在框380中，如果積分器在寬范圍下飽和，進(jìn)行到框390，系統(tǒng)可以將數(shù)字輸出強(qiáng)制為最大值。
[0048]在一個(gè)實(shí)施方案中，在框380中，無(wú)論積分器是否在寬范圍下飽和，都進(jìn)行到框350。
[0049]在框350中，系統(tǒng)可以將積分器的至少一個(gè)電容分支斷開(kāi)連接。
[0050]在框360中，系統(tǒng)將積分器的穩(wěn)定輸出米樣且保持為窄范圍輸出。
[0051]在框370中，例如，通過(guò)將窄范圍輸出與預(yù)定的或預(yù)設(shè)的閾值電壓相比較，系統(tǒng)可以判定積分器是否在窄范圍輸出下飽和。
[0052]在框385中，如果積分器在窄范圍下飽和，則進(jìn)行到框390，否則進(jìn)行到框395。
[0053]在框392中，系統(tǒng)可以將積分器的寬范圍輸出作為感測(cè)信號(hào)輸出。
[0054]在框395中，系統(tǒng)可以將積分器的窄范圍輸出作為感測(cè)信號(hào)而輸出。
[0055]通過(guò)上述方法，系統(tǒng)100可以避免寄生電容誘發(fā)的誤差信號(hào)的影響并且在動(dòng)態(tài)地選擇用于感測(cè)像素上的電荷信號(hào)的適當(dāng)范圍的同時(shí)保持感測(cè)精度。
[0056]將理解的是，本公開(kāi)不限于上述實(shí)施方案，而是可以解決存在沖突委派的任何數(shù)量的方案和實(shí)施方式。
[0057]雖然已經(jīng)結(jié)合多個(gè)示例性實(shí)施方案描述了本公開(kāi)，應(yīng)理解所使用的用語(yǔ)是描述和說(shuō)明的用語(yǔ)，而不是限制的用語(yǔ)?？梢栽谌绠?dāng)前陳述和修改的隨附權(quán)利要求的范圍內(nèi)進(jìn)行改變，而不偏離本公開(kāi)各方案的范圍和精神。已經(jīng)參考特定的裝置、材料和實(shí)施方案描述了本公開(kāi)，本公開(kāi)不意在局限于所公開(kāi)的詳細(xì)說(shuō)明；相反，本公開(kāi)延伸到諸如在隨附權(quán)利要求的范圍內(nèi)的所有的功能上等同的結(jié)構(gòu)、方法和用途。
[0058]雖然計(jì)算機(jī)可讀介質(zhì)可描述為單個(gè)介質(zhì)，術(shù)語(yǔ)“計(jì)算機(jī)可讀介質(zhì)”包括單個(gè)介質(zhì)或多個(gè)介質(zhì)，諸如集中式或分布式數(shù)據(jù)庫(kù)，和/或存儲(chǔ)一個(gè)或多個(gè)指令集的關(guān)聯(lián)的高速緩存和服務(wù)器。術(shù)語(yǔ)“計(jì)算機(jī)可讀介質(zhì)”還應(yīng)當(dāng)包括能夠存儲(chǔ)、編碼或運(yùn)載指令集以便由處理器執(zhí)行的或者使計(jì)算機(jī)系統(tǒng)實(shí)現(xiàn)本文所公開(kāi)的任意一個(gè)或多個(gè)實(shí)施方案的任何介質(zhì)。
[0059]計(jì)算機(jī)可讀介質(zhì)可以包括非暫態(tài)計(jì)算機(jī)可讀介質(zhì)(一個(gè)或多個(gè))和/或包括暫態(tài)計(jì)算機(jī)可讀介質(zhì)(一個(gè)或多個(gè))。在特定的非限制性的示例性實(shí)施方案中，計(jì)算機(jī)可讀介質(zhì)可以包括諸如存儲(chǔ)卡的固態(tài)存儲(chǔ)器或容納一個(gè)或多個(gè)非易失性只讀存儲(chǔ)器的其他封裝。此夕卜，計(jì)算機(jī)可讀介質(zhì)可以是隨機(jī)存取存儲(chǔ)器或其他易失性可重寫(xiě)存儲(chǔ)器。另外，計(jì)算機(jī)可讀介質(zhì)可以包括磁光或剛介質(zhì)，諸如磁盤(pán)或磁帶或捕獲諸如在傳輸介質(zhì)上傳送的信號(hào)的載波信號(hào)的存儲(chǔ)設(shè)備。因此，本公開(kāi)視為包含了可以存儲(chǔ)數(shù)據(jù)或指令的任何計(jì)算機(jī)可讀介質(zhì)或其他等同物或后繼介質(zhì)。
[0060]雖然本申請(qǐng)描述了可實(shí)現(xiàn)為計(jì)算機(jī)可讀介質(zhì)中的代碼段的具體的實(shí)施方案，應(yīng)理解的是，諸如專(zhuān)用集成電路、可編程邏輯陣列和其他硬件設(shè)備的專(zhuān)用硬件實(shí)現(xiàn)能夠構(gòu)造為實(shí)現(xiàn)本文所描述的一個(gè)或多個(gè)實(shí)施方案?？砂ū疚年U述的各實(shí)施方案的應(yīng)用可廣泛地包括各種各樣的電子和計(jì)算機(jī)系統(tǒng)。因此，本申請(qǐng)可涵蓋軟件、固件和硬件實(shí)現(xiàn)，或其組合。[0061 ] 本說(shuō)明書(shū)結(jié)合特定的標(biāo)準(zhǔn)和協(xié)議描述了可以在特定實(shí)施方案中實(shí)現(xiàn)的構(gòu)件和功能，本公開(kāi)不限于這些標(biāo)準(zhǔn)和協(xié)議。這些標(biāo)準(zhǔn)可周期性地由具有基本相同功能的更快或更高效的等同標(biāo)準(zhǔn)替代。因此，具有相同或相似功能的替代標(biāo)準(zhǔn)和協(xié)議視為其等同。
[0062]本文所描述的實(shí)施方案的圖示說(shuō)明意在提供對(duì)各個(gè)實(shí)施方案的一般性理解。圖示說(shuō)明不意在充當(dāng)利用本文所描述的結(jié)構(gòu)或方法的裝置和系統(tǒng)的所有元件和特征的完整描述。在閱覽本公開(kāi)時(shí)，許多其他的實(shí)施方案對(duì)于本領(lǐng)域技術(shù)人員而言是顯而易見(jiàn)的。其他的實(shí)施方案可使用且從公開(kāi)內(nèi)容中獲得，使得可以進(jìn)行結(jié)構(gòu)和邏輯的替代和改變，而不偏離本公開(kāi)的范圍。另外，圖示僅是代表性的，不是按尺度繪制的。在圖示內(nèi)的一些比例可以擴(kuò)大，而其他比例可以最小化。因此，公開(kāi)內(nèi)容和附圖應(yīng)視為示例性的而不是限制性的。
[0063]本公開(kāi)的一個(gè)或多個(gè)實(shí)施方案在本文中由術(shù)語(yǔ)“公開(kāi)”單獨(dú)和/或統(tǒng)一地指代，僅是為了方便，而不意在將本申請(qǐng)的范圍主動(dòng)地限制為任何特定的公開(kāi)或發(fā)明構(gòu)思。而且，雖然本文中已經(jīng)圖示和描述了具體的實(shí)施方案，但是應(yīng)當(dāng)理解的是，任何設(shè)計(jì)成實(shí)現(xiàn)相同或相似目的的后續(xù)布置可替代圖示的具體實(shí)施方案。本公開(kāi)意在涵蓋各實(shí)施方案的任意的和所有的后續(xù)改造方案或變型方案。在閱覽說(shuō)明書(shū)時(shí)，本領(lǐng)域技術(shù)人員將顯知上述實(shí)施方案的組合以及未在本文中具體描述的其他實(shí)施方案。
[0064]另外，在前面的詳細(xì)說(shuō)明中，為了使公開(kāi)內(nèi)容流暢的目的，各個(gè)特征可以組合在一起或者在單個(gè)實(shí)施方案中描述。本公開(kāi)不應(yīng)解釋為反映了權(quán)利要求的實(shí)施方案需要比在各權(quán)利要求中明確記述的更多的特征的意圖。而是，如下面的權(quán)利要求中所反映的，發(fā)明主題可涉及比任意公開(kāi)的實(shí)施方案的全部特征少。因此，下面的權(quán)利要求合并到詳細(xì)說(shuō)明中，每項(xiàng)權(quán)利要求獨(dú)立地限定單獨(dú)要求的主題。
[0065]上面公開(kāi)的主題應(yīng)視為示例性的，而不是限制性的，并且隨附權(quán)利要求旨在涵蓋落在本公開(kāi)的真正的主旨和范圍內(nèi)的所有這樣的修改方案、改進(jìn)方案和其他實(shí)施方案。因此，在法律允許的最大程度上，本公開(kāi)的范圍應(yīng)由下面的權(quán)利要求及其等同內(nèi)容的所容許的最寬解釋來(lái)確定，而不應(yīng)受前面的詳細(xì)說(shuō)明制約或限制。
【權(quán)利要求】
1.一種系統(tǒng)，包括: 像素陣列，其生成多個(gè)輸出信號(hào)，所述多個(gè)輸出信號(hào)代表入射到所述像素陣列上的輻射線(xiàn)； 選擇器，其選擇所述多個(gè)輸出信號(hào)中的一個(gè)；以及 采樣器，其對(duì)所述多個(gè)輸出信號(hào)中的所述一個(gè)進(jìn)行采樣， 其中所述采樣器包括電荷積分器，所述電荷積分器通過(guò)選擇所述電荷積分器的第一反饋電容以獲得所述多個(gè)輸出信號(hào)中的所述一個(gè)的第一樣本以及在獲得所述第一樣本之后選擇所述電荷積分器的第二反饋電容以獲得所述多個(gè)輸出信號(hào)中的所述一個(gè)的第二樣本來(lái)補(bǔ)償所述選擇器的寄生電容，并且 其中所述第一反饋電容大于所述第二反饋電容。
2.如權(quán)利要求1所述的系統(tǒng)，還包括轉(zhuǎn)換器，所述轉(zhuǎn)換器基于所述多個(gè)輸出信號(hào)中的所述一個(gè)來(lái)生成數(shù)字信號(hào)。
3.如權(quán)利要求1所述的系統(tǒng)， 其中所述電荷積分器包括放大器，反饋路徑將所述放大器的輸出與所述放大器的輸入連接。
4.如權(quán)利要求1所述的系統(tǒng)， 其中所述電荷積分器包括放大器，反饋路徑將所述放大器的輸出與所述放大器的輸入連接，所述反饋路徑被控制引導(dǎo)所述第一反饋電容或所述第二反饋電容。
5.如權(quán)利要求1所述的系統(tǒng)， 其中所述采樣器包括開(kāi)關(guān)，所述開(kāi)關(guān)控制所述電荷積分器中的反饋路徑以引導(dǎo)所述第一反饋電容或所述第二反饋電容。
6.如權(quán)利要求1所述的系統(tǒng)， 其中所述采樣器在獲得所述第一樣本之前獲得復(fù)位樣本，并且將所述復(fù)位樣本作為電壓信號(hào)存儲(chǔ)在電容器中。
7.如權(quán)利要求1所述的系統(tǒng)， 其中所述采樣器將所述第一樣本和所述第二樣本作為電壓信號(hào)存儲(chǔ)在多個(gè)電容器中。
8.一種方法，包括: 通過(guò)像素陣列生成多個(gè)輸出信號(hào)，所述多個(gè)輸出信號(hào)代表入射到所述像素陣列上的輻射線(xiàn)； 通過(guò)選擇器選擇所述多個(gè)輸出信號(hào)中的一個(gè)；以及 通過(guò)采樣器對(duì)所述多個(gè)輸出信號(hào)中的所述一個(gè)采樣， 其中所述采樣器包括電荷積分器，所述電荷積分器通過(guò)選擇所述電荷積分器的第一反饋電容以獲得所述多個(gè)輸出信號(hào)中的所述一個(gè)的第一樣本以及在獲得所述第一樣本之后選擇所述電荷積分器的第二反饋電容以獲得所述多個(gè)輸出信號(hào)中的所述一個(gè)的第二樣本來(lái)補(bǔ)償所述選擇器的寄生電容，并且 其中所述第一反饋電容大于所述第二反饋電容。
9.如權(quán)利要求8所述的方法，還包括通過(guò)轉(zhuǎn)換器基于所述多個(gè)輸出信號(hào)中的所述一個(gè)來(lái)生成數(shù)字信號(hào)。
10.如權(quán)利要求8所述的方法， 其中所述電荷積分器包括放大器，反饋路徑將所述放大器的輸出與所述放大器的輸入連接。
11.如權(quán)利要求8所述的方法， 其中所述電荷積分器包括放大器，反饋路徑將所述放大器的輸出與所述放大器的輸入連接，所述反饋路徑被控制以弓I導(dǎo)所述第一反饋電容或所述第二反饋電容。
12.如權(quán)利要求8所述的方法， 其中所述采樣器包括開(kāi)關(guān)，所述開(kāi)關(guān)控制所述電荷積分器中的反饋路徑以引導(dǎo)所述第一反饋電容或所述第二反饋電容。
13.如權(quán)利要求8所述的方法， 其中所述采樣器在獲得所述第一樣本之前獲得復(fù)位樣本，并且將所述復(fù)位樣本作為電壓信號(hào)存儲(chǔ)在電容器中。
14.如權(quán)利要求8所述的方法， 其中所述采樣器將所述第一樣本和所述第二樣本作為電壓信號(hào)存儲(chǔ)在多個(gè)電容器中。
15.一種非暫態(tài)計(jì)算機(jī)可讀介質(zhì)，其存儲(chǔ)計(jì)算機(jī)程序指令，所述計(jì)算機(jī)程序指令能夠由處理器執(zhí)行以控制系統(tǒng)實(shí)現(xiàn): 通過(guò)像素陣列生成多個(gè)輸出信號(hào)，所述多個(gè)輸出信號(hào)代表入射到所述像素陣列上的輻射線(xiàn)； 通過(guò)選擇器選擇所述多個(gè)輸出信號(hào)中的一個(gè)；以及 通過(guò)采樣器對(duì)所述多個(gè)輸出信號(hào)中的所述一個(gè)采樣， 其中所述采樣器包括電話(huà)積分器，所述電荷積分器通過(guò)選擇所述電荷積分器的第一反饋電容以獲得所述多個(gè)輸出信號(hào)中的所述一個(gè)的第一樣本以及在獲得所述第一樣本之后選擇所述電荷積分器的第二反饋電容以獲得所述多個(gè)輸出信號(hào)中的所述一個(gè)的第二樣本來(lái)補(bǔ)償所述選擇器的寄生電容，并且 其中所述第一反饋電容大于所述第二反饋電容。
16.如權(quán)利要求15所述的非暫態(tài)計(jì)算機(jī)可讀介質(zhì)，其中所述系統(tǒng)進(jìn)一步實(shí)現(xiàn):通過(guò)轉(zhuǎn)換器基于所述多個(gè)輸出信號(hào)中的所述一個(gè)來(lái)生成數(shù)字信號(hào)。
17.如權(quán)利要求15所述的非暫態(tài)計(jì)算機(jī)可讀介質(zhì)， 其中所述電荷積分器包括放大器，反饋路徑將所述放大器的輸出與所述放大器的輸入連接。
18.如權(quán)利要求15所述的非暫態(tài)計(jì)算機(jī)可讀介質(zhì)， 其中所述電荷積分器包括放大器，反饋路徑將所述放大器的輸出與所述放大器的輸入連接，所述反饋路徑被控制以弓I導(dǎo)所述第一反饋電容或所述第二反饋電容。
19.如權(quán)利要求15所述的非暫態(tài)計(jì)算機(jī)可讀介質(zhì)， 其中所述采樣器包括開(kāi)關(guān)，所述開(kāi)關(guān)控制所述電荷積分器中的反饋路徑以引導(dǎo)所述第一反饋電容或所述第二反饋電容。
20.如權(quán)利要求15所述的非暫態(tài)計(jì)算機(jī)可讀介質(zhì)， 其中所述采樣器在獲得所述第一樣本之前獲得復(fù)位樣本，并且將所述復(fù)位樣本作為電壓信號(hào)存儲(chǔ)在電容器中。
【文檔編號(hào)】H03F3/70GK104242845SQ201410277692
【公開(kāi)日】2014年12月24日 申請(qǐng)日期:2014年6月20日 優(yōu)先權(quán)日:2013年6月21日
【發(fā)明者】C·L·輝, G·R·卡里奧 申請(qǐng)人:美國(guó)亞德諾半導(dǎo)體公司