高速分頻器的制造方法
【專(zhuān)利摘要】本發(fā)明公開(kāi)了一種高速分頻器。該高速分頻器包括：信號(hào)輸入端，用于接收單相時(shí)鐘信號(hào)；第一觸發(fā)器，與信號(hào)輸入端相連接，用于根據(jù)第一延時(shí)信號(hào)和單相時(shí)鐘信號(hào)得到第一輸出信號(hào)；第二觸發(fā)器，與第一觸發(fā)器相連接，用于根據(jù)第一延時(shí)信號(hào)和第一輸出信號(hào)得到第二輸出信號(hào)；第三觸發(fā)器，與信號(hào)輸入端相連接，用于根據(jù)第二延時(shí)信號(hào)和單相時(shí)鐘信號(hào)得到中間時(shí)鐘信號(hào)；第四觸發(fā)器，與第三觸發(fā)器相連接，用于根據(jù)中間時(shí)鐘信號(hào)和第一延時(shí)信號(hào)得到第三輸出信號(hào)；以及第五觸發(fā)器，與第四觸發(fā)器相連接，用于根據(jù)第三輸出信號(hào)和第一延時(shí)信號(hào)得到第四輸出信號(hào)。通過(guò)本發(fā)明，達(dá)到了增加觸發(fā)器建立時(shí)間和保持時(shí)間長(zhǎng)度的效果。
【專(zhuān)利說(shuō)明】高速分頻器
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及分頻器領(lǐng)域，具體而言，涉及一種高速分頻器。
【背景技術(shù)】
[0002]在高速時(shí)鐘數(shù)據(jù)恢復(fù)電路(CDR)中，如圖1所示，采樣器采樣高速數(shù)據(jù)，然后輸出采樣輸出信號(hào)至?xí)r序處理環(huán)路，時(shí)序處理環(huán)路將超前滯后信號(hào)發(fā)送至插值器。為了減小采樣器的設(shè)計(jì)難度，通常采用分頻器將插值器的輸出時(shí)鐘信號(hào)(即高速同頻時(shí)鐘)進(jìn)行分頻，常見(jiàn)的是二分頻，如果采用四相半頻時(shí)鐘采樣輸入的高頻數(shù)據(jù)，那么數(shù)據(jù)采樣就可以在一個(gè)半頻時(shí)鐘的周期內(nèi)完成。
[0003]這樣，分頻器的作用至關(guān)重要。由于現(xiàn)有的分頻器中觸發(fā)器的建立時(shí)間和保持時(shí)間較短，容易導(dǎo)致輸出信號(hào)出錯(cuò)，從而無(wú)法得到相應(yīng)的分頻信號(hào)。
[0004]針對(duì)現(xiàn)有技術(shù)中觸發(fā)器的建立時(shí)間和保持時(shí)間較短的問(wèn)題，目前尚未提出有效的解決方案。

【發(fā)明內(nèi)容】

[0005]本發(fā)明的主要目的在于提供一種高速分頻器，以解決觸發(fā)器的建立時(shí)間和保持時(shí)間較短的問(wèn)題。
[0006]為了實(shí)現(xiàn)上述目的，根據(jù)本發(fā)明的一個(gè)方面，提供了 一種高速分頻器。根據(jù)本發(fā)明的高速分頻器包括:信號(hào)輸入端，用于接收單相時(shí)鐘信號(hào)，所述單相時(shí)鐘信號(hào)為對(duì)向所述高速分頻器輸入的全頻時(shí)鐘信號(hào)進(jìn)行分頻得到的時(shí)鐘信號(hào)；第一觸發(fā)器，與所述信號(hào)輸入端相連接，用于根據(jù)第一延時(shí)信號(hào)和所述單相時(shí)鐘信號(hào)得到第一輸出信號(hào)，其中，所述第一延時(shí)信號(hào)為對(duì)所述全頻時(shí)鐘信號(hào)進(jìn)行延時(shí)得到的信號(hào)；第二觸發(fā)器，與所述第一觸發(fā)器相連接，用于根據(jù)所述第一延時(shí)信號(hào)和所述第一輸出信號(hào)得到第二輸出信號(hào)；第三觸發(fā)器，與所述信號(hào)輸入端相連接，用于根據(jù)第二延時(shí)信號(hào)和所述單相時(shí)鐘信號(hào)得到中間時(shí)鐘信號(hào)，其中，所述第二延時(shí)信號(hào)為對(duì)所述第一延時(shí)信號(hào)進(jìn)行延時(shí)得到的信號(hào)；第四觸發(fā)器，與所述第三觸發(fā)器相連接，用于根據(jù)所述中間時(shí)鐘信號(hào)和所述第一延時(shí)信號(hào)得到第三輸出信號(hào)；以及第五觸發(fā)器，與所述第四觸發(fā)器相連接，用于根據(jù)所述第三輸出信號(hào)和所述第一延時(shí)信號(hào)得到第四輸出信號(hào)。
[0007]進(jìn)一步地，所述高速分頻器還包括:第一延時(shí)器，與所述第一觸發(fā)器、所述第二觸發(fā)器、所述第四觸發(fā)器和所述第五觸發(fā)器分別相連接，用于對(duì)所述全頻時(shí)鐘信號(hào)進(jìn)行延時(shí)得到所述第一延時(shí)信號(hào)，并輸出所述第一延時(shí)信號(hào)；以及第二延時(shí)器，與所述第一延時(shí)器和所述第三觸發(fā)器分別相連接，用于對(duì)所述第一延時(shí)信號(hào)進(jìn)行延時(shí)得到第二延時(shí)信號(hào)，并輸出所述第二延時(shí)信號(hào)。
[0008]進(jìn)一步地，所述第二延時(shí)信號(hào)比所述第一延時(shí)信號(hào)延時(shí)時(shí)間為t，其中，0〈t〈0.5T，所述T為所述全頻時(shí)鐘信號(hào)的周期。
[0009]進(jìn)一步地,所述t = 0.25To[0010]進(jìn)一步地，第一延時(shí)器包括第一一延時(shí)器和第一二延時(shí)器，所述第一延時(shí)信號(hào)包括第一一延時(shí)信號(hào)和第一二延時(shí)信號(hào)，所述高速分頻器還包括:信號(hào)轉(zhuǎn)換器，用于將接收的全頻時(shí)鐘信號(hào)轉(zhuǎn)換為第一差分信號(hào)和第二差分信號(hào)，其中，所述第一一延時(shí)器和所述第一二延時(shí)器分別與所述信號(hào)轉(zhuǎn)換器相連接，所述第一一延時(shí)器用于對(duì)所述第一差分信號(hào)進(jìn)行延時(shí)，得到所述第一一延時(shí)信號(hào)，所述第一二延時(shí)器用于對(duì)所述第二差分信號(hào)進(jìn)行延時(shí)，得到所述第一二延時(shí)信號(hào)。
[0011]進(jìn)一步地，所述第一觸發(fā)器、所述第二觸發(fā)器、所述第三觸發(fā)器、所述第四觸發(fā)器和所述第五觸發(fā)器均為D觸發(fā)器。
[0012]進(jìn)一步地，所述第一觸發(fā)器的輸入端D與所述信號(hào)輸入端相連接，所述第一觸發(fā)器的輸入端D用于接收所述單相時(shí)鐘信號(hào)，所述第一觸發(fā)器的時(shí)鐘輸入端與所述第一一延時(shí)器的輸出端相連接，所述第一觸發(fā)器的時(shí)鐘輸入端用于接收所述第一一延時(shí)信號(hào)，所述第一觸發(fā)器的輸出端Q與所述第二觸發(fā)器的輸入端D相連接，所述第一觸發(fā)器的輸出端Q用于向所述第二觸發(fā)器的輸入端D輸出所述第一輸出信號(hào)；所述第二觸發(fā)器的時(shí)鐘輸入端與所述第一一延時(shí)器的輸出端相連接，所述第二觸發(fā)器的時(shí)鐘輸入端用于接收所述第一一延時(shí)信號(hào)，所述第二觸發(fā)器的輸出端Q輸出所述第二輸出信號(hào)；所述第三觸發(fā)器的輸入端D與所述信號(hào)輸入端相連接，所述第三觸發(fā)器的輸入端D用于接收所述單相時(shí)鐘信號(hào)，所述第三觸發(fā)器的時(shí)鐘輸入端與所述第二延時(shí)器的輸出端相連接，所述第三觸發(fā)器的時(shí)鐘輸入端用于接收所述第二延時(shí)信號(hào)，所述第三觸發(fā)器的輸出端Q與所述第四觸發(fā)器的輸入端D相連接，所述第三觸發(fā)器的輸出端Q用于向所述第四觸發(fā)器的輸入端D輸出所述中間時(shí)鐘信號(hào)；所述第四觸發(fā)器的時(shí)鐘輸入端與所述第一二延時(shí)器的輸出端相連接，所述第四觸發(fā)器的時(shí)鐘輸入端用于接收所述第一二延時(shí)信號(hào)，所述第四觸發(fā)器的輸出端Q輸出所述第三輸出信號(hào)；以及所述第五觸發(fā)器的輸入端D與所述第四觸發(fā)器的輸出端Q相連接，所述第五觸發(fā)器的輸入端D用于接收所述第三輸出信號(hào)，所述第五觸發(fā)器的時(shí)鐘輸入端與所述第一二延時(shí)器的輸出端相連接，所述第五觸發(fā)器的時(shí)鐘輸入端用于接收所述第一二延時(shí)信號(hào)，所述第五觸發(fā)器的輸出端Q輸出所述第四輸出信號(hào)。
[0013]進(jìn)一步地，所述高速分頻器還包括:第三延時(shí)器，連接在所述信號(hào)輸入端與所述第一觸發(fā)器的輸入端D之間，用于對(duì)所述單相時(shí)鐘信號(hào)進(jìn)行延時(shí)；和/或第四延時(shí)器，連接在所述第一觸發(fā)器的輸出端Q和所述第二觸發(fā)器的輸入端D之間,用于對(duì)所述第一輸出信號(hào)進(jìn)行延時(shí)；和/或第五延時(shí)器，連接在所述信號(hào)輸入端與所述第三觸發(fā)器的輸入端D之間，用于對(duì)所述單相時(shí)鐘信號(hào)進(jìn)行延時(shí)；和/或第六延時(shí)器，連接在所述第三觸發(fā)器的輸出端Q和所述第四觸發(fā)器的輸入端D之間，用于對(duì)所述中間時(shí)鐘信號(hào)進(jìn)行延時(shí)；和/或第七延時(shí)器，連接在所述第四觸發(fā)器的輸出端Q和所述第五觸發(fā)器的輸入端D之間，用于對(duì)第三輸出信號(hào)進(jìn)行延時(shí)。
[0014]進(jìn)一步地，所述高速分頻器還包括:第六觸發(fā)器，所述第六觸發(fā)器的輸出端Q與所述第一觸發(fā)器的輸入端D和所述第三觸發(fā)器的輸入端D相連接，所述第六觸發(fā)器的時(shí)鐘輸入端與所述第一一延時(shí)器相連接；反相器，連接在所述第六觸發(fā)器的輸入端D和所述第六觸發(fā)器的輸出端Q之間。
[0015]根據(jù)本發(fā)明實(shí)施例，增加第三觸發(fā)器，用于根據(jù)第二延時(shí)信號(hào)和單相時(shí)鐘信號(hào)得到中間時(shí)鐘信號(hào)，其中，第二延時(shí)信號(hào)為對(duì)第一延時(shí)信號(hào)進(jìn)行延時(shí)得到的信號(hào)，通過(guò)采用第二延時(shí)信號(hào)，使得采用的時(shí)鐘信號(hào)的時(shí)間間隔增大，解決了觸發(fā)器的建立時(shí)間和保持時(shí)間較短的問(wèn)題，達(dá)到了增加觸發(fā)器建立時(shí)間和保持時(shí)間長(zhǎng)度的效果。
【專(zhuān)利附圖】

【附圖說(shuō)明】
[0016]構(gòu)成本申請(qǐng)的一部分的附圖用來(lái)提供對(duì)本發(fā)明的進(jìn)一步理解，本發(fā)明的示意性實(shí)施例及其說(shuō)明用于解釋本發(fā)明，并不構(gòu)成對(duì)本發(fā)明的不當(dāng)限定。在附圖中:
[0017]圖1是根據(jù)現(xiàn)有技術(shù)的高速時(shí)鐘數(shù)據(jù)恢復(fù)電路圖；
[0018]圖2是根據(jù)本發(fā)明實(shí)施例的高速分頻器的示意圖；
[0019]圖3是根據(jù)本發(fā)明實(shí)施例第一延時(shí)器和第二延時(shí)器的接線示意圖；
[0020]圖4是根據(jù)本發(fā)明實(shí)施例的信號(hào)轉(zhuǎn)化器的接線示意圖；
[0021]圖5是根據(jù)本發(fā)明實(shí)施例優(yōu)選的高速分頻器的示意圖；以及
[0022]圖6是根據(jù)本發(fā)明實(shí)施例高速分頻器的信號(hào)時(shí)序圖。
【具體實(shí)施方式】
[0023]需要說(shuō)明的是，在不沖突的情況下，本申請(qǐng)中的實(shí)施例及實(shí)施例中的特征可以相互組合。下面將參考附圖并結(jié)合實(shí)施例來(lái)詳細(xì)說(shuō)明本發(fā)明。
[0024]為了使本【技術(shù)領(lǐng)域】的人員更好地理解本發(fā)明方案，下面將結(jié)合本發(fā)明實(shí)施例中的附圖，對(duì)本發(fā)明實(shí)施例中的技術(shù)方案進(jìn)行清楚、完整地描述，顯然，所描述的實(shí)施例僅僅是本發(fā)明一部分的實(shí)施例，而不是全部的實(shí)施例?；诒景l(fā)明中的實(shí)施例，本領(lǐng)域普通技術(shù)人員在沒(méi)有做出創(chuàng)造性勞動(dòng)前提下所獲得的所有其他實(shí)施例，都應(yīng)當(dāng)屬于本發(fā)明保護(hù)的范圍。
[0025]需要說(shuō)明的是，本發(fā)明的說(shuō)明書(shū)和權(quán)利要求書(shū)及上述附圖中的術(shù)語(yǔ)“第一”、“第二”等是用于區(qū)別類(lèi)似的對(duì)象，而不必用于描述特定的順序或先后次序。應(yīng)該理解這樣使用的數(shù)據(jù)在適當(dāng)情況下可以互換，以便這里描述的本發(fā)明的實(shí)施例。此外，術(shù)語(yǔ)“包括”和“具有”以及他們的任何變形，意圖在于覆蓋不排他的包含，例如，包含了一系列步驟或單元的過(guò)程、方法、系統(tǒng)、產(chǎn)品或設(shè)備不必限于清楚地列出的那些步驟或單元，而是可包括沒(méi)有清楚地列出的或?qū)τ谶@些過(guò)程、方法、產(chǎn)品或設(shè)備固有的其它步驟或單元。
[0026]本發(fā)明實(shí)施例提供了 一種高速分頻器。
[0027]圖2是根據(jù)本發(fā)明實(shí)施例的高速分頻器的示意圖。如圖所示，該高速分頻器包括:信號(hào)輸入端、第一觸發(fā)器DFFl、第二觸發(fā)器DFF2、第三觸發(fā)器DFF3、第四觸發(fā)器DFF4和第五觸發(fā)器DFF5。信號(hào)輸入端用于接收單相時(shí)鐘信號(hào)ckdiv2，單相時(shí)鐘信號(hào)ckdiv2為對(duì)向該高速分頻器輸入的全頻時(shí)鐘信號(hào)進(jìn)行分頻得到的時(shí)鐘信號(hào)。第一觸發(fā)器DFFl與信號(hào)輸入端相連接，用于根據(jù)第一延時(shí)信號(hào)和單相時(shí)鐘信號(hào)ckdiv2得到第一輸出信號(hào)Ckoutl,其中，第一延時(shí)信號(hào)為對(duì)全頻時(shí)鐘信號(hào)進(jìn)行延時(shí)得到的信號(hào)。第一延時(shí)信號(hào)可以包括第一一延時(shí)信號(hào)ckrl和第一二延時(shí)信號(hào)ckf I。其中，單相時(shí)鐘信號(hào)ckdiv2輸入至第一觸發(fā)器DFFl的數(shù)據(jù)輸入端，第一延時(shí)信號(hào)作為觸發(fā)信號(hào)輸出至第一觸發(fā)器DFFl的時(shí)鐘輸入端。
[0028]第二觸發(fā)器DFF2與第一觸發(fā)器DFFl相連接，用于根據(jù)第一延時(shí)信號(hào)和第一輸出信號(hào)Ckoutl得到第二輸出信號(hào)Ckout2。第一延時(shí)信號(hào)作為觸發(fā)信號(hào)輸出至第一觸發(fā)器DFF2的時(shí)鐘輸入端。第一輸出信號(hào)Ckoutl輸入至第一觸發(fā)器DFF2的數(shù)據(jù)輸入端。[0029]第三觸發(fā)器DFF3與信號(hào)輸入端相連接，用于根據(jù)第二延時(shí)信號(hào)ckf2和單相時(shí)鐘信號(hào)ckdiv2得到中間時(shí)鐘信號(hào)Ckgold，其中，第二延時(shí)信號(hào)ckf2為對(duì)第一延時(shí)信號(hào)進(jìn)行延時(shí)得到的信號(hào)。第二延時(shí)信號(hào)ckf2作為觸發(fā)信號(hào)輸出至第一觸發(fā)器DFF3的時(shí)鐘輸入端，單相時(shí)鐘信號(hào)ckdiv2輸入至第一觸發(fā)器DFF3的數(shù)據(jù)輸入端。
[0030]第四觸發(fā)器DFF4與第三觸發(fā)器DFF3相連接，用于根據(jù)中間時(shí)鐘信號(hào)Ckgold和第一延時(shí)信號(hào)得到第三輸出信號(hào)Ckout3。第一延時(shí)信號(hào)作為觸發(fā)信號(hào)輸出至第一觸發(fā)器DFF4的時(shí)鐘輸入端，中間時(shí)鐘信號(hào)Ckgold輸入至第一觸發(fā)器DFF4的數(shù)據(jù)輸入端。
[0031]第五觸發(fā)器DFF5與第四觸發(fā)器DFF4相連接，用于根據(jù)第三輸出信號(hào)Ckout3和第一延時(shí)信號(hào)得到第四輸出信號(hào)Ckout4。第一延時(shí)信號(hào)作為觸發(fā)信號(hào)輸出至第一觸發(fā)器DFF5的時(shí)鐘輸入端，第三輸出信號(hào)Ckout3輸入至第一觸發(fā)器DFF5的數(shù)據(jù)輸入端。
[0032]根據(jù)本發(fā)明實(shí)施例，增加第三觸發(fā)器，用于根據(jù)第二延時(shí)信號(hào)和單相時(shí)鐘信號(hào)得到中間時(shí)鐘信號(hào)，其中，第二延時(shí)信號(hào)為對(duì)第一延時(shí)信號(hào)進(jìn)行延時(shí)得到的信號(hào)，通過(guò)采用第二延時(shí)信號(hào)，使得采用的時(shí)鐘信號(hào)的時(shí)間間隔增大，解決了觸發(fā)器的建立時(shí)間和保持時(shí)間較短的問(wèn)題，達(dá)到了增加觸發(fā)器建立時(shí)間和保持時(shí)間長(zhǎng)度的效果。
[0033]優(yōu)選地， 第一觸發(fā)器、第二觸發(fā)器、第三觸發(fā)器、第四觸發(fā)器、第五觸發(fā)器均為D觸發(fā)器，
[0034]如圖3所示，高速分頻器還包括第一延時(shí)器和第二延時(shí)器。其中，第一延時(shí)器包括第延時(shí)器delay 11和第一二延時(shí)器delay 12,第二延時(shí)器包括第二一延時(shí)器delay21和第二二延時(shí)器delay22。
[0035]第一延時(shí)器與第一觸發(fā)器DFF1、第二觸發(fā)器DFF2、第四觸發(fā)器DFF3和第五觸發(fā)器DFF4分別相連接(連接關(guān)系圖中未示出)，用于對(duì)全頻時(shí)鐘信號(hào)進(jìn)行延時(shí)得到第一延時(shí)信號(hào)(ckrl和/或ckfl),并輸出第一延時(shí)信號(hào)。第二延時(shí)器與第一延時(shí)器和第三觸發(fā)器DFF3分別相連接(連接關(guān)系圖中未示出)，用于對(duì)第一延時(shí)信號(hào)進(jìn)行延時(shí)得到第二延時(shí)信號(hào)，并輸出第二延時(shí)信號(hào)(ckr2和/或ckf2)。
[0036]第延時(shí)器delayll和第一二延時(shí)器delayl2延時(shí)的時(shí)長(zhǎng)相同，第二一延時(shí)器delay21和第二二延時(shí)器delay22同理。第一延時(shí)信號(hào)包括第延時(shí)信號(hào)ckrl和第一二延時(shí)信號(hào)Ckfl。
[0037]具體地,第一延時(shí)信號(hào)可以包括第延時(shí)信號(hào)ckrl和第一二延時(shí)信號(hào)ckf I,第一一延時(shí)信號(hào)ckrl是第一延時(shí)器對(duì)第一差分信號(hào)ckrO進(jìn)行延時(shí)得到的信號(hào)，第一二延時(shí)信號(hào)ckf!是第一延時(shí)器對(duì)第二差分信號(hào)ckfO進(jìn)行延時(shí)得到的信號(hào)。其中，第一差分信號(hào)ckrO和第二差分信號(hào)ckfO可以是對(duì)輸入的全頻時(shí)鐘信號(hào)進(jìn)行差分得到的差分信號(hào)。
[0038]如圖4所示，高速分頻器還包括信號(hào)轉(zhuǎn)換器S2diff，用于將接收的全頻時(shí)鐘信號(hào)ckin轉(zhuǎn)換為第一差分信號(hào)ckrO和第二差分信號(hào)ckfO。其中，第一一延時(shí)器和第一二延時(shí)器分別與信號(hào)轉(zhuǎn)換器S2diff相連接(圖中未不出)，第延時(shí)器用于對(duì)第一差分信號(hào)ckrO進(jìn)行延時(shí)，得到第延時(shí)信號(hào)ckrl,第一二延時(shí)器用于對(duì)第二差分信號(hào)ckfO進(jìn)行延時(shí)，得到第一二延時(shí)信號(hào)ckf!。第一差分信號(hào)ckrO和第二差分信號(hào)ckfO均為差分時(shí)鐘信號(hào)。
[0039]如圖5所不,第一觸發(fā)器DFFl的輸入端D與信號(hào)輸入端相連接,第一觸發(fā)器DFFl的輸入端D用于接收單相時(shí)鐘信號(hào)ckdiv2，第一觸發(fā)器DFFl的時(shí)鐘輸入端C/k與第一一延時(shí)器delay的輸出端相連接，第一觸發(fā)器DFFl的時(shí)鐘輸入端用于接收第一一延時(shí)信號(hào)，第一觸發(fā)器DFFl的輸出端Q與第二觸發(fā)器DFF2的輸入端D相連接，第一觸發(fā)器DFFl的輸出端Q用于向第二觸發(fā)器DFF2的輸入端D輸出第一輸出信號(hào)。
[0040]第二觸發(fā)器DFF2的時(shí)鐘輸入端C/k與第延時(shí)器的輸出端相連接，第二觸發(fā)器DFF的時(shí)鐘輸入端C/k用于接收第一一延時(shí)信號(hào)ckrl，第二觸發(fā)器DFF2的輸出端Q輸出第二輸出信號(hào)Ckout2。
[0041]第三觸發(fā)器DFF3的輸入端D與信號(hào)輸入端相連接，第三觸發(fā)器DFF3的輸入端D用于接收單相時(shí)鐘信號(hào)ckdiv2，第三觸發(fā)器DFF3的時(shí)鐘輸入端與第二延時(shí)器DFF2的輸出端相連接，第三觸發(fā)器DFF3的時(shí)鐘輸入端用于接收第二延時(shí)信號(hào)(ckf2)，第三觸發(fā)器DFF3的輸出端Q與第四觸發(fā)器DFF4的輸入端D相連接，第三觸發(fā)器DFF3的輸出端Q用于向第四觸發(fā)器DFF4的輸入端D輸出中間時(shí)鐘信號(hào)Ckgold。
[0042]第四觸發(fā)器DFF4的時(shí)鐘輸入端與第一二延時(shí)器的輸出端相連接，第四觸發(fā)器DFF4的時(shí)鐘輸入端用于接收第一二延時(shí)信號(hào)ckfl，第四觸發(fā)器DFF4的輸出端Q輸出第三輸出信號(hào)Ckout3。
[0043]第五觸發(fā)器DFF5的輸入端D與第四觸發(fā)器DFF4的輸出端Q相連接，第五觸發(fā)器DFF5的輸入端D用于接收第三輸出信號(hào)Ckout3,第五觸發(fā)器DFF5的時(shí)鐘輸入端與第一二延時(shí)器的輸出端相連接，第五觸發(fā)器DFF5的時(shí)鐘輸入端用于接收第一二延時(shí)信號(hào)ckfl,第五觸發(fā)器的輸出端Q輸出第四輸出信號(hào)Ckout4。
[0044]如圖5所示,該高速分頻器還包括第三延時(shí)器delay3和/或第四延時(shí)器delay4和/或第五延時(shí)器delay5和/或第六延時(shí)器delay6和/或第七延時(shí)器delay7。
[0045]第三延時(shí)器delay3 連接在信號(hào)輸入端與第一觸發(fā)器的輸入端D之間,用于對(duì)單相時(shí)鐘信號(hào)進(jìn)行延時(shí)。第四延時(shí)器delay4連接在第一觸發(fā)器的輸出端Q和第二觸發(fā)器的輸入端D之間,用于對(duì)第一輸出信號(hào)進(jìn)行延時(shí)。第五延時(shí)器delay5連接在信號(hào)輸入端與第三觸發(fā)器的輸入端D之間,用于對(duì)單相時(shí)鐘信號(hào)進(jìn)行延時(shí)。第六延時(shí)器delay6連接在第三觸發(fā)器的輸出端Q和第四觸發(fā)器的輸入端D之間，用于對(duì)中間時(shí)鐘信號(hào)進(jìn)行延時(shí)。第七延時(shí)器delay7連接在第四觸發(fā)器的輸出端Q和第五觸發(fā)器的輸入端D之間，用于對(duì)第三輸出信號(hào)進(jìn)行延時(shí)。
[0046]需要說(shuō)明的是本發(fā)明實(shí)施例的第三延時(shí)器delay3、第四延時(shí)器delay4、第五延時(shí)器delay5、第六延時(shí)器delay6和第七延時(shí)器delay7的延時(shí)時(shí)間可以根據(jù)實(shí)際需要進(jìn)行設(shè)定。其中，第五延時(shí)器delay5的延時(shí)時(shí)間可以為0，這樣，使得最終輸出的信號(hào)精度更高。
[0047]如圖5所示，高速分頻器還包括第六觸發(fā)器DFF6和反相器INV。
[0048]第六觸發(fā)器DFF6的輸出端Q與第一觸發(fā)器DFFl的輸入端D和第三觸發(fā)器DFF3的輸入端D相連接,第六觸發(fā)器DFF6的時(shí)鐘輸入端與第延時(shí)器相連接。反相器INV連接在第六觸發(fā)器的輸入端D和第六觸發(fā)器的輸出端Q之間。
[0049]優(yōu)選地，第二延時(shí)信號(hào)比第一延時(shí)信號(hào)延時(shí)時(shí)間為t，其中，0〈t〈0.5T，T為全頻時(shí)鐘信號(hào)的周期。進(jìn)一步優(yōu)選地，t = 0.25T。
[0050]當(dāng)t = 0.25T時(shí)，本發(fā)明實(shí)施例的時(shí)序如圖6所示。本發(fā)明實(shí)施例中，分頻后的信號(hào)ckdiv2依次標(biāo)示為d0、dl、d2、d3、……，把第二二延時(shí)信號(hào)ckf2比第一二信號(hào)ckfl的延時(shí)設(shè)計(jì)為1/4T，那么引入了第二二時(shí)鐘信號(hào)ckf2以后，采樣的時(shí)鐘信號(hào)的時(shí)間間隔最小值為3/4T。那么在該電路結(jié)構(gòu)中，D觸發(fā)器的建立時(shí)間和保持時(shí)間的總和要可以達(dá)到3/4T，比現(xiàn)有的缺少第二二延時(shí)信號(hào)ckf2的結(jié)構(gòu)中建立時(shí)間和保持時(shí)間的總和增加了 1/4T。通過(guò)該結(jié)構(gòu)的分頻器，我們獲得了一組4個(gè)相位均勻相差90度的時(shí)鐘信號(hào)。這一組輸出的時(shí)鐘信號(hào)為:CkoutI, Ckout2, Ckout3, Ckout4。
[0051]以上僅為本發(fā)明的優(yōu)選實(shí)施例而已，并不用于限制本發(fā)明，對(duì)于本領(lǐng)域的技術(shù)人員來(lái)說(shuō)，本發(fā)明可以有各種更改和變化。凡在本發(fā)明的精神和原則之內(nèi)，所作的任何修改、等同替換、改進(jìn)等，均應(yīng)包含在本發(fā)明的保護(hù)范圍之內(nèi)。
【權(quán)利要求】
1.一種高速分頻器，其特征在于，包括: 信號(hào)輸入端，用于接收單相時(shí)鐘信號(hào)，所述單相時(shí)鐘信號(hào)為對(duì)向所述高速分頻器輸入的全頻時(shí)鐘信號(hào)進(jìn)行分頻得到的時(shí)鐘信號(hào)； 第一觸發(fā)器，與所述信號(hào)輸入端相連接，用于根據(jù)第一延時(shí)信號(hào)和所述單相時(shí)鐘信號(hào)得到第一輸出信號(hào)，其中，所述第一延時(shí)信號(hào)為對(duì)所述全頻時(shí)鐘信號(hào)進(jìn)行延時(shí)得到的信號(hào); 第二觸發(fā)器，與所述第一觸發(fā)器相連接，用于根據(jù)所述第一延時(shí)信號(hào)和所述第一輸出信號(hào)得到第二輸出信號(hào)； 第三觸發(fā)器，與所述信號(hào)輸入端相連接，用于根據(jù)第二延時(shí)信號(hào)和所述單相時(shí)鐘信號(hào)得到中間時(shí)鐘信號(hào)，其中，所述第二延時(shí)信號(hào)為對(duì)所述第一延時(shí)信號(hào)進(jìn)行延時(shí)得到的信號(hào); 第四觸發(fā)器，與所述第三觸發(fā)器相連接，用于根據(jù)所述中間時(shí)鐘信號(hào)和所述第一延時(shí)信號(hào)得到第三輸出信號(hào)；以及 第五觸發(fā)器，與所述第四觸發(fā)器相連接，用于根據(jù)所述第三輸出信號(hào)和所述第一延時(shí)信號(hào)得到第四輸出信號(hào)。
2.根據(jù)權(quán)利要求1所述的高速分頻器，其特征在于，所述高速分頻器還包括: 第一延時(shí)器，與所述第一觸發(fā)器、所述第二觸發(fā)器、所述第四觸發(fā)器和所述第五觸發(fā)器分別相連接，用于對(duì)所述全頻時(shí)鐘信號(hào)進(jìn)行延時(shí)得到所述第一延時(shí)信號(hào)，并輸出所述第一延時(shí)信號(hào)；以及 第二延時(shí)器，與所述第一延時(shí)器和所述第三觸發(fā)器分別相連接，用于對(duì)所述第一延時(shí)信號(hào)進(jìn)行延時(shí)得到第二延時(shí)信號(hào)，并輸出所述第二延時(shí)信號(hào)。
3.根據(jù)權(quán)利要求2所述的高速分頻器，其特征在于，所述第二延時(shí)信號(hào)比所述第一延時(shí)信號(hào)延時(shí)時(shí)間為t，其中，0〈t〈0.5T，所述T為所述全頻時(shí)鐘信號(hào)的周期。
4.根據(jù)權(quán)利要求3所述的高速分頻器，其特征在于，所述t= 0.25T。
5.根據(jù)權(quán)利要求2所述的高速分頻器，其特征在于，第一延時(shí)器包括第一一延時(shí)器和第一二延時(shí)器，所述第一延時(shí)信號(hào)包括第延時(shí)信號(hào)和第一二延時(shí)信號(hào)，所述高速分頻器還包括: 信號(hào)轉(zhuǎn)換器，用于將接收的全頻時(shí)鐘信號(hào)轉(zhuǎn)換為第一差分信號(hào)和第二差分信號(hào)， 其中，所述第一一延時(shí)器和所述第一二延時(shí)器分別與所述信號(hào)轉(zhuǎn)換器相連接，所述第 延時(shí)器用于對(duì)所述第一差分信號(hào)進(jìn)行延時(shí)，得到所述第延時(shí)信號(hào)，所述第一二延時(shí)器用于對(duì)所述第二差分信號(hào)進(jìn)行延時(shí)，得到所述第一二延時(shí)信號(hào)。
6.根據(jù)權(quán)利要求1至5任意一項(xiàng)所述的高速分頻器，其特征在于，所述第一觸發(fā)器、所述第二觸發(fā)器、所述第三觸發(fā)器、所述第四觸發(fā)器和所述第五觸發(fā)器均為D觸發(fā)器。
7.根據(jù)權(quán)利要求6所述的高速分頻器，其特征在于， 所述第一觸發(fā)器的輸入端D與所述信號(hào)輸入端相連接，所述第一觸發(fā)器的輸入端D用于接收所述單相時(shí)鐘信號(hào)，所述第一觸發(fā)器的時(shí)鐘輸入端與所述第一一延時(shí)器的輸出端相連接，所述第一觸發(fā)器的時(shí)鐘輸入端用于接收所述第一一延時(shí)信號(hào)，所述第一觸發(fā)器的輸出端Q與所述第二觸發(fā)器的輸入端D相連接，所述第一觸發(fā)器的輸出端Q用于向所述第二觸發(fā)器的輸入端D輸出所述第一輸出信號(hào)；所述第二觸發(fā)器的時(shí)鐘輸入端與所述第一一延時(shí)器的輸出端相連接，所述第二觸發(fā)器的時(shí)鐘輸入端用于接收所述第一一延時(shí)信號(hào)，所述第二觸發(fā)器的輸出端Q輸出所述第二輸出信號(hào)； 所述第三觸發(fā)器的輸入端D與所述信號(hào)輸入端相連接，所述第三觸發(fā)器的輸入端D用于接收所述單相時(shí)鐘信號(hào)，所述第三觸發(fā)器的時(shí)鐘輸入端與所述第二延時(shí)器的輸出端相連接，所述第三觸發(fā)器的時(shí)鐘輸入端用于接收所述第二延時(shí)信號(hào)，所述第三觸發(fā)器的輸出端Q與所述第四觸發(fā)器的輸入端D相連接，所述第三觸發(fā)器的輸出端Q用于向所述第四觸發(fā)器的輸入端D輸出所述中間時(shí)鐘信號(hào)； 所述第四觸發(fā)器的時(shí)鐘輸入端與所述第一二延時(shí)器的輸出端相連接，所述第四觸發(fā)器的時(shí)鐘輸入端用于接收所述第一二延時(shí)信號(hào)，所述第四觸發(fā)器的輸出端Q輸出所述第三輸出信號(hào)；以及 所述第五觸發(fā)器的輸入端D與所述第四觸發(fā)器的輸出端Q相連接，所述第五觸發(fā)器的輸入端D用于接收所述第三輸出信號(hào),所述第五觸發(fā)器的時(shí)鐘輸入端與所述第一二延時(shí)器的輸出端相連接，所述第五觸發(fā)器的時(shí)鐘輸入端用于接收所述第一二延時(shí)信號(hào)，所述第五觸發(fā)器的輸出端Q輸出所述第四輸出信號(hào)。
8.根據(jù)權(quán)利要求7所述的高速分頻器，其特征在于，所述高速分頻器還包括: 第三延時(shí)器， 連接在所述信號(hào)輸入端與所述第一觸發(fā)器的輸入端D之間，用于對(duì)所述單相時(shí)鐘信號(hào)進(jìn)行延時(shí)；和/或 第四延時(shí)器，連接在所述第一觸發(fā)器的輸出端Q和所述第二觸發(fā)器的輸入端D之間，用于對(duì)所述第一輸出信號(hào)進(jìn)行延時(shí)；和/或 第五延時(shí)器，連接在所述信號(hào)輸入端與所述第三觸發(fā)器的輸入端D之間，用于對(duì)所述單相時(shí)鐘信號(hào)進(jìn)行延時(shí)；和/或 第六延時(shí)器，連接在所述第三觸發(fā)器的輸出端Q和所述第四觸發(fā)器的輸入端D之間，用于對(duì)所述中間時(shí)鐘信號(hào)進(jìn)行延時(shí)；和/或 第七延時(shí)器，連接在所述第四觸發(fā)器的輸出端Q和所述第五觸發(fā)器的輸入端D之間，用于對(duì)第三輸出信號(hào)進(jìn)行延時(shí)。
9.根據(jù)權(quán)利要求7所述的高速分頻器，其特征在于，所述高速分頻器還包括: 第六觸發(fā)器，所述第六觸發(fā)器的輸出端Q與所述第一觸發(fā)器的輸入端D和所述第三觸發(fā)器的輸入端D相連接，所述第六觸發(fā)器的時(shí)鐘輸入端與所述第一一延時(shí)器相連接；反相器，連接在所述第六觸發(fā)器的輸入端D和所述第六觸發(fā)器的輸出端Q之間。
【文檔編號(hào)】H03K23/00GK103986457SQ201410213849
【公開(kāi)日】2014年8月13日 申請(qǐng)日期:2014年5月20日 優(yōu)先權(quán)日:2014年5月20日
【發(fā)明者】鄭金鵬 申請(qǐng)人:硅谷數(shù)模半導(dǎo)體（北京）有限公司, 硅谷數(shù)模國(guó)際有限公司