用于高密度集成電路的電平轉(zhuǎn)換器的制造方法
【專利摘要】本發(fā)明公開了一種用于高密度集成電路的電平轉(zhuǎn)換器，用于在核心電壓范圍的電壓和較大的I/O電壓范圍的電壓之間進行轉(zhuǎn)換。電平轉(zhuǎn)換器具有作為在核心電壓范圍內(nèi)操作的核心器件的互連晶體管。電平轉(zhuǎn)換器連接至處于I/O電壓范圍的第一和第二電源接口。用作核心器件的電壓鉗位元件的閾值電壓大于或等于I/O電壓范圍和核心電壓范圍之間的壓差，并且被配置為防止晶體管受到超過核心電壓范圍的過壓。電平轉(zhuǎn)換器的輸入在核心電壓范圍內(nèi)。電平轉(zhuǎn)換器輸出信號的高電平為I/O電壓范圍的高電壓且低電平比核心電壓范圍的低電壓電平大接近一個閾值電壓。
【專利說明】用于高密度集成電路的電平轉(zhuǎn)換器
[0001]相關(guān)申請的交叉引用
[0002]本申請要求于2013年3月13日提交的根據(jù)美國法典第35篇第119條共同待批的美國臨時專利申請?zhí)柕?1/778，479的優(yōu)先權(quán)，其全部內(nèi)容結(jié)合于此作為參考。

【技術(shù)領(lǐng)域】
[0003]本發(fā)明總的來說涉及電路，更具體地，涉及諸如系統(tǒng)級芯片(“S0C”)和/或3D集成電路(“3D 1C”)的高密度集成電路所使用的電平轉(zhuǎn)換器(level shifter)。

【背景技術(shù)】
[0004]在各種高密度集成電路環(huán)境中，諸如模擬電路或射頻(“RF”)電路的一些部件沒有位于集成電路的主管芯(有時標示為SOC主管芯)上。通常，只有高速數(shù)字電路(諸如標準單元、SRAM、數(shù)字PIL和高速存儲器輸入/輸出(“I/O”))位于SOC主管芯上。核心器件是形成在這種管芯上的器件以提供高速數(shù)字電路，并且它們通常運行速度較快、使用較低的電壓、具有較高的集成度，但更易受到過壓的影響和損壞。
[0005]系統(tǒng)中的I/O的通常處理集成電路管芯和具有大容量的部件接口(諸如與印刷電路板跡線、電纜等相關(guān)聯(lián)的部件接口，與集成電路管芯內(nèi)發(fā)送信號相比，這些接口需要更大的驅(qū)動功率和電壓)之間的信號傳輸。I/o器件將主管芯的較快、較小的信號傳輸至這些其他較大容量的部件，并且通常在高壓下傳輸信號。
[0006]半導(dǎo)體標準組織JEDEC提供了至少兩個關(guān)于3D IC應(yīng)用的I/O規(guī)范，即Wide I/O和Wide 1/02，它們在文中統(tǒng)稱為Wide I/O。Wide I/O規(guī)范針對具有幾千個寬I/O通道的SDRAM (單片密度)器件的寬I/O應(yīng)用，其中在存儲器件和控制器件之間使用芯片-芯片直接連接方法。在Wide I/O中，用于數(shù)據(jù)輸入/輸出緩沖器的供電電壓規(guī)定為1.2V±5%。然而，典型主管芯上的核心器件工作在較低電壓下(例如0.9V)，并且如果工作在I/O電壓電平下則可能過載。
[0007]在各種環(huán)境中，需要提供滿足在SOC和3D IC應(yīng)用中的高密度集成電路的I/O需要的電平轉(zhuǎn)換器。


【發(fā)明內(nèi)容】

[0008]根據(jù)本發(fā)明的一個方面，提供了一種用于在核心電壓范圍內(nèi)的電壓和大于核心電壓范圍的I/O電壓范圍內(nèi)的電壓之間進行轉(zhuǎn)換的電平轉(zhuǎn)換器，電平轉(zhuǎn)換器包括:多個互連的晶體管，用作以核心電壓范圍內(nèi)的電壓進行操作的核心器件；輸入接口，用于向多個互連的晶體管施加具有核心電壓范圍內(nèi)的電壓的輸入信號；輸出接口，耦合至多個互連的晶體管；第一電源接口，用于將多個互連的晶體管連接至處于I/O電壓范圍的高電壓電平的第一電壓電源；第二電源接口，用于將多個互連的晶體管連接至處于核心電壓范圍的低電壓電平的第二電壓電源；以及電壓鉗位元件，用作核心器件并具有大于或等于I/O電壓范圍和核心電壓范圍之間的壓差的閾值電壓，連接電壓鉗位元件以防止多個互連的晶體管受到超過核心電壓范圍的過壓，電壓鉗位元件和多個互連的晶體管被配置為向輸出接口提供高輸出信號以及向輸出接口提供低輸出信號，其中，高輸出信號為I/o電壓范圍的高電壓電平，以及低輸出信號比核心電壓范圍的低電壓電平大接近一個閾值電壓。
[0009]優(yōu)選地，電壓鉗位元件是一對電壓鉗位元件中的一個，并且多個互連的晶體管包括:一對輸入晶體管，以級聯(lián)方式分別連接在第二電源接口和一對電壓鉗位元件之間，并且核心器件反相器連接在輸入接口和一個輸入晶體管之間；以及一對交叉耦合的晶體管，以級聯(lián)方式分別連接在電壓鉗位元件和第一電源接口之間。
[0010]優(yōu)選地，一對輸入晶體管是NMOS核心器件，而一對交叉耦合的晶體管是PMOS核心器件。
[0011]優(yōu)選地，多個互連的晶體管還包括將多個互連的晶體管中的其余晶體管與第一電源接口和第二電源接口中的一個連接的使能晶體管。
[0012]優(yōu)選地，使能晶體管是將多個互連的晶體管中的其余晶體管連接至第二電源接口的NMOS核心器件。
[0013]優(yōu)選地，電壓鉗位元件是二極管。
[0014]優(yōu)選地，電壓鉗位元件是柵極端和漏極端短接在一起的MOS核心器件。
[0015]優(yōu)選地，電平轉(zhuǎn)換器適合于寬I/O應(yīng)用。
[0016]根據(jù)本發(fā)明的另一方面，提供了一種具有集成電路娃管芯的系統(tǒng)，包括:非核心電路，位于集成電路硅管芯之外并且適于以I/O電壓范圍進行操作；核心電路，位于集成電路硅管芯上并且包括適于以核心電壓范圍進行操作的多個核心器件，核心電路包括用于將核心電路連接至非核心電路的多個電平轉(zhuǎn)換器，并使用適于以核心電壓范圍進行操作的核心器件來實現(xiàn)核心電路，核心電壓范圍小于I/O電壓范圍。多個電平轉(zhuǎn)換器中的至少一個電平轉(zhuǎn)換器包括:多個互連的晶體管，用作核心器件；輸入接口，用于向多個互連的晶體管提供具有核心電壓范圍內(nèi)的電壓的輸入信號；輸出接口，連接至多個互連的晶體管；第一電源接口，用于將多個互連的晶體管連接至處于I/O電壓范圍的高電壓電平的第一電壓電源；第二電源接口，用于將多個互連的晶體管連接至處于核心電壓范圍的低電壓電平的第二電壓電源；以及電壓鉗位元件，其閾值電壓大于或等于I/O電壓范圍和核心電壓范圍之間的壓差，連接電壓鉗位元件以防止多個互連的晶體管受到超過核心電壓范圍的過壓，電壓鉗位元件和多個互連的晶體管被配置為向輸出接口提供高輸出信號以及向輸出接口提供低輸出信號，其中，高輸出信號為I/O電壓范圍的高電壓電平，以及低輸出信號比核心電壓范圍的低電壓電平大接近一個閾值電壓。
[0017]優(yōu)選地，電壓鉗位元件是一對電壓鉗位元件中的一個，并且多個互連的晶體管包括:一對輸入晶體管，以級聯(lián)方式分別連接在第二電源接口和一對電壓鉗位元件之間，并且核心器件反相器連接在輸入接口和一個輸入晶體管之間；以及一對交叉耦合的晶體管，以級聯(lián)方式分別連接在電壓鉗位元件和第一電源接口之間。
[0018]優(yōu)選地，一對輸入晶體管是NMOS核心器件，而一對交叉耦合的晶體管是PMOS核心器件。
[0019]優(yōu)選地，多個互連的晶體管還包括將多個互連的晶體管中的其余晶體管與第一電源接口和第二電源接口中的一個連接的使能晶體管。
[0020]優(yōu)選地，使能晶體管是將多個互連的晶體管中的其余晶體管連接至第二電源接口的NMOS核心器件。
[0021]優(yōu)選地，電壓鉗位元件是二極管。
[0022]優(yōu)選地，電壓鉗位元件是柵極端和漏極端短接在一起的MOS核心器件。
[0023]優(yōu)選地，電平轉(zhuǎn)換器適于寬I/O應(yīng)用。
[0024]根據(jù)本發(fā)明的又一方面，提供了一種操作用于在核心電壓范圍內(nèi)的電壓和大于核心電壓范圍的I/O電壓范圍內(nèi)的電壓之間進行轉(zhuǎn)換的電平轉(zhuǎn)換器的方法，包括:提供電平轉(zhuǎn)換器，電壓轉(zhuǎn)換器包括用作適于以核心電壓范圍內(nèi)的電壓進行操作的核心器件的多個互連的晶體管、輸入接口、輸出接口、第一電源接口、第二電源接口和電壓鉗位元件，電壓鉗位元件的閾值電壓大于或等于I/o電壓范圍和核心電壓范圍之間的壓差，連接電壓鉗位元件以防止多個互連的晶體管受到超過核心電壓范圍的過壓；向第一電源接口提供I/o電壓范圍的高電壓電平；向第二電源接口提供核心電壓范圍的低電壓電平；向輸入接口施加輸入信號，其高電平為核心電壓范圍的高電壓電平，并且其低電平為核心電壓范圍的低電壓電平；從電平轉(zhuǎn)換器接收輸出信號，其高電平為I/o電壓范圍的高電壓電平，并且其低電平比核心電壓范圍的低電壓電平的大一個閾值電壓。
[0025]優(yōu)選地，該方法還包括:通過將輸入信號轉(zhuǎn)變至核心電壓范圍的高電壓電平來上拉輸出信號，使得電平轉(zhuǎn)換器的輸出信號轉(zhuǎn)變至I/o電壓范圍的高電壓電平的步驟。
[0026]優(yōu)選地，該方法還包括:通過將輸入信號轉(zhuǎn)變至核心電壓范圍的低電壓電平來下拉輸出信號，使得電平轉(zhuǎn)換器的輸出信號轉(zhuǎn)變至比核心電壓范圍的低電壓電平大大約一個閾值電壓的步驟。
[0027]優(yōu)選地，該方法還包括:通過向使能接口施加使能信號來使電平轉(zhuǎn)換器工作的步驟。

【專利附圖】

【附圖說明】
[0028]下文示出了附圖中的元件，它們用于說明的目的但無需按比例繪制。
[0029]圖1是使用核心器件MOSFET實現(xiàn)電平轉(zhuǎn)換器的示圖；
[0030]圖2是使用圖1所示的多個電平轉(zhuǎn)換器的系統(tǒng)的示圖；
[0031]圖3是示出操作圖1所示電平轉(zhuǎn)換器的流程圖；以及
[0032]圖4示出了圖1所示電平轉(zhuǎn)換器的工作波形的仿真。

【具體實施方式】
[0033]特定示例性實施例的描述旨在結(jié)合附圖來閱讀，附圖可被視為整個書面說明的一部分。除非另有明確描述，否則關(guān)于接合、連接等的術(shù)語和描述(諸如“連接的”和“互連的”)是指結(jié)構(gòu)直接或通過插入結(jié)構(gòu)間接地固定或接合至另一結(jié)構(gòu)的關(guān)系，以及兩者都是可移動或剛性的接合或關(guān)系。同樣地，除非另有明確描述，否則關(guān)于電耦合等的術(shù)語和描述(諸如“耦合的” “連接的”和“互連的”)是指結(jié)構(gòu)直接或通過插入結(jié)構(gòu)間接地與另一結(jié)構(gòu)通信的關(guān)系。類似地，除非另有明確描述，否則關(guān)于電路中的接點的術(shù)語和描述(諸如“焊盤”、“軌”或“終端”)應(yīng)被理解為包括所有形式的電連接，但不限于物理上可識別的焊盤、軌或終端。
[0034]在各個實施例中，核心器件可作為指定具體大小和晶體管密度的制造工藝(foundry process)的一部分來實現(xiàn)。例如，存在適合于諸如網(wǎng)絡(luò)、平板電腦和移動用戶產(chǎn)品的應(yīng)用的高密度集成電路的制造方法。
[0035]這種制造工藝具有不同于典型I/O電壓(Vddq)的核心電壓(Vdd)。例如，在一些實施例中，核心電壓可約為0.85V、0.9V、1.0V、1.05V等，而典型I/O電壓則更高。例如，在一些實施例中，I/O電壓是1.8V I/O并且包括欠驅(qū)動和過驅(qū)動變化(under and over drivevariat1n)，例如 1.8V UDl.2V、1.8V UDl.5V。在其他實施例中，I/O 電壓是 2.5V I/O 并且包括欠驅(qū)動和過驅(qū)動變化，諸如2.5V UDl.8V、2.5V 0D3.3V。在又一些實施例中，I/O電壓是由JEDEC規(guī)定的適于Wide I/O或Wide 1/02的1.2V±5%。本發(fā)明中所提及的核心電壓和I/O電壓實際上是示例性的，而且可以想到在本發(fā)明的范圍內(nèi)使用其他電壓。
[0036]在一些實施例中，使用在高電壓電平Vdd為0.9V土 10%且低電壓電平Vss為地電位OV規(guī)定的核心電壓范圍內(nèi)進行操作的工藝來實現(xiàn)所公開的電平轉(zhuǎn)換器且對其仿真。
[0037]圖1是根據(jù)一些實施例的使用核心器件MOSFET實現(xiàn)的電平轉(zhuǎn)換器100的示圖。在本實例中，電平轉(zhuǎn)換器100被設(shè)計為以0.9V土 10%的核心電壓Vdd和地電位OV的Vss進行操作的核心器件。電平轉(zhuǎn)換器100通過第一電源接口接收來自通過1.2V±5%的電源的第一電壓源Vddq軌101的電力。電平轉(zhuǎn)換器100通過第二電源接口連接至處于地電位OV的第二電壓源Vss軌102。在其他各個實施例中，Vss和/或Vssq可以為實際的地電位0V、公共參考電壓或不同的參考電壓。
[0038]以下進一步討論的圖3和圖4示出了電壓信號Vin33、Ven44、Vout55、Voutb99和Vnd77的實例。參照圖1、圖3和圖4，電平轉(zhuǎn)換器100具有:輸入接口 103，用于接收電壓輸入信號Vin33 (見圖3、4);使能接口 104，用于接收使能信號Ven44 (見圖3、圖4);以及輸出接口 105，用于提供電壓輸出信號Vout55 (見圖3、圖4)。電平轉(zhuǎn)換器100具有連接節(jié)點106、107、108和109。標示為Vnd77 (見圖4)的電壓電平信號是連接節(jié)點107處的電壓。標示為Voutb99 (見圖4)的電壓電平信號是連接節(jié)點109處的電壓。輸出接口 105用作提供I/O電壓范圍內(nèi)的輸出電壓Vout55 (見圖3、圖4)的輸出接口。基于本說明書和附圖，本領(lǐng)域技術(shù)人員應(yīng)該理解，標有“b”的部件和電壓電平與相應(yīng)的部件或電壓電平是對稱和互補的。
[0039]如圖1所示，電平轉(zhuǎn)換器具有在Vddq軌101和Vss軌102之間連接的多個MOS核心器件。在本實例中，I/o電壓被限定具有1.2V±5%的高壓和地電位的低壓。1.2V±5%的I/o電壓大于之前討論的核心電壓范圍，并且如果將滿1.2V±5%施加于核心器件晶體管中的一個晶體管兩端，則晶體管將過載，降低了可靠性，并且可能造成操作失敗和永久損壞。
[0040]在所示實施例中，具有三個NMOS核心器件110、120和130以及四個PMOS核心器件140、150、160和170。MOS核心器件連接如下。
[0041]NMOS核心器件110 (也標示為MNDB)的柵極端連接至輸入接口 103和反相器180的輸入端，其漏極端連接至節(jié)點108處的PMOS核心器件150的漏極和柵極，以及其源極端連接至節(jié)點106處的NMOS核心器件120的漏極端。反相器180被用作核心器件。
[0042]NMOS核心器件120 (也標示為MNS)的柵極端連接至使能接口 104，其漏極端連接至節(jié)點106處的NMOS核心器件110、130的源極端，以及其源極端連接至Vss軌102。
[0043]NMOS核心器件130 (也標示為MND)的柵極端連接至反相器180的輸出端，其源極端連接至節(jié)點106，以及其漏極端連接至節(jié)點107處的PMOS核心器件140的柵極和漏極端。
[0044]PMOS核心器件140 (也標示為MPI)的柵極端短接至其漏極端，它們均連接至節(jié)點107處的NM0S130的漏極端，其源極端連接至具有輸出接口 105的節(jié)點處的PMOS核心器件160的漏極端和PMOS核心器件170的柵極。
[0045]PMOS核心器件150 (也標示為MPIB)的柵極端短接至其漏極端，它們均連接至節(jié)點108處的NMOS核心器件110的漏極端，其源極端連接至節(jié)點109處的PMOS核心器件170的漏極端和PMOS核心器件160的柵極端。
[0046]PMOS核心器件160 (也標示為MPU)的柵極端連接至節(jié)點109處的PMOS核心器件170的漏極端和PMOS核心器件150的源極端，其漏極端連接至具有輸出接口 105的節(jié)點處的PMOS核心器件170的柵極端和PMOS核心器件140的源極端，以及其源極端連接至Vddq軌 101。
[0047]PMOS核心器件170 (也標示為MPUB)的柵極端連接至具有輸出接口 105的節(jié)點處的PMOS核心器件160的漏極端和PMOS核心器件140的源極端，其漏極端連接至節(jié)點109處的PMOS核心器件160的柵極端和PMOS核心器件150的源極端，以及其源極端連接至Vddq軌 101。
[0048]僅使用核心器件來實現(xiàn)電平轉(zhuǎn)換器100，從而將核心電壓范圍內(nèi)的電平Vin33轉(zhuǎn)換為I/O電壓范圍(高電平為Vddq且低電平為大于Vss的預(yù)定閾值電壓電平(“Vth”))內(nèi)的對應(yīng)電平Vout55。
[0049]電平轉(zhuǎn)換器100具有兩個交叉耦合的MOS核心器件，表示為交叉耦合的PMOS核心器件160、170，它們的源極端連接至Vddq軌101。
[0050]電平轉(zhuǎn)換器100具有兩個電壓鉗位MOS器件，表示為兩個PMOS核心器件140、150，它們的柵極端和漏極端短接，使得它們用作二極管并根據(jù)所選PMOS核心器件140、150預(yù)定的閾值電壓(“Vth”)特性來提供相應(yīng)的電壓鉗位功能。有利地，選擇Vth以大于I/O電壓范圍的高電平和核心電壓范圍的高電平之間的電壓差。SVT器件的典型Vth值為0.4V至
0.5V。在本實施例中，Vth大于1.2V+5% (即，1.26V)減去最低期望值Vdd (即，0.9V_10%或0.81V)。給出Vddq和Vdd的公差，選擇PMOS核心器件140、150使得Vth特性值至少為
0.45V。在本實例中，Vth為0.5V。這些PMOS核心器件的源極端級聯(lián)至交叉耦合的MOS核心器件的漏極端。
[0051]電平轉(zhuǎn)換器100具有兩個輸入MOS核心器件，表示為NMOS核心器件130、110，它們的柵極連接至用于接收Vin33的輸入接口 103，但是在向NMOS核心器件130的柵極供給Vin33之前先用反相器180使Vin33的極性反相。兩個輸入MOS核心器件的漏極端級聯(lián)至電壓鉗位MOS核心器件的漏極端。
[0052]電平轉(zhuǎn)換器100還具有一個使能MOS核心器件，表示為NMOS核心器件120，其柵極連接至用于接收Ven44的使能接口 104。NMOS核心器件120的源極連接至Nss并且其漏極連接至輸入MOS核心器件，這樣對漏電流形成了限制。
[0053]在工作過程中，電平轉(zhuǎn)換器100將Vin33 (核心工作電壓)轉(zhuǎn)換為Vout55 (高電平為Vddq和低電平為大于Vss的Vth之間的I/O電壓)。Ven44被設(shè)為高電平使得NMOS核心器件120導(dǎo)通，由于連接至Vss軌102，所以Vns66約為0V。在使能狀態(tài)中，電平轉(zhuǎn)換器100被描述用于下拉Vout55，這通過將Vin33轉(zhuǎn)變?yōu)榈碗娖介_始，即將Vin33從高電平Vdd轉(zhuǎn)變至低電平0V。對于上拉動作，電路工作在對稱和互補模式下，這通過對下拉動作的描述來理解。
[0054]當Vin33轉(zhuǎn)變?yōu)榈碗娖綍r，NMOS核心器件110截止，并且反相器180的輸出將高電壓(Vdd)施加至NMOS核心器件130的柵極，將其導(dǎo)通并由于連接至Vss軌102而將Vnd77驅(qū)動至接近0V。初始時，Vout55為1.2V，并且PMOS核心器件140兩端的壓差約為該電壓值。隨著Vnd77降至接近0V，PMOS核心器件140將導(dǎo)通，并開始將Vout55朝Vnd77下拉。然而，因為其作為二極管連接，所以一旦其源極電壓(Vout55)和其漏極電壓(Vnd77)之間的壓差小于或等于其Vth，則PMOS核心器件140將截止。如此，一旦Vout55被下拉至Vth加上Vnd77時，PMOS核心器件140將截止，并且Vout55將被限制為Vth加上Vnd77的電壓。因為Vnd77為OV或接近0V，所以Vout被限制為Vth。該狀態(tài)下的PMOS核心器件160兩端的壓差為Vddq (1.2V±5%)減去Vth。例如，在Vddq為1.2V且Vth為0.4V時，PMOS核心器件160將承受的電壓約為0.8Vds，這不處于過壓狀態(tài)。
[0055]圖2是具有集成電路硅管芯2001和不處于集成電路硅管芯2001上的的非核心電路2003的電子系統(tǒng)2000的示圖。在一些實施例中，使用芯片-芯片直接附接的方法來連接電路。電子系統(tǒng)2000具有設(shè)置在集成電路硅管芯2001上的核心電路2002，并且包括參照圖1所述以核心電壓Vdd和Vss進行操作的多個核心器件。
[0056]核心器件包括多個電平轉(zhuǎn)換器2200、2300、2400。如參照圖1討論的電平轉(zhuǎn)換器100，電平轉(zhuǎn)換器2200具有輸入電壓接口 2203、使能接口 2204、輸出電壓接口 2205，并且連接至Vddq軌2201和Vss軌2202。應(yīng)該理解，在輸出接口 2205處不需要物理焊盤，而是可通過跡線和其他常規(guī)的連接方法來進行連接。電平轉(zhuǎn)換器2300和2400具有使用類似參考標號表示的類似連接。每個電平轉(zhuǎn)換器中的內(nèi)部部件都參照圖1所示并描述。圖2示出的三個電平轉(zhuǎn)換器僅用于說明。事實上，系統(tǒng)2000具有大量的電平轉(zhuǎn)換器的陣列，針對具體用途而未示出。電平轉(zhuǎn)換器將核心電路2002耦合至非核心電路2003。有利地，如2013年2月27日提交的美國專利申請序列號為13/778，380所公開的(其全部內(nèi)容結(jié)合于此作為參考)，每個電平轉(zhuǎn)換器的輸出均可應(yīng)用于后核心器件驅(qū)動器(core devices only postdriver)中的一個或多個輸入接口。在這樣一些實施例(未不出)中，后核心器件驅(qū)動器設(shè)置在集成電路硅管芯2001上，并且可以是核心電路2002的一部分，它們位于電平轉(zhuǎn)換器2200、2300和2400和非核心電路2003之間。
[0057]圖3是示出圖1所示電平轉(zhuǎn)換器100的操作的流程圖。在步驟3100中，參照圖1所示和描述來提供電平轉(zhuǎn)換器100。在步驟3125中，向Vddq軌101施加高電壓1.2V±5%。在步驟3150中，向軌102施加低參考電壓。
[0058]在步驟3175中，施加于使能接口 104的使能信號Ven44被設(shè)置為高電平，其為Vdd。當Ven44被設(shè)置為低電平時，NMOS核心器件處于截止區(qū)，電平轉(zhuǎn)換器100停止工作。
[0059]在步驟3200中，向第一接口 103施加輸入電壓信號Vin33，電壓信號具有高電平Vdd和低電平Vss。在操作中，電平轉(zhuǎn)換器100輸出對應(yīng)的高電平Vdd和大于Vss的低電平Vth 的 Vout55。
[0060]圖4示出了電平轉(zhuǎn)換器100的操作的仿真波形。波形被示出為具有作為時間(以納秒為單位)函數(shù)的振幅(以伏或毫伏為單位(如圖所示))。圖4示出了在Ven44設(shè)置為高電平時電平轉(zhuǎn)換器100的仿真操作，并且在典型工藝角(采用TT角)、lXVdd和25°C條件下進行仿真。圖4中的曲線4100示出了 Vin33的輸入波形。曲線4200示出了由曲線4100所示的輸入波形得到的Vout55和Voutb波形。曲線4300示出了 Vout55波形與節(jié)點107處的電壓鉗位波形Vnd77的比較。曲線4300確定Vout55和Vnd77之間的壓差被限制為PMOS核心器件140的閾值電壓，表明對電路動作的描述是正確的，并且即使MOS核心器件工作在OV軌和Vddq軌之間也沒有MOS核心器件處于過壓狀態(tài)。
[0061]在沒有電壓鉗位元件140、150的情況下，Vout可低至0V，使PMOS核心器件160承受Vds為Vddq (1.2V±5%)的過壓。同樣地，當Vout是Vddq時，將使NM0S130承受Vds為滿值Vddq的過壓?；パa狀態(tài)下的互補MOS器件170、110將類似處于過壓狀態(tài)。電壓鉗位元件140、150有利地防止核心器件出現(xiàn)過壓。如曲線4300所示，電平轉(zhuǎn)換器100的仿真波形確定Vout的范圍在Vddq至Vth之間。這樣，圖4所示的仿真表明電平轉(zhuǎn)換器100在操作期間沒有使MOS核心器件受到過壓，即使電平轉(zhuǎn)換器使用超過核心器件的工作電壓范圍的I/O電壓。
[0062] 申請人:還計算了每個節(jié)點處的電壓和電平轉(zhuǎn)換器100的工作時間以確定仿真電平轉(zhuǎn)換器沒有使任意一個MOS核心器件受到過壓并在各個工藝角期間保都持足夠地可靠性。經(jīng)計算的工藝角包括:(a)標準角(定義為TT (typical typical)),工作在I XVdd和25°C ;(b)最差情況下的低溫角(定義為SS (810?810?))，工作在0.9父￥(1(1和-401:;以及(c)最大泄露角(定義為FF (fast fast))，工作在1.1 X Vdd和125。。。
[0063]在可選實施例中，可采用具有任何閾值電壓的MOS核心器件，根據(jù)本說明書適用其余部件。類似地，所公開的實施例可適于任何工藝核心器件的最大工作電壓，選用閾值電壓使得最大工作電壓加上閾值電壓大于I/O電壓范圍。在可選實施例中，電壓鉗位元件可被提供類似電壓鉗位Vth的諸如二極管或其他壓縮電路的部件替代。在一些實施例中，MOS核心器件以標準閾值電壓晶體管(SVT)實現(xiàn)。根據(jù)設(shè)計目的，通常為漏電流和速度，其他可選實施例使用MOS核心器件，其可使用低閾值電壓晶體管(LVT)、高閾值電壓晶體管(HVT)、其他可用閾值電平和它們的組合來實現(xiàn)。本領(lǐng)域技術(shù)人員應(yīng)該理解，可使用除MOSFET之外的其他晶體管技術(shù)實施其他實施例。類似地，可使用互補電壓和組件來實現(xiàn)圖1所示的互補電路。文中所述Vss軌連接至電位為OV的接地端。術(shù)語“接地端”用于包括公共參考電壓節(jié)點，但不需要連接至真正的接地端。在可選實施例中，Vss和Vssq連接至公共電壓域?？蛇x地,在一些實施例中Vssq可與Vss互換。在可選實施例中，I/O電壓范圍和/或核心電壓范圍的低電壓電平可為包括負電壓的一些其他參考電壓電平。在可選實施例中，電平轉(zhuǎn)換器100將處于I/O電壓范圍的輸入信號向下轉(zhuǎn)換為核心操作電壓,并且將處于核心電壓的信號輸出以供其他核心器件使用。本領(lǐng)域技術(shù)人員應(yīng)該理解，可改變設(shè)計以滿足給定I/o問題中的具體速度、驅(qū)動和可靠性要求，以及規(guī)格或設(shè)計參數(shù)。
[0064]與可選技術(shù)相比，各個實施例使得SOC或3D IC管芯使用的I/O器件具有減小的下線(tapeout)掩模成本、制造周期和要求的電路面積。例如，使用核心器件而不是傳統(tǒng)I/O器件中位于管芯之外的較大部件來實現(xiàn)電平驅(qū)動器節(jié)省了制造周期。取得的技術(shù)效果以每個I/O通道為單位來量化，并且乘以給定系統(tǒng)中所使用電平轉(zhuǎn)換器的個數(shù)而得到總量。某些實施例可減少4至5倍的下線掩模成本。各個實施例允許核心器件電平轉(zhuǎn)換器用于SOC或3D IC管芯而不需要在每個I/O單元中提供額外的中間偏置電壓，這樣會減小所需面積并且兼顧了功率和穩(wěn)定性方面的考慮。因為核心器件通常比管芯外的I/O器件具有更好的縮小因數(shù)，所以在工藝遷移期間同樣增大了移植優(yōu)勢。
[0065]某些實施例的有利之處在于不需要附加的靜電放電(“ESD”)保護器件。例如，如果需要新的額外中間偏置電壓來實施核心器件電平轉(zhuǎn)換器，則附加ESD保護器件需要互連在中間偏置電壓和每一個存在的電壓軌Vdd、Vss、Vddq和Vssq之間，這將因此使ESD網(wǎng)絡(luò)變?nèi)酢?br> [0066]在某些方面和實施例中，公開了一種電平轉(zhuǎn)換器、使用電平轉(zhuǎn)換器的系統(tǒng)和電平轉(zhuǎn)換器的操作方法。在第一方面中，公開了一種電平轉(zhuǎn)換器，用于在核心電壓范圍內(nèi)的電壓和比核心電壓范圍大的I/O電壓范圍內(nèi)的電壓之間進行轉(zhuǎn)換。該電平轉(zhuǎn)換器具有多個互連的、作為核心器件使用的晶體管，它們適于以核心電壓范圍內(nèi)的電壓進行操作。電平轉(zhuǎn)換器的輸入接口用于向多個互連的晶體管提供具有核心電壓范圍內(nèi)的電壓的輸入信號。輸出接口連接至多個互連的晶體管。第一電源接口用于將多個互連的晶體管連接至處于I/o電壓范圍的高電壓電平的第一電源電壓，并且第二電源接口用于將多個互連的晶體管連接至作為核心電壓范圍的低電壓電平的第二電源電壓。電平轉(zhuǎn)換器具有的電壓鉗位元件的閾值電壓大于或等于I/o電壓范圍和核心電壓范圍之間的壓差。連接電壓鉗位元件以防止多個互連的晶體管受到核心電壓范圍外的過壓。電壓鉗位元件和多個互連的晶體管被配置為向輸出接口提供高輸出信號(I/o電壓范圍中的高電壓電平)或向輸出接口提供低輸出信號(t匕核心電壓范圍中的低電壓電平大大約一個閾值電壓)。
[0067]在第二方面中，一種系統(tǒng)具有至少一個集成電路娃管芯。該系統(tǒng)具有位于集成電路硅管芯之外的非核心電路和位于集成電路硅管芯上的核心電路。核心電路包括適于以核心電壓范圍操作多個核心器件，包括用于將核心電路連接至非核心電路的多個電平轉(zhuǎn)換器。使用適于以核心電壓范圍操作的核心器件來實現(xiàn)電平轉(zhuǎn)換器，其中至少一個電平轉(zhuǎn)換器按照第一方面所述來實現(xiàn)。
[0068]在第三方面中，公開了一種適于在核心電壓范圍內(nèi)的電壓和比核心電壓范圍大的I/o電壓范圍內(nèi)的電壓之間進行轉(zhuǎn)換的電平轉(zhuǎn)換器的操作方法。該方法包括提供具有多個互連的晶體管的電平轉(zhuǎn)換器，多個互連的晶體管作為適于以核心電壓范圍內(nèi)的電壓進行操作的核心器件。所提供的電平轉(zhuǎn)換器還具有輸入接口、輸出接口、第一電源接口、第二電源接口和電壓鉗位元件。電壓鉗位元件的閾值電壓大于或等于I/O電壓范圍和核心電壓范圍之間的壓差。連接電壓鉗位元件以防止多個互連的晶體管受到核心電壓范圍外的過壓。該方法還包括向第一電源接口提供I/o電壓范圍中的高電壓和向第二電源接口提供I/O電壓范圍中的低電壓。該方法包括向第一輸入接口施加輸入信號，其高電平為核心電壓范圍的高電壓電平且低電平為核心電壓范圍的低電壓電平。從電平轉(zhuǎn)換器接收的輸出信號的高電平為I/o電壓范圍的高電壓電平且低電平為大于核心電壓范圍的低電壓電平的一個閾值電壓。
[0069]在一些實施例中，電壓鉗位元件是一對電壓鉗位元件中的一個，并且多個互連的晶體管包括一對輸入晶體管和一對交叉耦合的晶體管。一對輸入晶體管分別以級聯(lián)方式連接在第二電源接口和一對電壓鉗位元件之間，并且核心器件反相器連接在電平轉(zhuǎn)換器的輸入接口和一個輸入晶體管之間。一對交叉耦合的晶體管分別以級聯(lián)方式連接在電壓鉗位元件和第一電源接口之間。在一些實施例中，一對輸入晶體管是NMOS核心器件，而一對交叉耦合的晶體管是PMOS核心器件。
[0070]在一些實施例中，多個互連的晶體管包括使多個互連的晶體管中的剩余晶體管與第一和第二電源接口中的一個連接的使能晶體管。在一些實施例中，使能晶體管是將多個互連的晶體管中的剩余晶體管連接至第二電源接口的NMOS核心器件。在一些實施例中，電壓鉗位元件是二極管。在一些實施例中，電壓鉗位元件是其柵極端和漏極端短接在一起的MOS核心器件。在某些實施例中，電平轉(zhuǎn)換器適于寬I/O應(yīng)用。
[0071 ] 在一些實施例中，通過將輸入信號轉(zhuǎn)變至核心電壓范圍的高電壓而上拉電平轉(zhuǎn)換器的輸出信號，使得電平轉(zhuǎn)換器的輸出信號轉(zhuǎn)變至I/O電壓范圍的高電壓。在某些實施例中，通過將輸入信號轉(zhuǎn)變至核心電壓范圍的低電壓而下拉電平轉(zhuǎn)換器的輸出信號，使得電平轉(zhuǎn)換器的輸出信號轉(zhuǎn)變?yōu)楸群诵碾妷悍秶牡碗妷捍蠼咏粋€閾值電壓。在一些實施例中，通過將使能信號施加至其使能接口而使電平轉(zhuǎn)換器工作。
[0072] 雖然根據(jù)示例性實施例描述了發(fā)明主題，但其不局限于此。相反，所附權(quán)利要求應(yīng)被更廣泛地解釋以包括本領(lǐng)域技術(shù)人員能夠進行的其他變型和實施例。
【權(quán)利要求】
1.一種用于在核心電壓范圍內(nèi)的電壓和大于所述核心電壓范圍的I/o電壓范圍內(nèi)的電壓之間進行轉(zhuǎn)換的電平轉(zhuǎn)換器，所述電平轉(zhuǎn)換器包括: 多個互連的晶體管，用作以所述核心電壓范圍內(nèi)的電壓進行操作的核心器件； 輸入接口，用于向所述多個互連的晶體管施加具有所述核心電壓范圍內(nèi)的電壓的輸入信號； 輸出接口，耦合至所述多個互連的晶體管； 第一電源接口，用于將所述多個互連的晶體管連接至處于所述I/o電壓范圍的高電壓電平的第一電壓電源； 第二電源接口，用于將所述多個互連的晶體管連接至處于所述核心電壓范圍的低電壓電平的第二電壓電源；以及 電壓鉗位元件，用作核心器件并具有大于或等于所述I/o電壓范圍和所述核心電壓范圍之間的壓差的閾值電壓，連接所述電壓鉗位元件以防止所述多個互連的晶體管受到超過所述核心電壓范圍的過壓，所述電壓鉗位元件和所述多個互連的晶體管被配置為向所述輸出接口提供高輸出信號以及向所述輸出接口提供低輸出信號，其中，所述高輸出信號為所述I/O電壓范圍的高電壓電平，以及所述低輸出信號比所述核心電壓范圍的低電壓電平大接近一個閾值電壓。
2.根據(jù)權(quán)利要求1所述的電平轉(zhuǎn)換器，其中，所述電壓鉗位元件是一對電壓鉗位元件中的一個，并且所述多個互連的晶體管包括: 一對輸入晶體管，以級聯(lián)方式分別連接在所述第二電源接口和所述一對電壓鉗位元件之間，并且核心器件反相器連接在所述輸入接口和一個輸入晶體管之間；以及 一對交叉耦合的晶體管，以級聯(lián)方式分別連接在所述電壓鉗位元件和所述第一電源接口之間。
3.根據(jù)權(quán)利要求1所述的電平轉(zhuǎn)換器，其中，所述多個互連的晶體管還包括將所述多個互連的晶體管中的其余晶體管與所述第一電源接口和所述第二電源接口中的一個連接的使能晶體管。
4.一種具有集成電路娃管芯的系統(tǒng)，所述系統(tǒng)包括: 非核心電路，位于所述集成電路硅管芯之外并且適于以I/O電壓范圍進行操作； 核心電路，位于所述集成電路硅管芯上并且包括適于以核心電壓范圍進行操作的多個核心器件，所述核心電路包括用于將所述核心電路連接至所述非核心電路的多個電平轉(zhuǎn)換器，并使用適于以所述核心電壓范圍進行操作的所述核心器件來實現(xiàn)所述核心電路，所述核心電壓范圍小于所述I/O電壓范圍，所述多個電平轉(zhuǎn)換器中的至少一個電平轉(zhuǎn)換器包括: 多個互連的晶體管，用作核心器件； 輸入接口，用于向所述多個互連的晶體管提供具有所述核心電壓范圍內(nèi)的電壓的輸入信號; 輸出接口，連接至所述多個互連的晶體管； 第一電源接口，用于將所述多個互連的晶體管連接至處于所述I/o電壓范圍的高電壓電平的第一電壓電源； 第二電源接口，用于將所述多個互連的晶體管連接至處于所述核心電壓范圍的低電壓電平的第二電壓電源；以及 電壓鉗位元件，其閾值電壓大于或等于所述I/o電壓范圍和所述核心電壓范圍之間的壓差，連接所述電壓鉗位元件以防止所述多個互連的晶體管受到超過所述核心電壓范圍的過壓，所述電壓鉗位元件和所述多個互連的晶體管被配置為向所述輸出接口提供高輸出信號以及向所述輸出接口提供低輸出信號，其中，所述高輸出信號為所述I/o電壓范圍的高電壓電平，以及所述低輸出信號比所述核心電壓范圍的低電壓電平大接近一個閾值電壓。
5.根據(jù)權(quán)利要求4所述的系統(tǒng)，所述電壓鉗位元件是一對電壓鉗位元件中的一個，并且所述多個互連的晶體管包括: 一對輸入晶體管，以級聯(lián)方式分別連接在所述第二電源接口和所述一對電壓鉗位元件之間，并且核心器件反相器連接在所述輸入接口和一個輸入晶體管之間；以及 一對交叉耦合的晶體管，以級聯(lián)方式分別連接在所述電壓鉗位元件和所述第一電源接口之間。
6.根據(jù)權(quán)利要求4所述的系統(tǒng)，其中，所述多個互連的晶體管還包括將所述多個互連的晶體管中的其余晶體管與所述第一電源接口和所述第二電源接口中的一個連接的使能 晶體管。
7.根據(jù)權(quán)利要求6所述的系統(tǒng)，其中，所述使能晶體管是將所述多個互連的晶體管中的其余晶體管連接至所述第二電源接口的NMOS核心器件。
8.—種操作用于在核心電壓范圍內(nèi)的電壓和大于所述核心電壓范圍的I/O電壓范圍內(nèi)的電壓之間進行轉(zhuǎn)換的電平轉(zhuǎn)換器的方法，所述方法包括: 提供所述電平轉(zhuǎn)換器，所述電壓轉(zhuǎn)換器包括用作適于以所述核心電壓范圍內(nèi)的電壓進行操作的核心器件的多個互連的晶體管、輸入接口、輸出接口、第一電源接口、第二電源接口和電壓鉗位元件，所述電壓鉗位元件的閾值電壓大于或等于所述I/O電壓范圍和所述核心電壓范圍之間的壓差，連接所述電壓鉗位元件以防止所述多個互連的晶體管受到超過所述核心電壓范圍的過壓； 向所述第一電源接口提供所述I/O電壓范圍的高電壓電平； 向所述第二電源接口提供所述核心電壓范圍的低電壓電平； 向所述輸入接口施加輸入信號，其高電平為所述核心電壓范圍的高電壓電平，并且其低電平為所述核心電壓范圍的低電壓電平； 從所述電平轉(zhuǎn)換器接收輸出信號，其高電平為所述I/O電壓范圍的高電壓電平，并且其低電平比所述核心電壓范圍的低電壓電平的大一個所述閾值電壓。
9.根據(jù)權(quán)利要求8所述的方法，還包括:通過將所述輸入信號轉(zhuǎn)變至所述核心電壓范圍的高電壓電平來上拉所述輸出信號，使得所述電平轉(zhuǎn)換器的所述輸出信號轉(zhuǎn)變至所述I/O電壓范圍的高電壓電平的步驟。
10.根據(jù)權(quán)利要求8所述的方法，還包括:通過將所述輸入信號轉(zhuǎn)變至所述核心電壓范圍的低電壓電平來下拉所述輸出信號，使得所述電平轉(zhuǎn)換器的所述輸出信號轉(zhuǎn)變至比所述核心電壓范圍的低電壓電平大大約一個所述閾值電壓的步驟。
【文檔編號】H03K19/0175GK104052454SQ201410084380
【公開日】2014年9月17日 申請日期:2014年3月7日 優(yōu)先權(quán)日:2013年3月13日
【發(fā)明者】黃天建, 沈瑞濱 申請人:臺灣積體電路制造股份有限公司