Sar adc電路及電子設備的制作方法
【專利摘要】本實用新型公開一種SAR?ADC電路及電子設備，該SAR?ADC電路包括DAC模塊、比較器及輸入電源，還包括：第一共模模塊，與比較器的正端及輸入電源連接，用于對輸入電源進行調(diào)整后輸出第一共模電壓至比較器；第二共模模塊，與比較器的負端及輸入電源連接，用于對輸入電源進行調(diào)整后輸出第二共模電壓至比較器；以及，失調(diào)校正模塊，用于控制第一共模模塊調(diào)節(jié)第一共模電壓的大小或控制第二共模模塊調(diào)節(jié)第二共模電壓的大小，以校正SAR?ADC電路的失調(diào)。本實用新型由于只需通過調(diào)節(jié)電阻的大小即可對第一共模電壓或第二共模電壓進行調(diào)節(jié)，結(jié)構(gòu)十分簡單，且能有效的校正SARADC電路的失調(diào)，十分實用。
【專利說明】SAR ADC電路及電子設備
【技術(shù)領域】
[0001]本實用新型涉及模擬數(shù)字轉(zhuǎn)換【技術(shù)領域】，尤其涉及一種SAR ADC電路及電子設備?！颈尘凹夹g(shù)】
[0002]近年來，隨著數(shù)字信號處理技術(shù)的快速發(fā)展，濾波、變頻、調(diào)制/解調(diào)等信息處理任務均已進入數(shù)字領域。為了使用強大的數(shù)字信號處理技術(shù)來對真實世界中的模擬信號進行處理，用于在模擬信號和數(shù)字信號之間起橋梁作用的模數(shù)轉(zhuǎn)換器在電視、移動裝置和其他消費電子產(chǎn)品中，均得到了極為廣泛的應用。
[0003]連續(xù)接近式寄存器型模數(shù)轉(zhuǎn)換器(SuccessiveApproximation Register Analogto Digital Converter,簡稱SAR ADC)是中等至高等分辨率應用的常用模數(shù)轉(zhuǎn)換結(jié)構(gòu)，其使用一系列階段將模擬電壓轉(zhuǎn)換成數(shù)字比特，其中每個階段將一個模擬電壓和一個參考電壓進行比較，以產(chǎn)生一個數(shù)字比特。然而，如SAR ADC中比較器本身的失調(diào)、SAR ADC芯片內(nèi)部的地與PCB版級的地不平衡以及電容的不匹配、開關的非理性因素等多種情況均會造成SAR ADC的失調(diào)，從而導致一定范圍內(nèi)的被測試信號無法被ADC進行有效的測量，因此，需要一種技術(shù)方案來解決SAR ADC失調(diào)的問題。
實用新型內(nèi)容
[0004]本實用新型的主要目的在于提供一種結(jié)構(gòu)簡單且能有效的校正失調(diào)的SAR ADC電路及電子設備。
[0005]為了達到上述目的，本實用新型提出一種SAR ADC電路，包括包括DAC模塊、比較器及輸入電源，還包括:第一共模模塊，與所述比較器的正端及所述輸入電源連接，用于對所述輸入電源進行調(diào)整后輸出第一共模電壓至所述比較器；
[0006]第二共模模塊，與所述比較器的負端及所述輸入電源連接，用于對所述輸入電源進行調(diào)整后輸出第二共模電壓至所述比較器；
[0007]以及，
[0008]失調(diào)校正模塊，用于控制所述第一共模模塊調(diào)節(jié)第一共模電壓的大小或控制所述第二共模模塊調(diào)節(jié)第二共模電壓的大小，以校正SAR ADC電路的失調(diào)。
[0009]優(yōu)選地,所述DAC模塊包括若干第一電容,每一第一電容的一端經(jīng)一個三端開關選擇與接地端、輸入電壓或參考電壓連接，每一第一電容的另一端與所述比較器的正端連接。
[0010]優(yōu)選地，所述比較器的負端經(jīng)一第二電容接地。
[0011]優(yōu)選地，所述第一共模模塊包括第一電阻及第二電阻，所述第一電阻與第二電阻相串聯(lián)后的一端與所述輸入電源連接，另一端接地，所述第一共模電壓由所述第一電阻與第二電阻之間的位置輸出，所述第一電阻或所述第二電阻為可調(diào)電阻。
[0012]優(yōu)選地，所述失調(diào)校正模塊還用于:
[0013]在所述輸入電壓為0時，對所述比較器輸出的高低電平狀態(tài)進行檢測，并根據(jù)檢測的高低電平狀態(tài)對所述第一共模模塊中的可調(diào)電阻大小進行調(diào)整，直至所述比較器輸出的高低電平狀態(tài)翻轉(zhuǎn)。
[0014]優(yōu)選地，所述第二共模模塊包括第一電阻及第二電阻，所述第一電阻與第二電阻相串聯(lián)后的一端與所述輸入電源連接，另一端接地，所述第二共模電壓由所述第一電阻及所述第二電阻之間的位置輸出，所述第一電阻或所述第二電阻為可調(diào)電阻。
[0015]優(yōu)選地，所述失調(diào)校正模塊還用于:
[0016]在所述輸入電壓為O時，對所述比較器輸出的高低電平狀態(tài)進行檢測，并根據(jù)檢測的高低電平狀態(tài)對所述第二共模模塊中的可調(diào)電阻大小進行調(diào)整，直至所述比較器輸出的高低電平狀態(tài)翻轉(zhuǎn)。
[0017]本實用新型還提出一種電子設備，包括如上所述的SAR ADC電路。
[0018]本實用新型提出的一種SAR ADC電路及電子設備，在輸入電壓為O時，對比較器輸出的高低電平狀態(tài)進行檢測，并根據(jù)檢測的高低電平狀態(tài)對第一共模模塊或第二共模模塊中的可調(diào)電阻大小進行調(diào)整，以調(diào)整第一共模電壓或第二共模電壓的大小，直至所述比較器輸出的高低電平狀態(tài)翻轉(zhuǎn)。從而使所述第一共模電壓與所述第二共模電壓的差值抵消SAR ADC電路的失調(diào)，由于只需通過調(diào)節(jié)電阻的大小即可對第一共模電壓或第二共模電壓進行調(diào)節(jié)，結(jié)構(gòu)十分簡單，且能有效的校正SAR ADC電路的失調(diào)，十分實用。
【專利附圖】

【附圖說明】
[0019]圖1是本實用新型較佳實施例SAR ADC電路的電路圖。
[0020]為了使本實用新型的技術(shù)方案更加清楚、明了，下面將結(jié)合附圖作進一步詳述。
【具體實施方式】
[0021]應當理解，此處所描述的具體實施例僅僅用以解釋本實用新型，并不用于限定本實用新型。
[0022]參照圖1，圖1是本實用新型較佳實施例SAR ADC電路的電路圖。
[0023]本實用新型較佳實施例提出一種SAR ADC電路，包括DAC模塊1、比較器2及輸入電源VCC, DAC模塊I包括若干第一電容,每一第一電容的一端經(jīng)一個三端開關K可選擇與接地端Vkefn、輸入電壓Vin或參考電壓Vkefp連接,每一第一電容的另一端與所述比較器2的正端連接。其中，若干第一電容呈二進制權(quán)重關系，若干第一電容的電容量從小到大依次為C、C、2C、4C、8C......2N*C。
[0024]所述SAR ADC電路還包括:第一共模模塊3，與所述比較器2的正端及所述輸入電源VCC連接，用于對所述輸入電源VCC進行調(diào)整后輸出第一共模電壓V3至所述比較器2 ；所述第一共模模塊3包括電阻Rl及電阻R2，所述輸入電源VCC經(jīng)串聯(lián)的所述電阻R1、所述電阻R2接地，所述第一共模電壓V3在所述電阻Rl及所述電阻R2之間產(chǎn)生，即所述第一共模電壓V3由所述電阻Rl及所述電阻R2對輸入電源VCC分壓所得，其中，所述電阻Rl或所述電阻R2為可調(diào)電阻。所述輸入電源VCC為所述比較器2的工作電源，本實施例中，所述電阻Rl和所述電阻R2的初始阻值相等，即所述第一共模電壓V3的初始電壓等于所述輸入電源VCC的一半，也即所述比較器2的工作電源的一半。
[0025]第二共模模塊4，與所述比較器2的負端及所述輸入電源VCC連接，用于對所述輸入電源VCC進行調(diào)整后輸出第二共模電壓V4至所述比較器2 ;所述第二共模模塊4包括電阻R3及電阻R4，所述輸入電源VCC經(jīng)串聯(lián)的所述電阻R3、所述電阻R4接地，所述第二共模電壓V4在所述電阻R3及所述電阻R4之間產(chǎn)生，即所述第二共模電壓V4由所述電阻R3及所述電阻R4對輸入電源VCC分壓所得，其中，所述電阻R3或所述電阻R4為可調(diào)電阻。所述輸入電源VCC為所述比較器2的工作電源，本實施例中，所述電阻R1和所述電阻R4的初始阻值相等，即所述第二共模電壓V4的初始電壓等于所述輸入電源VCC的一半，也即所述比較器2的工作電源的一半。所述比較器2的負端還經(jīng)一第二電容C2接地。
[0026]所述SAR ADC電路還包括:失調(diào)校正模塊5，用于控制所述第一共模模塊3調(diào)節(jié)第一共模電壓V3的大小或控制所述第二共模模塊4調(diào)節(jié)第二共模電壓V4的大小，以校正SARADC電路的失調(diào)。
[0027]本實用新型較佳實施例SAR ADC電路的工作原理具體描述如下:
[0028]本實施例的SAR ADC電路中，在DAC模塊1對輸入電壓Vin進行采樣后，比較器2的正端電壓V+=1/2VKEFP-Vin+V3，比較器2的負端電壓V_=V4，則比較器2的正、負端電壓差Δ U= (V+)- (V-)=1/2VEEFP-Vin+V3-V4,當Λ U>0時，則比較器2的輸出端輸出高電平狀態(tài)，當AU〈0時，則比較器2的輸出端輸出低電平狀態(tài)。
[0029]如不對本實施例的SAR ADC電路進行失調(diào)校正，則由于V3、V4均為VCC的一半，V3=V4,則Λ U=l/2VKEFP-Vin。
[0030]若SAR ADC電路存在正的失調(diào)δ，則輸入電壓為Vin時，由于正的失調(diào)δ，在比較器2的正端，測得的輸入電壓值為(Vin+ δ )，則Λ U=0- (Vin+ δ ) +V3-V4=-Vin- δ，當輸入電壓Vin為0時，則Λ υ=-δ〈0，則比較器2的輸出端輸出低電平狀態(tài)，對SAR ADC電路的失調(diào)進行校正，由失調(diào)校正模塊5對比較器2輸出的高低電平狀態(tài)進行檢測，當檢測到比較器2的輸出端輸出低電平狀態(tài)時，則對所述第一共模模塊3或所述第二共模模塊4中的可調(diào)電阻大小進行調(diào)整，即對第一共模電壓V3或第二共模電壓V4的大小進行調(diào)整，則調(diào)整后第一共模電壓V3與第二共模電壓V4不再相等，則Λ U=- δ +V3-V4,失調(diào)校正模塊5調(diào)整第一共模電壓V3或第二共模電壓V4的大小至(V3-V4) = δ時，則Λ U=- δ +V3-V4=0,即抵消掉了SAR ADC電路中存在的正的失調(diào)δ，而當Λυ=- δ +V3-V4=0時，比較器2的輸出端輸出的高低電平狀態(tài)會發(fā)生翻轉(zhuǎn)，則失調(diào)校正模塊5可根據(jù)實時檢測的比較器2的輸出端輸出的高低電平狀態(tài)來對第一共模電壓V3或第二共模電壓V4的大小進行調(diào)整，當比較器2的輸出端輸出的高低電平狀態(tài)發(fā)生翻轉(zhuǎn)即由低電平狀態(tài)翻轉(zhuǎn)為高電平狀態(tài)時，則可知失調(diào)校正模塊5已調(diào)至(V3-V4) = δ，即此時SAR ADC電路中存在的正的失調(diào)δ已校正。
[0031]若SAR ADC電路存在負的失調(diào)δ，則輸入電壓為Vin時，由于負的失調(diào)δ，在比較器2的正端，測得的輸入電壓值為(Vin- δ )，則Λ U=0- (Vin- δ ) +V3-V4=-Vin+ δ，當輸入電壓Vin為0時，則Λ U=+ δ >0，則比較器2的輸出端輸出高電平狀態(tài)，對SAR ADC電路的失調(diào)進行校正，由失調(diào)校正模塊5對比較器2輸出的高低電平狀態(tài)進行檢測，當檢測到比較器2的輸出端輸出高電平狀態(tài)時，則對所述第一共模模塊3或所述第二共模模塊4中的可調(diào)電阻大小進行調(diào)整，即對第一共模電壓V3或第二共模電壓V4的大小進行調(diào)整，則調(diào)整后第一共模電壓V3與第二共模電壓V4不再相等，則Λ U=+ δ +CV3-V4),失調(diào)校正模塊5調(diào)整第一共模電壓V3或第二共模電壓V4的大小至(V3-V4)=- δ時，則Λ U=+ δ +V3-V4=0,即抵消掉了 SAR ADC電路中存在的負的失調(diào)δ，而當Λυ=+ δ +V3-V4=0時，比較器2的輸出端輸出的高低電平狀態(tài)會發(fā)生翻轉(zhuǎn)，則失調(diào)校正模塊5可根據(jù)實時檢測的比較器2的輸出端輸出的高低電平狀態(tài)來對第一共模電壓V3或第二共模電壓V4的大小進行調(diào)整，當比較器2的輸出端輸出的高低電平狀態(tài)發(fā)生翻轉(zhuǎn)即由高電平狀態(tài)翻轉(zhuǎn)為低電平狀態(tài)時，則可知失調(diào)校正模塊5已調(diào)至(V3-V4) =- δ，即此時SARADC電路中存在的負的失調(diào)δ已校正。
[0032]本實施例中，失調(diào)校正模塊5對第一共模電壓V3或第二共模電壓V4的大小進行調(diào)整時，可只對第一共模電壓V3進行調(diào)整或只對第二共模電壓V4進行調(diào)整，也可同時對第一共模電壓V3和第二共模電壓V4進行調(diào)整，只要能保證調(diào)整后(V3-V4)符合校正所需要求即可，也即Rl、R2、R3、R4中至少有一個為可調(diào)電阻，失調(diào)校正模塊5通過對可調(diào)電阻阻值大小的調(diào)節(jié)來調(diào)整(V3-V4)的大小，在本實施例中，僅以R4為可調(diào)電阻進行示意，當然，也不限定Rl、R2、R3、R4中其他一個或多個作為可調(diào)電阻的情況。
[0033]本實施例中，失調(diào)校正模塊5對第一共模電壓V3或第二共模電壓V4的電壓調(diào)整精度決定了失調(diào)校正后殘余失調(diào)的最大值，如果第一共模電壓V3或第二共模電壓V4的電壓調(diào)整精度小于SAR ADC電路的精度1LSB，那么就可以保證SAR ADC電路失調(diào)校正后的殘余失調(diào)電壓小于1LSB。
[0034]本實施例在輸入電壓Vin為O時，對比較器2輸出的高低電平狀態(tài)進行檢測，并根據(jù)檢測的高低電平狀態(tài)對第一共模模塊3或第二共模模塊4中的可調(diào)電阻大小進行調(diào)整，以調(diào)整第一共模電壓V3或第二共模電壓V4的大小，直至所述比較器2輸出的高低電平狀態(tài)翻轉(zhuǎn)。從而使所述第一共模電壓V3與所述第二共模電壓V4的差值抵消SAR ADC電路的失調(diào)，由于只需通過調(diào)節(jié)電阻的大小即可對第一共模電壓V3或第二共模電壓V4進行調(diào)節(jié)，結(jié)構(gòu)十分簡單，且能有效的校正SAR ADC電路的失調(diào)，十分實用。
[0035]本實用新型還提出一種電子設備，該電子設備包括上述SAR ADC電路，其工作原理如上所述，在此不再贅述。由于采用了上述SAR ADC電路，能在SAR ADC電路出現(xiàn)正、負失調(diào)時隨時進行校正，由于只需通過調(diào)節(jié)電阻的大小即可對第一共模電壓V3或第二共模電壓V4進行調(diào)節(jié)，結(jié)構(gòu)十分簡單，且能有效的校正SAR ADC電路的失調(diào)，十分實用，測量結(jié)果更加精確。
[0036]上述SAR ADC電路及電子設備,在輸入電壓為O時,對比較器輸出的高低電平狀態(tài)進行檢測，并根據(jù)檢測的高低電平狀態(tài)對第一共模模塊或第二共模模塊中的可調(diào)電阻大小進行調(diào)整，以調(diào)整第一共模電壓或第二共模電壓的大小，直至所述比較器輸出的高低電平狀態(tài)翻轉(zhuǎn)。從而使所述第一共模電壓與所述第二共模電壓的差值抵消SAR ADC電路的失調(diào)，由于只需通過調(diào)節(jié)電阻的大小即可對第一共模電壓或第二共模電壓進行調(diào)節(jié)，結(jié)構(gòu)十分簡單，且能有效的校正SAR ADC電路的失調(diào)，十分實用。
[0037]以上所述僅為本實用新型的優(yōu)選實施例，并非因此限制本實用新型的專利范圍，凡是利用本實用新型說明書及附圖內(nèi)容所作的等效結(jié)構(gòu)或流程變換，或直接或間接運用在其它相關的【技術(shù)領域】，均同理包括在本實用新型的專利保護范圍內(nèi)。
【權(quán)利要求】
1.一種SAR ADC電路，包括DAC模塊、比較器及輸入電源，其特征在于，還包括: 第一共模模塊，與所述比較器的正端及所述輸入電源連接，用于對所述輸入電源進行調(diào)整后輸出第一共模電壓至所述比較器； 第二共模模塊，與所述比較器的負端及所述輸入電源連接，用于對所述輸入電源進行調(diào)整后輸出第二共模電壓至所述比較器； 以及， 失調(diào)校正模塊，用于控制所述第一共模模塊調(diào)節(jié)第一共模電壓的大小或控制所述第二共模模塊調(diào)節(jié)第二共模電壓的大小，以校正SAR ADC電路的失調(diào)。
2.根據(jù)權(quán)利要求1所述的SARADC電路，其特征在于，所述DAC模塊包括若干第一電容，每一第一電容的一端經(jīng)一個三端開關選擇與接地端、輸入電壓或參考電壓連接，每一第一電容的另一端與所述比較器的正端連接。
3.根據(jù)權(quán)利要求2所述的SARADC電路，其特征在于，所述比較器的負端經(jīng)一第二電容接地。
4.根據(jù)權(quán)利要求1至3中任意一項所述的SARADC電路，其特征在于，所述第一共模模塊包括第一電阻及第二電阻，所述第一電阻與第二電阻相串聯(lián)后的一端與所述輸入電源連接，另一端接地，所述第一共模電壓由所述第一電阻與第二電阻之間的位置輸出，所述第一電阻或所述第二電阻為可調(diào)電阻。
5.根據(jù)權(quán)利要求4所述的SARADC電路，其特征在于，所述失調(diào)校正模塊還用于: 在所述輸入電壓為O時，對所述比較器輸出的高低電平狀態(tài)進行檢測，并根據(jù)檢測的高低電平狀態(tài)對所述第一共模模塊中的可調(diào)電阻大小進行調(diào)整，直至所述比較器輸出的高低電平狀態(tài)翻轉(zhuǎn)。
6.根據(jù)權(quán)利要求1至3中任意一項所述的SARADC電路，其特征在于，所述第二共模模塊包括第一電阻及第二電阻，所述第一電阻與第二電阻相串聯(lián)后的一端與所述輸入電源連接，另一端接地，所述第二共模電壓由所述第一電阻及所述第二電阻之間的位置輸出，所述第一電阻或所述第二電阻為可調(diào)電阻。
7.根據(jù)權(quán)利要求6所述的SARADC電路，其特征在于，所述失調(diào)校正模塊還用于: 在所述輸入電壓為O時，對所述比較器輸出的高低電平狀態(tài)進行檢測，并根據(jù)檢測的高低電平狀態(tài)對所述第二共模模塊中的可調(diào)電阻大小進行調(diào)整，直至所述比較器輸出的高低電平狀態(tài)翻轉(zhuǎn)。
8.一種電子設備，其特征在于，包括權(quán)利要求1-7中任一項所述的SARADC電路。
【文檔編號】H03M1/46GK203554417SQ201320668275
【公開日】2014年4月16日 申請日期:2013年10月28日 優(yōu)先權(quán)日:2013年10月28日
【發(fā)明者】喬愛國 申請人:深圳市芯海科技有限公司