一種脈沖寬度調(diào)制電路的制作方法
【專利摘要】本發(fā)明涉及一種脈沖調(diào)制電路。本發(fā)明針對現(xiàn)有技術(shù)PWM電路抗干擾能力較差的問題，公開了一種脈沖寬度調(diào)制電路，其技術(shù)方案包括第一比較器、第二比較器和壓控電流源電路；所述壓控電流源電路輸入端連接振蕩器輸出電壓，將振蕩器輸出電壓轉(zhuǎn)換為與輸入信號互補(bǔ)的信號輸入第一比較器的一個(gè)輸入端，第一比較器的另一個(gè)輸入端連接誤差放大器輸出信號，第一比較器輸出端輸出第一PWM信號；所述第二比較器的一個(gè)輸入端連接振蕩器輸出電壓，第二比較器的另一個(gè)輸入端連接誤差放大器輸出信號，第二比較器的輸出端輸出第二PWM信號。本發(fā)明利用完全對稱的三角波信號產(chǎn)生需要的PWM信號，避免了毛刺的出現(xiàn)，減少了耦合干擾，有效提高采樣電路精確性和系統(tǒng)穩(wěn)定性。
【專利說明】—種脈沖寬度調(diào)制電路
【技術(shù)領(lǐng)域】
[0001]本發(fā)明集成電路【技術(shù)領(lǐng)域】，特別涉及一種脈沖寬度調(diào)制(PWM)電路。
【背景技術(shù)】
[0002]在電子系統(tǒng)中，PWM電路常為整個(gè)電路系統(tǒng)提供脈沖調(diào)制信號，調(diào)節(jié)脈沖的占空t匕，實(shí)現(xiàn)各種電路功能，是一個(gè)不可或缺的功能模塊。傳統(tǒng)的PWM電路一般采用比較器將振蕩器輸出信號Vcji (通常為三角波)和誤差放大器輸出電壓乂_進(jìn)行比較，產(chǎn)生一個(gè)由反饋信號決定占空比的方波(PWM信號)。但是，通常一個(gè)電子系統(tǒng)中PWM比較器的兩個(gè)信號線之間存在耦合電容，一條信號線上的脈沖躍變會(huì)損壞另一條信號線上的信號，這樣的PWM比較器抗干擾能力較低，造成系統(tǒng)時(shí)序產(chǎn)生毛刺，甚至導(dǎo)致系統(tǒng)時(shí)序紊亂等問題，嚴(yán)重影響電子系統(tǒng)的整體性能。對于D類放大器(Class D)以及馬達(dá)驅(qū)動(dòng)電路等全橋電路而言，往往需要兩只PWM比較器，產(chǎn)生一對相位互補(bǔ)的驅(qū)動(dòng)信號，而這些缺陷產(chǎn)生的毛刺會(huì)對這類電路產(chǎn)生嚴(yán)重的干擾，影響電路的線性度，并且?guī)眍~外的電磁干擾。由于毛刺信號對性能要求較高的電路有很大的影響，因此如何有效抑制毛刺信號就成了一個(gè)非常突出的問題。
[0003]傳統(tǒng)的PWM電路如圖1所示，該電路直接通過振蕩器輸出信號Vc κ(通常為三角波)和誤差放大器輸出電壓Vem比較,產(chǎn)生一個(gè)由反饋信號決定占空比的方波，由于振蕩器輸出信號Vcji和誤差放大器輸出電壓Vem之間的電容I禹合作用，輸出電壓Vem會(huì)產(chǎn)生毛刺,使輸出信號發(fā)生變化，影響電路功率的完成，如圖3A所示。

【發(fā)明內(nèi)容】

[0004]本發(fā)明所要解決的技術(shù)問題是現(xiàn)有技術(shù)PWM電路抗干擾能力較差的問題，提供一種高精確性抗干擾能力強(qiáng)的PWM電路。
[0005]本發(fā)明解決所述技術(shù)問題，采用的技術(shù)方案是，一種脈沖寬度調(diào)制電路，包括第一比較器和第二比較器，其特征在于，還包括壓控電流源電路；所述壓控電流源電路輸入端連接振蕩器輸出電壓，將振蕩器輸出電壓轉(zhuǎn)換為與輸入信號互補(bǔ)的信號輸入第一比較器的一個(gè)輸入端，第一比較器的另一個(gè)輸入端連接誤差放大器輸出信號，第一比較器輸出端輸出第一 PWM信號；所述第二比較器的一個(gè)輸入端連接振蕩器輸出電壓，第二比較器的另一個(gè)輸入端連接誤差放大器輸出信號，第二比較器的輸出端輸出第二 PWM信號。
[0006]進(jìn)一步的，所述第一 PWM信號和第二 P麗信號相位互補(bǔ)。
[0007]更進(jìn)一步的，所述第一比較器和第二比較器結(jié)構(gòu)相同。
[0008]具體的，所述壓控電流源電路包括NMOS管M6、NM0S管M7，PM0S管MUPMOS管M2、PMOS 管 M3、PMOS 管 M4、PMOS 管 M5、PMOS 管 M8、PMOS 管 M9，電阻 Rl 和電阻 R ；
[0009]具體連接關(guān)系如下:PM0S管MUPMOS管M2、PMOS管M4、PM0S管M8、PM0S管M9源極接高電平，PMOS管MUPMOS管M2、PM0S管M4管柵極相連，PMOS管Ml柵極和漏極相連通過電流源接地，PMOS管M2管漏極連接PMOS管M3管源極和電阻Rl的一端，PMOS管M4管漏極連接PMOS管M5源極和電阻Rl的另一端，PMOS管M3管漏極接地，PMOS管M3管柵極連接電壓基準(zhǔn)，PMOS管M5管漏極連接NMOS管M6管的柵極和漏極，PMOS管M5管柵極連接振蕩器輸出電壓，NMOS管M6和NMOS管M7柵極相連，NMOS管M6和NMOS管M7源極接地，NMOS管M7管漏極和M8管的漏極相連，PMOS管M8管柵極和漏極連接，PMOS管M8和PMOS管M9柵極相連，PMOS管M9的漏極為壓控電流源輸出端并通過電阻R接地。
[0010]本發(fā)明的有益效果是，可以利用完全對稱的三角波信號產(chǎn)生需要的互補(bǔ)驅(qū)動(dòng)信號，從而相互抵消各自輸入端三角波耦合到誤差放大器輸出信號上的毛刺。這樣誤差放大器輸出信號中的噪聲就完全抵消，避免了毛刺的出現(xiàn)，減少了耦合干擾，有效地提高采樣電路精確性和系統(tǒng)穩(wěn)定性。
【專利附圖】

【附圖說明】:
[0011]圖1為傳統(tǒng)的PWM電路結(jié)構(gòu)示意圖；
[0012]圖2為本發(fā)明的PWM電路結(jié)構(gòu)示意圖；
[0013]圖3為傳統(tǒng)的PWM電路和本發(fā)明的PWM電路對耦合噪聲抑制效果的示意圖，其中A為傳統(tǒng)PWM電路耦合干擾示意圖，B為本發(fā)明的PWM電路耦合干擾示意圖；
[0014]圖4為本發(fā)明的PWM電路中壓控電流源結(jié)構(gòu)示意圖。
[0015]其中:C0MP1為第一比較器；C0MP2為第二比較器；VCCS為壓控電流源電路；R1、R為第二電阻;M6、M7 為 NMOS 管；M1、M2、M3、M4、M5、M8、M9 為 PMOS 管。
【具體實(shí)施方式】
[0016]下面結(jié)合附圖和【具體實(shí)施方式】對本發(fā)明作進(jìn)一步的闡述。顯然，所描述的實(shí)施例僅僅是本發(fā)明一部分實(shí)施例，而不是全部的實(shí)施例?；诒景l(fā)明中的實(shí)施例，本領(lǐng)域普通技術(shù)人員在沒有做出創(chuàng)造性的勞動(dòng)成果前提下所獲得的所以其他實(shí)施例，都屬于本發(fā)明保護(hù)的范圍。
[0017]如圖2所示，本發(fā)明的脈沖寬度調(diào)制電路包括壓控電流源電路VCCS、第一比較器COMPl和第二比較器C0MP2。其中，壓控電流源電路VCCS實(shí)現(xiàn)振蕩器輸出電壓Vc κ的整形，通過該壓控電流源電路VCCS實(shí)現(xiàn)對V。κ電壓的相位和幅度調(diào)制，將振蕩器輸出電壓轉(zhuǎn)換為與輸入信號Vcui互補(bǔ)的信號Vcjja輸入第一比較器COMPl的反相輸入端,第一比較器COMPl的同相輸入端連接誤差放大器輸出信號Vem，第一比較器COMPl實(shí)現(xiàn)經(jīng)調(diào)制后的振蕩器電壓M信號和誤差放大器輸出信號νΕω的比較,輸出第一 PWM信號VM。第二比較器C0MP2的反相輸入端連接振蕩器輸出電壓V。κ，第二比較器C0MP2的同相輸入端連接誤差放大器輸出信號Veaq,第二比較器C0MP2實(shí)現(xiàn)振蕩器輸出電壓Vcji和誤差放大器輸出信號Veaq的比較，輸出第二 PWM信號VoB。
[0018]如圖3B所示，由于Vc κ信號Vc ΚΑ信號互補(bǔ)(完全對稱、相位相反)他們通過線間耦合電容在信號線LI上產(chǎn)生的干擾相互抵消，對誤差放大器輸出電壓Vem的影響降到最低，提聞了電路穩(wěn)定性。
[0019]上述電路結(jié)構(gòu)產(chǎn)生的第一 PWM信號Vm與第二 PWM信號Vm相位互補(bǔ)，可以用于D類放大器或馬達(dá)驅(qū)動(dòng)電路等全橋電路。本發(fā)明的脈沖寬度調(diào)制電路第一比較器COMPl和第二比較器C0MP2采用完全相同的電路結(jié)構(gòu)，可以降低集成電路工藝復(fù)雜性，簡化制造工藝流程。[0020]本發(fā)明中，壓控電流源電路VCCS結(jié)構(gòu)如圖4所示，包括NMOS管M6、匪OS管M7，PMOS 管 Ml、PMOS 管 M2、PMOS 管 M3、PMOS 管 M4、PMOS 管 M5、PMOS 管 M8、PMOS 管 M9，電阻 Rl和電阻R。
[0021]壓控電流源電路VCCS具體連接關(guān)系如下:
[0022]PMOS 管 MUPMOS 管 M2、PM0S 管 M4、PM0S 管 M8、PM0S 管 M9 源極接高電平 VDD，PM0S管MUPMOS管M2、PM0S管M4管柵極相連，PMOS管Ml柵極和漏極相連通過電流源IB接地，PMOS管M2管漏極連接PMOS管M3管源極和電阻Rl的一端，PMOS管M4管漏極連接PMOS管M5源極和電阻Rl的另一端，PMOS管M3管漏極接地VSS，PMOS管M3管柵極連接電壓基準(zhǔn)Veef, PMOS管M5管漏極連接NMOS管M6管的柵極和漏極，PMOS管M5管柵極連接振蕩器輸出電壓V。E, NMOS管M6和NMOS管M7柵極相連，NMOS管M6和NMOS管M7源極接地VSS，NMOS管M7管漏極和M8管的漏極相連，PMOS管M8管柵極和漏極連接，PMOS管M8和PMOS管M9柵極相連，PMOS管M9的漏極為壓控電流源輸出端V。KA并通過電阻R接地。
[0023]如圖4所示，壓控電流源電路VCCS中，Vc e為振蕩器輸出電壓。通過鏡像電流源PMOS管M2、PMOS管M4為PMOS管M3、PMOS管M5提供恒定電流Ib。通過設(shè)置電阻Rl與M2、M4管的電流可以使得M3、M5管都工作在飽和區(qū)。通過電阻R1上的輸出電流Iki如式(I)、
(2)所示:
【權(quán)利要求】
1.一種脈沖寬度調(diào)制電路，包括第一比較器和第二比較器，其特征在于，還包括壓控電流源電路；所述壓控電流源電路輸入端連接振蕩器輸出電壓，將振蕩器輸出電壓轉(zhuǎn)換為與輸入信號互補(bǔ)的信號輸入第一比較器的一個(gè)輸入端，第一比較器的另一個(gè)輸入端連接誤差放大器輸出信號，第一比較器輸出端輸出第一 PWM信號；所述第二比較器的一個(gè)輸入端連接振蕩器輸出電壓，第二比較器的另一個(gè)輸入端連接誤差放大器輸出信號，第二比較器的輸出端輸出第二 PWM信號。
2.根據(jù)權(quán)利要求1所述的一種脈沖寬度調(diào)制電路，其特征在于，所述第一PWM信號和第二 PWM信號相位互補(bǔ)。
3.根據(jù)權(quán)利要求1所述的一種脈沖寬度調(diào)制電路，其特征在于，所述第一比較器和第二比較器結(jié)構(gòu)相同。
4.根據(jù)權(quán)利要求1?3任意一項(xiàng)所述的一種脈沖寬度調(diào)制電路，其特征在于，所述壓控電流源電路包括NMOS管M6、NMOS管M7，PMOS管Ml、PMOS管M2、PMOS管M3、PMOS管M4、PMOS 管 M5、PMOS 管 M8、PMOS 管 M9，電阻 Rl 和電阻 R ； 具體連接關(guān)系如下:PM0S管MUPMOS管M2、PMOS管M4、PM0S管M8、PM0S管M9源極接高電平，PMOS管MUPMOS管M2、PMOS管M4管柵極相連，PMOS管Ml柵極和漏極相連通過電流源接地，PMOS管M2管漏極連接PMOS管M3管源極和電阻Rl的一端，PMOS管M4管漏極連接PMOS管M5源極和電阻Rl的另一端，PMOS管M3管漏極接地，PMOS管M3管柵極連接電壓基準(zhǔn)，PMOS管M5管漏極連接NMOS管M6管的柵極和漏極，PMOS管M5管柵極連接振蕩器輸出電壓，NMOS管M6和NMOS管M7柵極相連，NMOS管M6和NMOS管M7源極接地，NMOS管M7管漏極和M8管的漏極相連，PMOS管M8管柵極和漏極連接，PMOS管M8和PMOS管M9柵極相連，PMOS管M9的漏極為壓控電流源輸出端并通過電阻R接地。
【文檔編號】H03K7/08GK103457582SQ201310379448
【公開日】2013年12月18日 申請日期:2013年8月27日 優(yōu)先權(quán)日:2013年8月27日
【發(fā)明者】周澤坤, 張慶嶺, 張其營, 張瑜, 石躍, 明鑫, 王卓, 張波 申請人:電子科技大學(xué)