流水線模數(shù)轉(zhuǎn)換器的制造方法
【專利摘要】本發(fā)明公開了一種流水線模數(shù)轉(zhuǎn)換器，包括由多個級模塊組成的流水線模數(shù)轉(zhuǎn)換結(jié)構(gòu)，各級級模塊包括子模數(shù)轉(zhuǎn)換器和余量增益電路且包括由時鐘信號控制的采樣和保持兩種工作模式。流水線模數(shù)轉(zhuǎn)換器至少包括一個由相鄰兩個級模塊組成的周期單元，周期單元的兩個級模塊共用一個運(yùn)算放大器進(jìn)行模擬信號余量的放大；周期單元的前一級模塊工作于采樣模式時，后一級模塊工作于保持模式時，此時后一級模塊使用運(yùn)算放大器進(jìn)行模擬信號余量的放大；周期單元的前一級模塊工作于保持模式時，后一級模塊工作于采樣模式時，此時前一級模塊使用運(yùn)算放大器進(jìn)行模擬信號余量的放大。本發(fā)明能使運(yùn)算放大器的數(shù)量減少，從而能大大減少電路的功耗和版圖面積。
【專利說明】流水線模數(shù)轉(zhuǎn)換器
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種半導(dǎo)體集成電路，特別是涉及一種流水線模數(shù)轉(zhuǎn)換器(ADC)。
【背景技術(shù)】
[0002]流水線ADC是一種既能實(shí)現(xiàn)高速又能實(shí)現(xiàn)相當(dāng)分辨率的結(jié)構(gòu)，在電子系統(tǒng)中應(yīng)用廣泛，同時對性能的要求也越來越高?，F(xiàn)在的流水線ADC向著高速度、高精度、低功耗、小面積等方向發(fā)展，但是由于其本身結(jié)構(gòu)特點(diǎn)，如何有效降低功耗和減小面積還是具有相當(dāng)挑戰(zhàn)性的。
[0003]如圖1所示，是現(xiàn)有流水線ADC的結(jié)構(gòu)圖；通過采樣保持模塊(S/H) 101進(jìn)行模擬輸入，輸入的模擬信號經(jīng)過多個級模塊(stage)如級模塊一 1021、級模塊il021、級模塊nl02n以及閃速級模塊103等進(jìn)行模擬數(shù)字轉(zhuǎn)換，每一個級模塊形成I位或多位數(shù)字信號，如I^bits、Kibits、Knbits、Kn+1bits，轉(zhuǎn)換后得到的數(shù)字信號輸入到移位寄存器104中并通過數(shù)字校正電路105后輸出，時鐘產(chǎn)生電路106用于產(chǎn)生時鐘信號從而對級模塊的工作模式進(jìn)行控制。[0004]如圖2所示，是圖1中的級模塊的結(jié)構(gòu)圖；級模塊102i包括子ADCi 104和余量增益電路(MDAC)105，輸入的模擬信號Vin經(jīng)過子ADCil04轉(zhuǎn)換為數(shù)字信號& bits ;余量增益電路105包括采樣保持模塊106，子數(shù)模轉(zhuǎn)換器(DAC) ?107和運(yùn)算放大器108，子DACi 107將數(shù)字信號Ki bits轉(zhuǎn)化為模擬量，采樣保持模塊106對輸入的模擬信號Vin進(jìn)行采樣，模擬信號Vin和子DACi 107輸出的模擬量通過減法模塊相減后產(chǎn)生一余量，該余量通過運(yùn)算放大器108進(jìn)行放大后輸出模擬信號Vwt。，模擬信號Vwt作為下一級的級模塊的輸入模擬信號。
[0005]圖2中所示的運(yùn)算放大器108是流水線ADC中的核心模塊，其消耗的功率和版圖面積在流水線ADC各級模塊中比例最大?，F(xiàn)有流水線ADC無法避免在運(yùn)算放大器模塊上消耗大量的功率和版圖面積。
[0006]為了說明運(yùn)算放大器在流水線模數(shù)轉(zhuǎn)換器中的作用，先分析MDAC105的工作過程。如圖2中所示，余量增益電路的作用有三點(diǎn):1、減法功能。用前一級的模擬輸出值Vin減去該值經(jīng)子ADCil04量化再進(jìn)經(jīng)子DACil07變換后的模擬值以求出余量。2、增益功能。為了使每級能使用同樣的參考電壓源要對每級的余量乘以一個合適的因子。3、采樣保持功倉泛。
[0007]為了分析方便，以每級1.5位的MDAC單元為例。如圖3A所示，是圖2中的MDAC為1.5位時級模塊的采樣模式電路圖；級模塊包括電容Cf和Cs，子DAC107a和運(yùn)算放大器108a。子DAC107a通過三個開關(guān)選擇電壓VMf、ο和-Vref實(shí)現(xiàn)，并輸出電壓信號Vda。。開關(guān)109和110由第一時鐘信號O1控制,開關(guān)111由第二時鐘信號Φ2控制。在米樣模式時開關(guān)109和110接通，輸入信號Vi被采樣到電容Cf和Cs ;開關(guān)111斷開，此時運(yùn)算放大器108a閑置。此時運(yùn)放輸入端的電荷為:
[0008]Q1 = -(CJCf)Vi(I)[0009]如圖3B所示，是圖2中的MDAC為1.5位時級模塊的保持模式電路圖；在保持模式時開關(guān)109和110斷開，開關(guān)111接通，電容器Cf上極板通過開關(guān)111接到運(yùn)算放大器108a的輸出端，運(yùn)放處于工作狀態(tài)。Cs上極板會接到子DAC107a的輸出即電壓信號Vdac。此時運(yùn)放輸入端的電荷為:
[0010]Q2= (Vx-Vdac) Cs+(Vx-V0) Cf (2)
[0011]式(2)中Vo = AX (O-Vx)，A為運(yùn)放的有限直流增益，Vx為運(yùn)算放大器108a的輸入端即反相輸入端的電壓，運(yùn)算放大器108a的正相輸入端接地。
[0012]由電荷守恒原理，Q1 = Q2，可以得到:
[0013]
【權(quán)利要求】
1.一種流水線模數(shù)轉(zhuǎn)換器，其特征在于，流水線模數(shù)轉(zhuǎn)換器包括由多個級模塊組成的流水線模數(shù)轉(zhuǎn)換結(jié)構(gòu)，各級所述級模塊都包括一模擬信號輸入端、數(shù)字信號輸出端和模擬信號輸出端； 第一級所述級模塊的模擬信號輸入端連接外部模擬信號，第一級外的其它各級所述級模塊的模擬信號輸入端連接上一級所述級模塊的模擬信號輸出端； 各級所述級模塊包括子模數(shù)轉(zhuǎn)換器和余量增益電路，各級所述級模塊的子模數(shù)轉(zhuǎn)換器將輸入模擬信號轉(zhuǎn)換為數(shù)字信號輸出；各級所述級模塊的余量增益電路包括子數(shù)模轉(zhuǎn)換器，通過所述子數(shù)模轉(zhuǎn)換器將輸出的數(shù)字信號轉(zhuǎn)化成中間模擬信號，各級所述級模塊的余量增益電路將所述輸入模擬信號和所述中間模擬信號相減后得到模擬信號余量并通過一運(yùn)算放大器將該模擬信號余量放大后形成輸出模擬信號； 各級所述級模塊的余量增益電路包括采樣模式和保持模式兩種工作模式，各級所述級模塊的余量增益電路的工作模式由一對互為反相的第一時鐘信號和第二時鐘信號控制，各奇數(shù)級的所述級模塊的余量增益電路的工作模式相同且和各偶數(shù)級的所述級模塊的余量增益電路的工作模式都相反； 所述流水線模數(shù)轉(zhuǎn)換器至少包括一個由相鄰兩個所述級模塊組成的周期單元，所述周期單元的兩個所述級模塊共用一個所述運(yùn)算放大器進(jìn)行所述模擬信號余量的放大；所述周期單元的前一級模塊工作于采樣模式時，所述周期單元的后一級模塊工作于保持模式時，此時所述后一級模塊使用所述運(yùn)算放大器進(jìn)行所述模擬信號余量的放大；所述周期單元的前一級模塊工作于保持模式時，所述周期單元的后一級模塊工作于采樣模式時，此時所述前一級模塊使用所述運(yùn)算放大器進(jìn)行所述模擬信號余量的放大。
2.如權(quán)利要求1所述的流水線模數(shù)轉(zhuǎn)換器，其特征在于:所述周期單元的前一級模塊包括電容一和電容二； 所述電容一的第一端通過開關(guān)一和所述前一級模塊的模擬信號輸入端相連，所述電容二的第一端通過開關(guān)二和所述前一級模塊的模擬信號輸入端相連，所述電容一和所述電容二的第二端連接在一起并通過開關(guān)三接地、通過開關(guān)四連接共用的所述運(yùn)算放大器的反相輸入端，所述電容一的第一端通過開關(guān)五連接共用的所述運(yùn)算放大器的輸出端，所述電容二的第一端通過開關(guān)六連接所述前一級模塊的子數(shù)模轉(zhuǎn)換器輸出的中間模擬信號； 所述周期單元的后一級模塊包括電容三和電容四； 所述電容三的第一端和共用的所述運(yùn)算放大器的輸出端相連，所述電容四的第一端通過開關(guān)七和共用的所述運(yùn)算放大器的輸出端相連； 所述電容三和所述電容四的第二端連接在一起并通過開關(guān)八接地、通過開關(guān)九連接共用的所述運(yùn)算放大器的反相輸入端，所述電容四的第一端通過開關(guān)十連接所述后一級模塊的子數(shù)模轉(zhuǎn)換器輸出的中間模擬信號； 所述開關(guān)一、所述開關(guān)二、所述開關(guān)三、所述開關(guān)九和所述開關(guān)十的開關(guān)由所述第一時鐘信號控制，所述開關(guān)四、所述開關(guān)五、所述開關(guān)六、所述開關(guān)七和所述開關(guān)八的開關(guān)由所述第二時鐘信號控制； 所述第一時鐘信號為高電平、所述第二時鐘信號為低電平時，所述開關(guān)一、所述開關(guān)二、所述開關(guān)三、所述開關(guān)九和所述開關(guān)十接通，所述開關(guān)四、所述開關(guān)五、所述開關(guān)六、所述開關(guān)七和所述開關(guān)八關(guān)斷，所述周期單元的前一級模塊進(jìn)行采樣、后一級模塊進(jìn)行保持，共用的所述運(yùn)算放大器的輸出端輸作為所述后一級模塊的模擬信號輸出端并輸出所述后一級模塊的輸出模擬信號； 所述第一時鐘信號為低電平、所述第二時鐘信號為高電平時，所述開關(guān)一、所述開關(guān)二、所述開關(guān)三、所述開關(guān)九和所述開關(guān)十關(guān)斷，所述開關(guān)四、所述開關(guān)五、所述開關(guān)六、所述開關(guān)七和所述開關(guān)八接通，所述周期單元的后一級模塊進(jìn)行采樣、前一級模塊進(jìn)行保持，共用的所述運(yùn)算放大器的輸出端輸作為所述前一級模塊的模擬信號輸出端并輸出所述前一級模塊的輸出模擬信號。
3.如權(quán)利要求2所述的流水線模數(shù)轉(zhuǎn)換器，其特征在于:所述開關(guān)三由第三時鐘信號控制，所述第三時鐘信號的頻率和所述所述第一時鐘信號的頻率相同，所述第三時鐘信號的上升沿和所述第一時鐘信號的上升沿重合、所述第三時鐘信號的下降沿比所述第一時鐘信號的下降沿早；所述開關(guān)八由第四時鐘信號控制，所述第四時鐘信號的頻率和所述所述第二時鐘信號的頻率相同，所述第四時鐘信號的上升沿和所述第二時鐘信號的上升沿重合、所述第四時鐘信號的下降沿比所述第二時鐘信號的下降沿早。
4.如權(quán)利要求1或2所述的流水線模數(shù)轉(zhuǎn)換器，其特征在于:各級所述級模塊的所述運(yùn)算放大器為全差分折疊式共源共柵增益自舉運(yùn)算放大器。
5.如權(quán)利要求1或2所述的流水線模數(shù)轉(zhuǎn)換器，其特征在于:從所述流水線模數(shù)轉(zhuǎn)換器的第一級級模塊開始，所有的奇數(shù)級級模塊分別和對應(yīng)該奇數(shù)級級模塊相鄰且為后一級的偶數(shù)級級模塊組成所述周期單元。
【文檔編號】H03M1/12GK103916125SQ201310003668
【公開日】2014年7月9日 申請日期:2013年1月6日 優(yōu)先權(quán)日:2013年1月6日
【發(fā)明者】朱紅衛(wèi), 趙郁煒, 劉國軍, 王旭 申請人:上海華虹宏力半導(dǎo)體制造有限公司