專利名稱：完全電容性耦合的輸入斬波器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及用于例如在運算放大器、測量放大器和模數(shù)轉(zhuǎn)換器中使用的輸入斬波器的領(lǐng)域。
背景技術(shù)：
測量放大器和模數(shù)轉(zhuǎn)換器經(jīng)常用于進行傳感器接口連接。在用于手機、膝上型電腦和電動汽車的電源管理的電流感測應(yīng)用中，在電流感測電阻器上出現(xiàn)比供電電壓高幾伏特或幾十伏特的數(shù)量級的大的共模電壓的情況下，必須測量該感測電阻器上的數(shù)量級為毫伏的小的差模電壓。為了解決這個在共模電壓超過供電軌時的差模電壓測量問題，經(jīng)常允許輸入電路的一部分(可以是電阻器電橋或電壓-電流轉(zhuǎn)換器)從感測電阻器汲取其共模供電電流。該輸入共模供電電流常常對待測量的系統(tǒng)產(chǎn)生不期望的影響。因此，已經(jīng)開發(fā)了不汲取輸入共模供電電流同時卻能夠感測超過它們的供電軌的電壓的具有電容性耦合輸入斬波器的測量放大器和模數(shù)轉(zhuǎn)換器。一種這樣的現(xiàn)有技術(shù)是使用由電容性耦合差分輸入跟隨的輸入斬波器。第二斬波器將方波整流回輸入波形。
如專利號為7714757的美國專利所示，另一現(xiàn)有技術(shù)是使用變壓器。在成本和電路板面積兩方面，這個解決方案執(zhí)行起來都是昂貴的，因為它無法容易地完全集成。


圖1示出了具有二極管保護的柵極和有源下拉保護的電容性耦合斬波器。
圖2示出了具有鎖存器保護的柵極的具有用于大的正(plus)共模輸入電壓能力和負(fù)(minus)共模輸入電壓能力的浮置阱的電容性耦合斬波器。
圖3示出了使用一個鎖存器來控制晶體管MNl和MN3的柵極并使用第二鎖存器來控制晶體管麗2和MN4的柵極的電路。
圖4示出了具有鎖存器保護的柵極和有源下拉保護的電容性耦合的斬波器。
圖5類似于圖4，只是晶體管^l-MM中的每一個的體區(qū)(body)都耦合至各自的晶體管的源極，并且已經(jīng)除去了第二鎖存器(在輸入端Vinp和Vinn上)。
圖6示出了具有用于在允許較大的差模輸入電壓時實施保護的串聯(lián)鎖存器和有源下拉保護的電容性耦合斬波器。
圖7示出了兩個反串聯(lián)(ant1-series)電容性耦合的斬波器，所述斬波器同樣具有浮置阱，所述浮置阱具有大的正共模輸入電壓能力和負(fù)共模輸入電壓能力以及額外的大的差分輸入電壓能力。
圖8示出了示例性的電容性耦合的運算放大器。
圖9示出了示例性的電容性耦合的測量放大器。
圖10示出了示例性的電容性耦合的三角積分(sigma delta)模數(shù)轉(zhuǎn)換器。
具體實施方式
圖1示出了電容性耦合斬波器的第一實現(xiàn)形式。如其中所示，提供了四個時鐘驅(qū)動器電容器Cll至C22，斬波器晶體管MNl至MN4中的每一個斬波器晶體管一個電容器。每個晶體管的柵極都具有用于防范過大的負(fù)柵極電壓的反向二極管Dr和用于防范過大的正漏極源極電壓的正向串聯(lián)的二極管鏈Dfx。這些過大的電壓可能源于大的共模輸入電壓偏移。峰至峰時鐘電壓Clkp、Clkn必須小于反向和正向的二極管電壓的總和。否則會發(fā)生在輸入端子Vinp、Vinn處的大電荷注入。此外，為了連接輸入端和輸出端Vinp和Voutp以及Vinn和Voutn，從輸出端到輸入端設(shè)有二極管Dol和Do2以便在沒有時鐘的情況下保護晶體管MN1-MN4使其免受過大的漏極源極電壓，并且共模輸出電壓不會跟隨大的負(fù)共模輸入階躍(step)。背柵至溝道二極管(在權(quán)利要求中稱為每一晶體管的漏極與體區(qū)之間的體二極管)在相同的情況下自動執(zhí)行用于正共模輸入階躍的這一功能。峰至峰差模輸入電壓必定小于兩個正向偏置二極管的壓降的電壓。對于更大的差模輸入電壓，可以使用其他的斬波器電路。
圖1的具有二極管保護的柵極的電容性耦合斬波器的缺點是:峰至峰時鐘電壓必須大于保護二極管(二極管Dr)電壓和斬波器晶體管的閾值電壓Vth的總和，以便可靠地使斬波器開關(guān)導(dǎo)通。對于低電荷注入而言，更好的是峰至峰時鐘電壓僅僅需要比斬波器晶體管的閾值電壓Vth大。為了這個目的，如圖2所示，用鎖存器(晶體管麗5、MN6、麗7和MN8)代替反向柵極電壓保護二極管Drll至Dr41和二極管Dfll至Df4x的正向串聯(lián)鏈。
現(xiàn)在參考圖3，每一鎖存器具有將晶體管麗5和MN6的源極以及晶體管麗7和MN8的源極分別連接到輸入端Vinp和Vinn的公共的連接。這些鎖存器精確地限定晶體管MN1-MN4的柵極電壓的下一個時鐘反轉(zhuǎn)的開始位置。例如，如果斬波器開關(guān)MNl導(dǎo)通，則鎖存器晶體管MN6也導(dǎo)通，這通過將斬波器晶體管MN3的柵極與源極連接而將所述斬波器晶體管MN3精確地截止。由此每一鎖存器具有相反狀態(tài)的第一和第二鎖存器連接以及晶體管源極到輸入端Vinp和Vinn的公共的連接。
現(xiàn)在參考圖2,可以看到本發(fā)明的另一實施例。該實施例可以具有有著聞共I旲電壓的差分輸入電壓，所述高共模電壓大大地高于(低于)電源電壓，例如在±30伏特的量級。在該實施例中，四個斬波器晶體管^l-MM中的每一個均在各自的浮置η阱中，所述浮置η阱由耦合在Vss與各自的斬波器晶體管的體區(qū)之間背對背二極管象征性地表示。仍如前所述，斬波器晶體管^l-MM的柵極電容性地耦合至?xí)r鐘信號Clkp和Clkn。還提供四個額外的晶體管，即晶體管MN5-MN8，所述四個額外的晶體管分別連接到晶體管MN1-MN4的柵極，作為鎖存器。晶體管MN5-MN8中的每一個也都在各自的浮置η阱中。在這方面，本文公開的其他實施例都以類似的方式使用浮置阱，雖然在其他附圖中沒有示出背對背的二極管，以避免不必要的雜亂，并且不使所公開的電路的細(xì)節(jié)不清楚。
考慮第一晶體管麗I和麗5，當(dāng)Clkn變高且Clkp低時，晶體管麗5將導(dǎo)通至將其漏極電壓拉至等于其源極電壓(即輸入電壓Vinp)所需的程度。在晶體管ΜΝ5的漏極處于電壓Vinp的情況下，由于晶體管MNl的柵極電壓將等于其源極電壓，所以晶體管NMl將仍是截止的，而斬波器晶體管ΜΝ3導(dǎo)通。然后，當(dāng)Clkn變低時，晶體管ΜΝ5截止且Clkp當(dāng)然變高，使晶體管麗I導(dǎo)通，并且使晶體管麗3截止。由此當(dāng)Clkn高時，晶體管麗5基于輸入端Vinp確定或設(shè)定晶體管麗I和麗7的柵極的電壓，否則所述晶體管麗I和麗7的柵極連接實際是浮置的。晶體管麗7對于晶體管麗3的功能類似于晶體管ΜΝ6對于晶體管麗2的功能以及晶體管MN8對于晶體管MN4的功能。
同樣從圖2注意到，倘若在用于輸入端INP和INN的共模電壓上發(fā)生負(fù)浪涌，在電容器C1-C4隨共同的源極連接的電壓浪涌下降而被放電的情況下，通過在電容器C1-C4上的電荷將晶體管MN5-MN8的源極拉低至使這些晶體管導(dǎo)通。在該圖中，沒有示出針對過大的漏極源極電壓的保護，雖然對于晶體管MNl和MN2，從漏極至源極可以耦合有一個或多個串聯(lián)連接的二極管，極性與各自的體區(qū)-漏極的極性相反。
現(xiàn)在參考圖4，必須采取一些保護措施。在時鐘是關(guān)閉的情況下，可能不會定義斬波器柵極電壓且可能破壞斬波器晶體管MN1-MN4。在這種情況下，鎖存器晶體管的背柵或體二極管(連接到晶體管的源極的每一晶體管的體區(qū))在正的輸入共模電壓浪涌下保護斬波器柵極電壓。但是對于負(fù)的輸入共模電壓浪涌，斬波器柵極電壓可能保持高位且可能被破壞。當(dāng)時鐘是關(guān)閉的且鎖存器不工作時尤其是這樣。為了保護在此情況下的斬波器，通過電容器C13和C23提供一種時鐘稱合電容器的模型。在負(fù)的輸入共模電壓浪涌出現(xiàn)時，在時鐘耦合電容器中，這些模型電容器的電荷分別被晶體管MN9、10、11和麗12、13、14反射回來(mirror back)。特別是,輸入端Vinp的負(fù)的輸入電壓浪涌將拉低晶體管MNll的公共的源極連接至低于耦合電容器C13上的電壓，從而使連接成二極管形式的晶體管MNll導(dǎo)通以對電容器C13進行放電。晶體管麗11中的電流反射至晶體管MN9和麗10，同樣使所述晶體管MN9和MNlO導(dǎo)通以類似地分別地對電容器Cl 1、12進行放電。晶體管MN12-MN14響應(yīng)輸入端Vinn的電壓降而以相同的方式工作。實質(zhì)上，當(dāng)遇到負(fù)的共模電壓浪涌時，晶體管麗I和麗3的柵極耦合至輸入端Vinp，并且晶體管麗2和MN4的柵極耦合至輸入端Vinn。這使得柵極電壓跟隨負(fù)的輸入共模浪涌以使得斬波器晶體管不被破壞。此外，必須插置與圖1中的從輸出端到輸入端的相同的二極管以在不存在時鐘的情況下保護斬波器晶體管MN1-MN4使其免受大的負(fù)的共模輸入電壓階躍。
圖5類似于圖4，只是晶體管^l-MM中的每一個的體區(qū)耦合至相應(yīng)晶體管的源極，且已經(jīng)除去了第二鎖存器(在輸入端Vinn)。應(yīng)該注意，鎖存器的公共的連接連接到輸入端Vinp，雖然，也可以將所述連接連接到輸入端Vinn，因為差分輸入通常將不是很大，并且Vinp也不一定總是比Vinn更高的電壓。
如圖6所示，如果將第二鎖存器麗sI和麗s2與第一鎖存器麗5和MN6串聯(lián)連接，則可以完成對圖5的電 路的改進。由晶體管MN5和MN6構(gòu)成的第一鎖存器精確地定義了晶體管MN1-MN4的柵極電壓的下一時鐘反轉(zhuǎn)的開始位置。第二鎖存器自動將第一鎖存器的公共源極連接與承載最低電壓的輸入端子Vinp或Vinn連接?，F(xiàn)在當(dāng)出現(xiàn)負(fù)的共模電壓浪涌時，晶體管麗7-MN9將有效地將晶體管^l-MM的柵極耦合至輸入端Vinn和Vinp中的較低者。同樣通過該連接，四個斬波器晶體管可以共享一組時鐘耦合電容器。斬波器晶體管的背柵現(xiàn)在被連接到具有最低電壓的輸入端子。這個拓?fù)浣Y(jié)構(gòu)整體允許差模輸入電壓大于一個二極管的正向電壓壓降。這對于測量放大器可能是有用的，因為允許較大的差模輸入電壓。因為允許更大的差模輸入電壓，所以用于大的負(fù)的共模輸入電壓階躍的輸出-輸入保護二極管現(xiàn)在必須由二極管串聯(lián)鏈代替。在時鐘耦合電容器、公共源極點和背柵上插置串聯(lián)電阻R3-R6，以隔離來自信號線的時鐘線的尖銳時鐘邊緣。
現(xiàn)在參考圖7，可以看到具有高的正共模能力和負(fù)共模能力兩者以及高的差分輸入能力的實施例。在該實施例中，所有的晶體管都在浮置阱中，只是出于清楚的目的，在圖4中所示的相同的特性背對背(to-back)二極管未在圖7中示出。如上所述，在圖7中晶體管MN1-MN4、電容器C11-C22和晶體管MN5-MN8完成與針對圖2中的晶體管MN1-MN4、晶體管麗5-MN8和電容器C1-C4描述的功能相同的功能。晶體管M11-M14、電容器C31-C42和晶體管M15-M18以上述相同的方式工作，其中晶體管麗11與晶體管麗I 一致地導(dǎo)通和截止，晶體管Ml2與晶體管麗2 —致地導(dǎo)通和截止，晶體管Ml3與晶體管麗3 —致地導(dǎo)通和截止，晶體管M14與晶體管MN4 —致地導(dǎo)通和截止。因此，通過使晶體管^l-MM與輸出端OUTP和OUTN隔離且利用晶體管麗I和麗11、麗2和麗12、麗3和麗13以及MN4和麗14的相反的體二極管來保護晶體管MN1-MN4使其免受過大的漏極源極電壓。
如圖8、9和10分別例示出的，電容性耦合輸入斬波器可以用在運算放大器、測量放大器和模數(shù)轉(zhuǎn)換器 中。在圖8和10中，斬波器Ch2將與本發(fā)明相一致，并且在圖9中，斬波器Ch21將與本發(fā)明相一致。應(yīng)當(dāng)注意，輸入斬波器Ch2和Ch21耦合至輸出斬波器(圖8、9和10中的Ch1),雖然不必須直接連接到其上，并且實際上通常在兩個斬波器之間會具有中間電路，例如，如這些圖中所示的至少一個放大器。通常，這些電路以及多種它們的變形是在現(xiàn)有技術(shù)中所公知的，并且因此在本文不做進一步描述，因為對本領(lǐng)域技術(shù)人員而言，這些電路顯而易見。
因此浮置的輸入斬波器由四個晶體管MN1-4構(gòu)成。這些晶體管設(shè)置在隔離的袋(pocket)中。它們的柵極通過串聯(lián)的電容器耦合至?xí)r鐘信號。在圖6的實施例中，通過與輸入鎖存器麗S1、麗s2串聯(lián)的鎖存器麗5、MN6將兩個柵極電壓的最低者固定在兩個輸入連接器的最低電壓上。另一個柵極電壓高一個時鐘電壓。通過這種方式，使斬波器晶體管魯棒地導(dǎo)通和截止。所有其他元件都用于防范在輸入端處的高的和低的電壓浪涌。輸出電容器將斬波器輸出端耦合到放大器或模數(shù)轉(zhuǎn)換器。本發(fā)明的特征是:輸入斬波器隨著共模輸入電壓浮動。這允許大的正的共模輸入幅度，并且在一些實施例中，允許階段性的負(fù)的共模輸入幅度，僅僅受到工藝中的袋和電容器的擊穿電壓的限制。共模輸入電流被小耦合電容器和寄生電容器阻塞。由于斬波，所得到的輸入偏移較低，在微伏量級。
因此，本發(fā)明具有多個方面，所述方面可以按需要單獨實施、或者以各種組合或部分組合實施。雖然出于例示的目的而不是出于限制的目的而在本文中公開并描述了本發(fā)明的優(yōu)選實施例，但本領(lǐng)域技術(shù)人員可以理解的是:在不脫離如由以下的權(quán)利要求的整體寬度所限定的本發(fā)明的精神和范圍的情況下，可以在其中進行形式和細(xì)節(jié)方面的各種變化。
權(quán)利要求
1.一種從差分輸入端Vinp和Vinn傳送差分信號的方法,所述差分輸入端Vinp和Vinn的共模輸入電壓能夠比電源電壓更高，包括: 提供具有第一至第四斬波器晶體管的輸入斬波器，每一個晶體管具有源極、漏極和柵極，所述輸入斬波器具有作為差分輸入端的Vinp和Vinn ； 提供輸出斬波器； 將所述輸入斬波器的差分輸出端Voutp和Voutn電容性地耦合至所述輸出斬波器的差分輸入端； 將時鐘電容性地耦合至所述輸入斬波器，并且將所述時鐘耦合至所述輸出斬波器，所述時鐘具有第一相位以及與所述第一相位相反的第二相位，將所述第一相位電容性地耦合至所述第一和第二晶體管的柵極，并且將所述第二相位電容性地耦合至所述第三和第四晶體管的柵極；以及 提供對所述第一至第四晶體管的柵極的保護以使其免受過大的電壓。
2.根據(jù)權(quán)利要求1所述的方法，其中所述第一至第四晶體管是MOS晶體管，并且其中所述第一和第三晶體管的源極耦合至所述Vinp輸入端，所述第二和第四晶體管的源極耦合至所述Vinn輸入端，所述第一和第四晶體管的漏極耦合至輸入斬波器的輸出端Voutp，并且所述第二和第三晶體管的漏極耦合至所述輸入斬波器的輸出端Voutn。
3.根據(jù)權(quán)利要求2所述的方法，其中提供對所述第一至第四晶體管的柵極的保護以使其免受過大的電壓包括:在所述第一至第四晶體管的各自的柵極與源極之間耦合二極管，一些所述二極管按一極性串聯(lián)連接以限制趨于使各自的晶體管導(dǎo)通的所述柵極源極電壓，并且在各自的源極與漏極之間至少有一個極性相反的二極管。
4.根據(jù)權(quán)利要求2所述的方法，進一步包括:提供對所述第一至第四晶體管的保護以使其免受過大的漏極源極電壓。
5.根據(jù)權(quán)利要求4所述的方法，其中提供對所述第一至第四晶體管的保護以使其免受過大的漏極源極電壓包括:在所述第一和第二晶體管中的每一個晶體管的所述漏極與源極之間耦合二極管或串聯(lián)連接的多個二極管，所述二極管的極性與各自的體二極管的極性相反。
6.根據(jù)權(quán)利要求2所述的方法，進一步包括:提供對所述第一至第四晶體管的保護以使其免受負(fù)的共模輸入電壓階躍。
7.根據(jù)權(quán)利要 求6所述的方法，其中提供對所述第一至第四晶體管的柵極的保護以使其免受過大的電壓包括:當(dāng)在所述輸入端Vinp和Vinn上出現(xiàn)負(fù)的共模電壓浪涌時，將所述第一和第三晶體管的柵極耦合至所述輸入端Vinp，并且將所述第二和第四晶體管的柵極耦合至所述輸入端Vinn。
8.根據(jù)權(quán)利要求7所述的方法，其中將所述第一和第三晶體管的柵極耦合至所述輸入端Vinp包括:在地與所述輸入端Vinp之間電容性地耦合連接成二極管形式的第五晶體管，并且將第一復(fù)制晶體管耦合至所述第一和第三晶體管的柵極，當(dāng)所述輸入端Vinp上的負(fù)的浪涌使所述連接成二極管形式的第五晶體管兩端的電壓反轉(zhuǎn)時，所述第一復(fù)制晶體管復(fù)制所述連接成二極管形式的第五晶體管的導(dǎo)通狀態(tài)以使所述第一復(fù)制晶體管導(dǎo)通，并且其中將所述第二和第四晶體管的柵極耦合至所述輸入端Vinn包括:在地與所述輸入端Vinn之間電容性地耦合連接成二極管形式的第六晶體管，并且將第二復(fù)制晶體管耦合至所述第二和第四晶體管的柵極，當(dāng)所述輸入端Vinn上的負(fù)的浪涌使所述連接成二極管形式的第六晶體管兩端的電壓反轉(zhuǎn)時，所述第二復(fù)制晶體管復(fù)制所述連接成二極管形式的第六晶體管的導(dǎo)通狀態(tài)以導(dǎo)通。
9.根據(jù)權(quán)利要求8所述的方法，進一步包括:通過在所述第一和第二晶體管中的每一個晶體管的漏極與源極之間耦合二極管或串聯(lián)連接的多個二極管，來提供對所述第一至第四晶體管的保護以使其免受過大的漏極源極電壓，所述二極管的極性與所述第一和第二晶體管的各自的體二極管的極性相反。
10.根據(jù)權(quán)利要求6所述的方法，其中提供對所述第一至第四晶體管的柵極的保護以使其免受過大的電壓包括:當(dāng)在所述輸入端Vinp和Vinn上出現(xiàn)負(fù)的共模電壓浪涌時，將所述第一至第四晶體管的柵極耦合至所述輸入端Vinp和所述輸入端Vinn中電壓較低的那一個。
11.根據(jù)權(quán)利要求10所述的方法，其中將所述第一至第四晶體管的柵極耦合至所述輸入端Vinp和所述輸入端Vinn中電壓較低的那一個包括:在地與所述輸入端Vinp和所述輸入端Vinn中電壓較低的那一個之間電容性地耦合連接成二極管形式的第五晶體管，并且將第一個復(fù)制晶體管耦合至所述第一和第二晶體管的柵極，并且將第二復(fù)制晶體管耦合至所述第三和第四晶體管的柵極，當(dāng)所述輸入端Vinp和所述輸入端Vinn中電壓較低的那一個上的負(fù)的浪涌使所述連接成二極管形式的第五晶體管兩端的電壓反轉(zhuǎn)時，所述復(fù)制晶體管復(fù)制所述連接成二極管形式的第五晶體管的導(dǎo)通狀態(tài)以使所述復(fù)制晶體管導(dǎo)通。
12.根據(jù)權(quán)利要求11所述的方法，其中通過提供響應(yīng)于所述輸入端Vinp和Vinn的鎖存器來確定所述輸入端Vinp和Vinn的哪一個電壓較低。
13.根據(jù)權(quán)利要求12所述的方法，進一步包括:通過在所述第一和第二晶體管中的每一個晶體管的漏極與源極之間耦合二極管或串聯(lián)連接的多個二極管，來提供對所述第一至第四晶體管的保護以使其免受過大的漏極源極電壓，所述二極管的極性與所述第一和第二晶體管的各自的體二極管的極性相反。
14.根據(jù)權(quán)利要求6所述的方法，其中提供對所述第一至第四晶體管的柵極的保護以使其免受過大的電壓包括:當(dāng)所述輸入端Vinp和Vinn上出現(xiàn)負(fù)的共模電壓浪涌時，將所述第一至第四晶體管的所述柵極耦合至所述輸入端Vinp或Vinn。
15.根據(jù)權(quán)利要求14所述的方法，其中將所述第一和第二晶體管的柵極耦合至所述輸入端Vinp或Vinn包括:在地與相應(yīng)的所述輸入端Vinp或Vinn之間電容性地稱合連接成二極管形式的第五晶體管，將第一復(fù)制晶體管耦合至所述第一和第二晶體管的柵極，并且將第二復(fù)制晶體管耦合至所述第三和第四晶體管的柵極，當(dāng)耦合至所述連接成二極管形式的第五晶體管的輸入端上的負(fù)的浪涌使所述連接成二極管形式的第五晶體管兩端的電壓反轉(zhuǎn)時，所述復(fù)制晶體管復(fù)制所述連接成二極管形式的第五晶體管的導(dǎo)通狀態(tài)以使所述復(fù)制晶體管導(dǎo)通。
16.根據(jù)權(quán)利要求15所述的方法，進一步包括:通過在所述第一和第二晶體管中的每一個晶體管的漏極與源極之間耦合二極管或串聯(lián)連接的多個二極管，來提供對所述第一至第四晶體管的保護以使其免受過大的漏極源極電壓，所述二極管的極性與所述第一和第二晶體管的各自的體二極管的極性相反。
17.根據(jù)權(quán)利要求15所述的方法，進一步包括:通過提供鎖存器來精確地限定所述第一至第四晶體管的柵極在下一個時鐘反轉(zhuǎn)時的開始電壓，所述鎖存器分別具有與所述第一和第二晶體管的柵極的第一鎖存器連接以及與所述第三和第四晶體管的柵極的第二鎖存器連接。
18.根據(jù)權(quán)利要求2所述的方法，進一步包括: 通過提供第一鎖存器來精確地限定所述晶體管MNl至MN4的柵極在下一個時鐘反轉(zhuǎn)時的開始電壓，所述第一鎖存器分別具有耦合至所述第一和第二晶體管的柵極的第一鎖存器連接以及耦合至所述第三和第四晶體管的柵極的第二鎖存器連接，所述鎖存器具有耦合至所述輸入端Vinp和Vinn之一的公共的連接。
19.根據(jù)權(quán)利要求18所述的方法，進一步包括: 通過分別地在所述第一與第二晶體管的柵極之間提供第一鎖存器、在所述第三與第四晶體管的柵極之間提供第二鎖存器、在所述第五與第六晶體管之間提供第三鎖存器以及在所述第七與第八晶體管之間提供第四鎖存器，來精確限定所述第一至第八晶體管的柵極在下一個時鐘反轉(zhuǎn)時的開始電壓，所述第一鎖存器具有耦合至所述輸入端Vinp的共同的連接，所述第二鎖存器具有耦合至所述輸入端Vinn的公共的連接，所述第三鎖存器具有耦合至所述輸入斬波器的輸出端Voutn的公共的連接， 并且所述第四鎖存器具有耦合至所述輸入斬波器的輸出端Voutp的公共的連接。
全文摘要
本發(fā)明涉及一種完全電容性耦合的輸入斬波器。一種從差分輸入端Vinp和Vinn傳送差分信號的方法，差分輸入端的共模輸入電壓能夠比電源電壓更高，該方法包括提供具有作為差分輸入端的Vinp和Vinn的輸入斬波器；提供輸出斬波器；將輸入斬波器的差分輸出端Voutp和Voutn電容性地耦合至輸出斬波器的差分輸入端；將時鐘電容性地耦合至輸入斬波器，并且將時鐘耦合至輸出斬波器，時鐘具有第一相位以及與第一相位相反的第二相位，將第一相位耦合至第一和第二晶體管的柵極，并且將第二相位耦合至第三和第四晶體管的柵極；以及提供對第一至第四晶體管的柵極的保護以使其免受過大的電壓。公開了各種實施例。
文檔編號H03M3/00GK103166646SQ20121053951
公開日2013年6月19日 申請日期2012年12月13日 優(yōu)先權(quán)日2011年12月14日
發(fā)明者J·H·赫伊吉森, 范欽雯, K·A·A·馬金瓦 申請人:馬克西姆綜合產(chǎn)品公司