專利名稱：環(huán)路濾波器、量化器、數(shù)模轉(zhuǎn)換器以及運算放大器的制作方法
環(huán)路濾波器、量化器、數(shù)模轉(zhuǎn)換器以及運算放大器技術(shù)領(lǐng)域
本發(fā)明有關(guān)于將模擬輸入轉(zhuǎn)換為數(shù)字輸出，更具體地，有關(guān)于Σ Δ模數(shù)轉(zhuǎn)換器， 其包含新穎設(shè)計的環(huán)路濾波器、量化器、數(shù)模轉(zhuǎn)換器、和/或運算放大器。
背景技術(shù)：
當(dāng)前，信息和通信技術(shù)市場正急速發(fā)展，因此，無線通信變得日益重要。目前，已發(fā)展出多種無線通信系統(tǒng)。通常，無線信號由天線接收，從接收的頻譜中選擇所需頻帶。接著， 選擇的所需頻帶經(jīng)過多種信號處理過程，包括模擬濾波、放大、解調(diào)制、模數(shù)轉(zhuǎn)換等。進(jìn)一步的信號處理由數(shù)字電路(例如數(shù)字信號處理器DSP)在數(shù)字域完成。
用于無線通信應(yīng)用的接收機設(shè)計的重要趨勢為更小的產(chǎn)品體積、更低的產(chǎn)品成本以及更長的待機(stand-by)時間?？赏ㄟ^增加集成度以使得產(chǎn)品更小以及更便宜。此即意味著外部元件(例如電感和濾波器)集成于芯片上。因此于接收機上實現(xiàn)的模數(shù)轉(zhuǎn)換器可發(fā)揮重要作用。更具體地，將模數(shù)轉(zhuǎn)換器轉(zhuǎn)移至接收機的天線一側(cè)可使(外部)模擬功能更多的數(shù)字集成至單個芯片上。然而，如此則需求模數(shù)轉(zhuǎn)換器具有高的線性度、動態(tài)范圍和帶寬的能力。
由于連續(xù)時間Σ Δ調(diào)制結(jié)合了固有反鋸齒(ant1-aliasing)濾波、優(yōu)異的線性性能以及低功耗能力，因此對于模數(shù)轉(zhuǎn)換來說連續(xù)時間ΣΛ調(diào)制是較好的技術(shù)。因此，在無線通信系統(tǒng)中，例如GSM/WCDMA系統(tǒng)，連續(xù)時間Σ Δ模數(shù)轉(zhuǎn)換器顯而易見的成為不可或 缺的基本組件(building block)。于是，可于穩(wěn)健和可擴展的DSP內(nèi)處理大部分的前端增益自適應(yīng)和限制(blocker)濾波。
據(jù)此，如何設(shè)計可滿足指定應(yīng)用(例如無線通信接收機)需求的連續(xù)時間Σ Δ模數(shù)轉(zhuǎn)換器成為電路設(shè)計者的一大難題。發(fā)明內(nèi)容
為了設(shè)計出可滿足指定應(yīng)用需求的連續(xù)時間Σ Δ模數(shù)轉(zhuǎn)換器，本發(fā)明提供一種環(huán)路濾波器、量化器、數(shù)模轉(zhuǎn)換器以及運算放大器。
本發(fā)明提供一種環(huán)路濾波器，實現(xiàn)于Σ Δ模數(shù)轉(zhuǎn)換器中，所述環(huán)路濾波器包括 多個串行連接的積分器，包括第一積分器和第二積分器；第一正反饋電阻性元件，置于第一正反饋路徑中，其中所述第一正反饋路徑位于所述第二積分器的第一輸出節(jié)點和所述第一積分器的第一輸入節(jié)點之間；以及第一負(fù)反饋電阻性元件，置于第一負(fù)反饋路徑中，其中所述第一負(fù)反饋路徑位于所述第二積分器的第二輸出節(jié)點和所述第一積分器的所述第二輸入節(jié)點之間。本發(fā)明另提供一種包括如上所述環(huán)路濾波器的Σ Δ模數(shù)轉(zhuǎn)換器。
本發(fā)明另提供一種量化器，實現(xiàn)于Σ Δ模數(shù)轉(zhuǎn)換器中，所述量化器包括一比較電路，用于比較模擬輸入與多個不同的參考電壓，以分別獲得多個比較結(jié)果，其中每個所述比較結(jié)果具有第一邏輯值或者第二邏輯值；以及處理電路，耦接于所述比較電路，用于根據(jù)所述比較結(jié)果產(chǎn)生多個輸出邏輯值，其中當(dāng)所述比較結(jié)果包括至少一個第一邏輯值和至少一個第二邏輯值時，所述處理電路可使相應(yīng)于所述比較結(jié)果一部分中每個比較結(jié)果的輸出邏輯值為所述第一邏輯值，以及可使相應(yīng)于所述比較結(jié)果剩余部分中每個比較結(jié)果的輸出邏輯值為所述第二邏輯值，其中所述比較結(jié)果中所述一部分中的每個比較結(jié)果所對應(yīng)的參考電壓大于所述比較結(jié)果中所述剩余部分中的每個比較結(jié)果所對應(yīng)的參考電壓。本發(fā)明另提供一種數(shù)模轉(zhuǎn)換器，實現(xiàn)于Σ Δ模數(shù)轉(zhuǎn)換器中，所述數(shù)模轉(zhuǎn)換器包括至少一個數(shù)模轉(zhuǎn)換單元，其中每個數(shù)模轉(zhuǎn)換單元依據(jù)時鐘信號操作以將輸入比特轉(zhuǎn)換成一模擬輸出信號，其中每個數(shù)模轉(zhuǎn)換單元包括電容性裝置；電阻性裝置，用于將所述模擬輸出信號輸出至所述Σ Δ模數(shù)轉(zhuǎn)換器的運算放大器輸入端；以及切換裝置，耦接于所述電容性裝置和所述電阻性裝置之間，用于當(dāng)所述時鐘信號處于第一邏輯電平時，斷開所述電容性裝置和所述電阻性裝置間的連接且將電源與所述電容性裝置連接以對所述電容性裝置預(yù)充電，以及用于當(dāng)所述時鐘信號處于與所述第一邏輯電平不同的第二邏輯電平時， 斷開所述電源與所述電容性裝置的連接且將所述電阻性裝置與所述電容性裝置連接以產(chǎn)生相應(yīng)于所述輸入比特的所述模擬輸出信號；其中所述電阻性裝置耦接于所述運算放大器的輸入端和所述切換裝置之間。本發(fā)明另提供一種包括如上所述數(shù)模轉(zhuǎn)換器的Σ Δ模數(shù)轉(zhuǎn)換器。
本發(fā)明另提供一種運算放大器，實現(xiàn)于Σ Δ模數(shù)轉(zhuǎn)換器中，所述運算放大器包括第一信號處理區(qū)塊，耦接于所述運算放大器的輸入端和輸出端之間；第二信號處理區(qū)塊，耦接于所述運算放大器的所述輸入端和所述輸出端之間，其中與所述第一信號處理區(qū)塊相比，所述第二信號處理區(qū)塊具有較低增益和較高帶寬；第一電流鉗位電路，耦接于所述第一信號處理區(qū)塊，用于鉗位提供至所述第一信號處理區(qū)塊的第一偏置電流；以及第二電流鉗位電路，耦接于所述第二信號處理區(qū)塊，用于鉗位提供至所述第二信號處理區(qū)塊的第二偏置電流。本發(fā)明另提供一種包括如上所述運算放大器的環(huán)路濾波器、及包括如上所述運算放大器的Σ Δ模數(shù)轉(zhuǎn)換器。
本發(fā)明可滿足無線通信接收機應(yīng)用的需求，能夠更好減小環(huán)路濾波器電阻器的大小，形成無泡沫錯誤的溫度計碼，且本發(fā)明提出的運算放大器和反饋數(shù)模換器配置，可降低諧波失真。
以下為根據(jù)多個圖式對本發(fā)明的較佳實施例進(jìn)行詳細(xì)描述，本領(lǐng)域技術(shù)人員閱讀后應(yīng)可明確了解本發(fā)明的目的。


圖
圖
圖
圖
圖
圖
圖
圖
圖
圖10為根據(jù)本發(fā)明補償電容性元件Cc的第一示范位置示意圖。
圖11為根據(jù)本發(fā)明補償電容性元件C。的第二示范位置示意圖。
具體實施方式
在說明書及申請專利權(quán)利要求當(dāng)中使用了某些詞匯來指稱特定的元件。所屬領(lǐng)域中具有通常知識者應(yīng)可理解，硬件制造商可能會用不同的名詞來稱呼同一個元件。本說明書及申請專利權(quán)利要求并不以名稱的差異來作為區(qū)分元件的方式，而是以元件在功能上的差異來作為區(qū)分的準(zhǔn)則。在通篇說明書及權(quán)利要求當(dāng)中所提及的“包含”為開放式的用語， 故應(yīng)解釋成“包含但不限定于”。以外，“耦接”一詞在此為包含任何直接及間接的電氣連接手段。因此，若文中描述第一裝置耦接于第二裝置，則代表該第一裝置可直接電氣連接于該第二裝置，或透過其它裝置或連接手段間接地電氣連接至該第二裝置。
圖1為根據(jù)本發(fā)明示范實施例的連續(xù)時間Σ Δ模數(shù)轉(zhuǎn)換器的方塊示意圖。連續(xù)時間Σ Δ模數(shù)轉(zhuǎn)換器100包括加法器102、環(huán)路濾波器104、量化器106、動態(tài)元件匹配(dynamic element matching, DEM)電路 108、鎖存器 110 以及數(shù)模轉(zhuǎn)換器(Digital to Analog Converter, DAC) 112。加法器102將模擬輸入S_IN和DAC輸出DAC_0UT之差輸出至環(huán)路濾波器104。環(huán)路濾波器104根據(jù)所需噪聲轉(zhuǎn)移函數(shù)(noise transfer function, NTF) 進(jìn)行設(shè)計，并且通過運算放大器和RC元件實現(xiàn)。舉例而言，環(huán)路濾波器104包括一個或多個積分器。環(huán)路濾波器104的輸出經(jīng)量化器106處理以獲取數(shù)字輸出S_0UT。
在此示范實施例中，DAC 112通過多比特開關(guān)電容(switched-capacitor)DAC實現(xiàn)而非由單比特DAC實現(xiàn)。此處選擇多比特DAC可實現(xiàn)在NTF中具有適度頻帶外增益(例如7. 56dB)的低階環(huán)路濾波器，其中的適度頻帶外增益可提供例如96dB的信號量化噪聲比率(signal-to-quantization-noise ratio, SQNR)。緊湊的環(huán)路濾波器可使得具有較少的信號路由和雜散電容(stray capacitance),其中由于運算放大器的輸入寄生電容 (parasitic capacitance)使得運算放大器的帶寬惡化,因此雜散電容更易于存在于高速操作中。此示范實施例中的DAC 112使用多比特DAC結(jié)構(gòu)實現(xiàn)，因此DAC 112包括多個DAC 單元，每個DAC單元將一個輸入比特轉(zhuǎn)化為一個模擬輸出信號。由于多重DAC單元的有限的匹配特性，采用線性化技術(shù)(例如動態(tài)元件匹配)以調(diào)整不匹配。因此采用DEM電路108以平均DAC 112中DAC單元間的不匹配。如圖1所示，示范DEM電路108包括計數(shù)器114和復(fù)用器116。計數(shù)器114根據(jù)量化器106的處理結(jié)果產(chǎn)生選擇信號PTR，復(fù)用器116通過參考選擇信號PTR將量化器106的處理結(jié)果轉(zhuǎn)送至選擇的DAC單元進(jìn)行數(shù)模轉(zhuǎn)換。舉例而言， 通過采用包含多個開關(guān)元件的開關(guān)矩陣以實現(xiàn)復(fù)用器116。圖2為圖1所示的復(fù)用器116 的示范實施的示意圖。圖2中的每個圓圈表示一個開關(guān)元件。假定DAC 112有八個DAC單元。因此，輸出比特M0-M7將分別被轉(zhuǎn)送至DAC單元以進(jìn)行數(shù)模轉(zhuǎn)換。更具體地，開關(guān)矩陣實質(zhì)上是八個8選I復(fù)用器單元的聯(lián)合體，每個8選I復(fù)用器由選擇信號PTR控制。八個 8選I復(fù)用器單元的輸出可分別作為輸出比特M0-M7 ;即是，基于選擇信號PTR的設(shè)置和8 選I復(fù)用器單元的實際配置，每個8選I復(fù)用器單元從輸入比特Q0-Q6和接地電平GND中選擇其中之一作為復(fù)用器輸出，即作為相應(yīng)的輸出比特。如圖2所示，選擇信號PTR所作的當(dāng)前選擇可使輸入比特Q0-Q6和接地電平GND分別作為輸出比特M0-M7 ;然而，若選擇信號 PTR轉(zhuǎn)移至下一位置，則選擇信號PTR所作的新選擇可使輸入比特Q0-Q6和接地電平GND分別作為輸出比特M1-M7和MO。在量化器106的處理結(jié)果具有兩個比特QO和Ql的例子中， 圖2中所示的選擇信號PTR所作的當(dāng)前選擇可使輸入比特QO和Ql分別作為輸出比特MO 和Ml ；以及選擇信號PTR所作的下一個選擇可使輸入比特QO和Ql分別作為輸出比特M2和 M3。當(dāng)以循環(huán)(rotation)的方式選擇DAC單元時，在每個模數(shù)轉(zhuǎn)換周期中可有效配置DAC 單元，因此可減弱固有元件的不匹配效應(yīng)。
如圖1所示，鎖存器110位于DAC 112和DEM電路108之間。在此示范實施例中， 鎖存器110用于保持復(fù)用器114的輸出，以便DEM電路108提前計算選擇信號PTR用于下一個周期。因此，DEM電路108可使全部周期均有效工作。
由于本發(fā)明并非致力于DEM電路108和鎖存器110的設(shè)計，因此簡潔起見，不再進(jìn)一步贅述。另一方面，本發(fā)明提出了圖1所示的示范連續(xù)時間Σ Λ模數(shù)轉(zhuǎn)換器100中包含的環(huán)路濾波器104、量化器106和DAC 112的新穎性設(shè)計。進(jìn)一步描述如下。
圖3為圖1所示環(huán)路濾波器104的示范實施的示意圖。在此示范實施中，環(huán)路濾波器104是使用反契比雪夫(inverse-Chebyshev)噪聲轉(zhuǎn)移函數(shù)的3階前饋(feed-forward) 環(huán)路濾波器，且包括多個串行連接的積分器302、304和306，其中積分器304可稱為第一積分器，積分器306可稱為第二積分器。經(jīng)由節(jié)點NA和NB，DAC 112的輸出反饋至環(huán)路濾波器104，其中節(jié)點NA和NB處的互連可作為圖1中所示的加法器102，用于根據(jù)DAC 112的 DAC輸出調(diào)整環(huán)路濾波器104的實際輸入。此外，負(fù)反饋電阻性元件Rn和1^’分別位于積分器304和306間的負(fù)反饋路徑中。每個負(fù)反饋電阻性元件形成一個諧振器，該諧振器可在噪聲轉(zhuǎn)移函數(shù)中于特定頻率(例如2MHz)附近形成一個缺口(notch);然而，由于反饋系數(shù)通常非常小，因此需要大的電阻值以實現(xiàn)每個負(fù)反饋電阻性元件，負(fù)反饋電阻性元件可能占據(jù)較大的芯片面積。為了解決此問題，本發(fā)明提出使用位于積分器304和306間各自正反饋路徑中的附加正反饋電阻性元件。更具體地，如圖3所示，一個正反饋電阻性元件Rp (也稱為第一正反饋電阻性元件)耦接于積分器306的第一輸出節(jié)點(_)和積分器304的第一輸入節(jié)點(_)間，另一個正反饋電阻性元件Rp’(也稱為第二正反饋電阻性元件)耦接于積分器306的第二輸出節(jié)點(+)和積分器304的第二輸入節(jié)點(+ )間，負(fù)反饋電阻性元件 Rn(也稱為第一負(fù)反饋電阻性元件)耦接于積分器306的第二輸出節(jié)點(+)和積分器304的第一輸入節(jié)點(_)間，負(fù)反饋電阻性元件Rn’(也稱為第二負(fù)反饋電阻性元件)耦接于積分器306的第一輸出節(jié)點(_)和積分器304的第二輸入節(jié)點(+)間。
在每個正反饋電阻性元件具有適當(dāng)?shù)碾娮柚翟O(shè)定下，可據(jù)此獲得一個較大的有效電阻值。在本實施例中，設(shè)置正反饋電阻性元件Rp的電阻值大于負(fù)反饋電阻性元件Rn的電阻值；并且，設(shè)置正反饋電阻性元件Rp’的電阻值大于負(fù)反饋電阻性元件Rn’的電阻值。參考圖4，圖4為示范電路模型?？墒褂脠D4中的示范電路模型估測有效電阻值。S域的轉(zhuǎn)移函數(shù)H(S)可表述為_] HiS)=Mk~iirn
在上述方程式(I)中，C表示反饋電容的電容值，R1表示負(fù)反饋電阻性元件的電阻值，R2表示正反饋電阻性元件的電阻值。因此，負(fù)反饋電阻性元件和正反饋電阻性元件組合的有效電阻值Reff可表述如下
權(quán)利要求
1.ー種數(shù)模轉(zhuǎn)換器，實現(xiàn)于Σ Δ模數(shù)轉(zhuǎn)換器中，所述數(shù)模轉(zhuǎn)換器包括至少ー個數(shù)模轉(zhuǎn)換單元，其中每個數(shù)模轉(zhuǎn)換単元依據(jù)時鐘信號將輸入比特轉(zhuǎn)換成模擬輸出信號，每個數(shù)模轉(zhuǎn)換單元包括 電容性裝置； 電阻性裝置，用于將所述模擬輸出信號輸出至所述Σ Δ模數(shù)轉(zhuǎn)換器的運算放大器輸入端；以及 切換裝置，耦接于所述電容性裝置和所述電阻性裝置之間，用于當(dāng)所述時鐘信號處于第一邏輯電平時，斷開所述電容性裝置和所述電阻性裝置間的連接且將電源與所述電容性裝置連接以對所述電容性裝置預(yù)充電，以及用于當(dāng)所述時鐘信號處于與所述第一邏輯電平不同的第二邏輯電平時，斷開所述電源與所述電容性裝置的連接且將所述電阻性裝置與所述電容性裝置連接以產(chǎn)生相應(yīng)于所述輸入比特的所述模擬輸出信號； 其中所述電阻性裝置耦接于所述運算放大器的輸入端和所述切換裝置之間。
2.根據(jù)權(quán)利要求I所述的數(shù)模轉(zhuǎn)換器，其特征在于，包括依據(jù)所述時鐘信號操作的多個數(shù)模轉(zhuǎn)換單元，以同時將多個輸入比特分別轉(zhuǎn)換成多個模擬輸出信號。
3.根據(jù)權(quán)利要求I所述的數(shù)模轉(zhuǎn)換器，其特征在于 所述電源包括第一供應(yīng)電壓和第二供應(yīng)電壓； 所述電容性裝置包括第一電容性元件，耦接于接地節(jié)點和第一節(jié)點之間；以及第ニ電容性元件，耦接于所述接地節(jié)點和第二節(jié)點之間； 所述電阻性裝置包括第一電阻性元件和第二電阻性元件； 所述切換裝置包括第一切換器，耦接于所述第一供應(yīng)電壓和所述第一節(jié)點之間；第ニ切換器，耦接于所述第二供應(yīng)電壓和所述第二節(jié)點之間，其中當(dāng)所述時鐘信號為所述第ー邏輯電平時，所述第一切換器和所述第二切換器均為導(dǎo)通狀態(tài)；第三切換器，耦接于所述第一電阻性元件和所述第一節(jié)點之間；第四切換器，耦接于所述第二電阻性元件和所述第ニ節(jié)點之間，其中當(dāng)所述時鐘信號為所述第二邏輯電平且所述輸入比特為第一邏輯值吋，所述第三切換器和所述第四切換器均導(dǎo)通；第五切換器，耦接于所述第一電阻性元件和所述第二節(jié)點之間；第六切換器，耦接于所述第二電阻性元件和所述第一節(jié)點之間，其中當(dāng)所述時鐘信號為所述第二邏輯電平且所述輸入比特為與所述第一邏輯值不同的第二邏輯值時，所述第五切換器和所述第六切換器均導(dǎo)通。
4.根據(jù)權(quán)利要求I所述的數(shù)模轉(zhuǎn)換器，其特征在于，所述ΣΔ模數(shù)轉(zhuǎn)換器為連續(xù)時間Σ Δ模數(shù)轉(zhuǎn)換器。
5.ー種Σ Δ模數(shù)轉(zhuǎn)換器，其特征在于包括如權(quán)利要求I所述的數(shù)模轉(zhuǎn)換器。
6.根據(jù)權(quán)利要求5所述的ΣΔ模數(shù)轉(zhuǎn)換器，其特征在于進(jìn)一歩包括環(huán)路濾波器，所述環(huán)路濾波器耦接于所述數(shù)模轉(zhuǎn)換器，用于接收所述Σ Δ模數(shù)轉(zhuǎn)換器的模擬輸入信號與所述數(shù)模轉(zhuǎn)換器的所述模擬輸出信號之差，所述環(huán)路濾波器包括 多個串行連接的積分器，包括第一積分器和第二積分器； 第一正反饋電阻性元件，置于第一正反饋路徑中，其中所述第一正反饋路徑位于所述第二積分器的第一輸出節(jié)點和所述第一積分器的第一輸入節(jié)點之間；以及 第一負(fù)反饋電阻性元件，置于第一負(fù)反饋路徑中，其中所述第一負(fù)反饋路徑位于所述第二積分器的第二輸出節(jié)點和所述第一積分器的所述第一輸入節(jié)點之間。
7.根據(jù)權(quán)利要求6所述的環(huán)路濾波器，其特征在干，所述第一正反饋電阻性元件的電阻值大于所述第一負(fù)反饋電阻性元件的電阻值。
8.根據(jù)權(quán)利要求6所述的環(huán)路濾波器，其特征在干，進(jìn)ー步包括 第二正反饋電阻性元件，置于第二正反饋路徑中，其中所述第二正反饋路徑位于所述第二積分器的所述第二輸出節(jié)點和所述第一積分器的第二輸入節(jié)點之間；以及 第二負(fù)反饋電阻性元件，置于第二負(fù)反饋路徑中，其中所述第二負(fù)反饋路徑位于所述第二積分器的所述第一輸出節(jié)點和所述第一積分器的所述第二輸入節(jié)點之間。
9.根據(jù)權(quán)利要求8所述的環(huán)路濾波器，其特征在于，所述第一正反饋電阻性元件的電阻值大于所述第一負(fù)反饋電阻性元件的電阻值，以及所述第二正反饋電阻性元件的電阻值大于所述第二負(fù)反饋電阻性元件的電阻值。
10.根據(jù)權(quán)利要求5或6所述的環(huán)路濾波器，其特征在于，所述ΣΔ模數(shù)轉(zhuǎn)換器為連續(xù)時間Σ Λ模數(shù)轉(zhuǎn)換器。
全文摘要
一種數(shù)模轉(zhuǎn)換器，包括至少一個數(shù)模轉(zhuǎn)換單元，每個數(shù)模轉(zhuǎn)換單元依據(jù)時鐘信號將輸入比特轉(zhuǎn)換成模擬輸出信號，每個數(shù)模轉(zhuǎn)換單元包括電容性裝置；電阻性裝置，將所述模擬輸出信號輸出至ΣΔ模數(shù)轉(zhuǎn)換器的運算放大器輸入端；以及切換裝置，耦接于電容性裝置和電阻性裝置之間，用于當(dāng)時鐘信號處于第一邏輯電平時，斷開電容性裝置和電阻性裝置間的連接且將電源與電容性裝置連接以對電容性裝置預(yù)充電，以及用于當(dāng)時鐘信號處于與第一邏輯電平不同的第二邏輯電平時，斷開電源與電容性裝置的連接且將電阻性裝置與電容性裝置連接以產(chǎn)生相應(yīng)于輸入比特的模擬輸出信號；其中電阻性裝置耦接于運算放大器的輸入端和切換裝置之間。
文檔編號H03L7/085GK102983864SQ201210347720
公開日2013年3月20日 申請日期2009年8月17日 優(yōu)先權(quán)日2008年9月16日
發(fā)明者黃勝瑞, 林永裕 申請人:聯(lián)發(fā)科技股份有限公司