專(zhuān)利名稱(chēng)：一種可變類(lèi)型的Sigma-Delta調(diào)制器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明屬于CMOS模數(shù)轉(zhuǎn)換器技術(shù)領(lǐng)域，特別涉及一種可變類(lèi)型的Sigma-Delta調(diào)制器。
背景技術(shù)：
模數(shù)轉(zhuǎn)換器(Analog-to-Digital convertor,ADC)是連接現(xiàn)實(shí)模擬世界和虛擬數(shù)字世界的橋梁，在現(xiàn)代信號(hào)處理中具有非常重要的作用，廣泛用于數(shù)字音頻、數(shù)字電子、圖像編碼及頻率合成等領(lǐng)域。近年來(lái)，隨著對(duì)高精度ADC需求的不斷増加，加上傳統(tǒng)奈奎斯特ADC難以實(shí)現(xiàn)高分辨率的模數(shù)轉(zhuǎn)換，使得Sigma-Delta ADC成為模數(shù)轉(zhuǎn)換器領(lǐng)域的研究熱點(diǎn)。自二十世紀(jì)六十年代誕生以來(lái)，Sigma-Delta調(diào)制技術(shù)經(jīng)過(guò)長(zhǎng)期發(fā)展，已成為超大規(guī)模 集成電路系統(tǒng)中實(shí)現(xiàn)高性能模數(shù)轉(zhuǎn)換接ロ電路的ー個(gè)主流技術(shù)?；赟igma-Delta調(diào)制技術(shù)的Sigma-Delta調(diào)制器應(yīng)用過(guò)采樣技術(shù)和噪聲整形技術(shù),把量化噪聲推向高頻,從而顯著提高ADC的信噪比。Sigma-Delta調(diào)制器主要由一個(gè)A/D轉(zhuǎn)換器、一個(gè)D/A轉(zhuǎn)換器和一系列積分器組成，如附圖I所示。其中，積分器的個(gè)數(shù)決定了 Sigma-Delta調(diào)制器的階數(shù)。例如，單環(huán)調(diào)制器中有兩個(gè)積分器串聯(lián)，則此單環(huán)Sigma-Delta調(diào)制器就是ー個(gè)單環(huán)ニ階Sigma-Delta調(diào)制器。Sigma-Delta調(diào)制器的主要性能指標(biāo)有動(dòng)態(tài)范圍(Dynamic Range, DR)、信噪比(Signal-to-Noise Ratio, SNR)和有效位數(shù)(Effective Number of Bits, ΕΝ0Β)等。其中DR是指轉(zhuǎn)換器最大輸入信號(hào)和能檢測(cè)到的最小輸入信號(hào)能量的比值；SNR是指在一定的輸入幅度時(shí)，轉(zhuǎn)換器輸出信號(hào)能量與噪聲能量的比值；ΕΝ0Β根據(jù)轉(zhuǎn)換器的實(shí)際SNR值來(lái)計(jì)算，與SNR密切相關(guān)。Sigma-Delta調(diào)制器可分為連續(xù)時(shí)間型和離散時(shí)間型兩種類(lèi)型。附圖2展示了簡(jiǎn)單的ー階離散時(shí)間型Sigma-Delta調(diào)制器，其采用的積分器結(jié)構(gòu)是開(kāi)關(guān)電容電路。離散時(shí)間型Sigma-Delta調(diào)制器具有良好的線(xiàn)性度，能容忍較大的時(shí)鐘抖動(dòng)，且積分器的増益系數(shù)比較穩(wěn)定；但為了滿(mǎn)足精度和速度的要求，調(diào)制器中第一級(jí)積分器需要高單位增益帶寬的運(yùn)算放大器，一般需要5-10倍的時(shí)鐘頻率，以完成電荷在ー個(gè)周期內(nèi)從采樣電容到積分電容的轉(zhuǎn)移。因此，離散時(shí)間型Sigma-Delta調(diào)制器多應(yīng)用于音頻等低頻領(lǐng)域，不適合應(yīng)用于高頻領(lǐng)域。附圖3展示了簡(jiǎn)單的一階連續(xù)時(shí)間型Sigma-Delta調(diào)制器，其采用的積分器結(jié)構(gòu)是有源RC電路。連續(xù)時(shí)間型Sigma-Delta調(diào)制器采用固定電阻代替開(kāi)關(guān)電容，利用RC電路方式完成積分功能，故對(duì)運(yùn)算放大器的單位增益帶寬要求不高，一般為系統(tǒng)的時(shí)鐘頻率即可。因此,連續(xù)時(shí)間型Sigma-Delta調(diào)制器特別適合應(yīng)用于高頻領(lǐng)域。連續(xù)時(shí)間型Sigma-Delta調(diào)制器的缺點(diǎn)是由于有源RC積分器中電阻和電容的值容易受CMOS加工エ藝影響，RC時(shí)間常數(shù)偏差往往可達(dá)到40%，因此會(huì)導(dǎo)致噪聲傳遞函數(shù)發(fā)生偏差，對(duì)調(diào)制器性能的影響較大。為了解決現(xiàn)有技術(shù)中的優(yōu)化折衷，本發(fā)明根據(jù)連續(xù)時(shí)間型和離散時(shí)間型Sigma-Delta調(diào)制器各自適用的領(lǐng)域,提供一種可變類(lèi)型的Sigma-Delta調(diào)制器在低頻領(lǐng)域，選擇離散時(shí)間型Sigma-Delta調(diào)制器完成調(diào)制器功能；在高頻領(lǐng)域，選擇連續(xù)時(shí)間型Sigma-Delta調(diào)制器完成調(diào)制器功能。

發(fā)明內(nèi)容
鑒于現(xiàn)有技術(shù)存在的不足，本發(fā)明目的g在提供一種可變類(lèi)型的Sigma-Delta調(diào)制器，該調(diào)制器 應(yīng)用在高頻領(lǐng)域時(shí)，可選擇連續(xù)時(shí)間型Sigma-Delta調(diào)制器完成調(diào)制器功能，避免由于離散時(shí)間型Sigma-Delta調(diào)制器中運(yùn)放帶寬無(wú)法滿(mǎn)足要求而導(dǎo)致調(diào)制器系統(tǒng)性能的下降；應(yīng)用在低頻領(lǐng)域時(shí)，可選擇離散時(shí)間型Sigma-Delta調(diào)制器完成調(diào)制器功能，避免由于連續(xù)時(shí)間型Sigma-Delta調(diào)制器中RC時(shí)間常數(shù)偏差噪聲導(dǎo)致調(diào)制器系統(tǒng)性能的下降。本發(fā)明通過(guò)如下技術(shù)方案實(shí)現(xiàn)一種可變類(lèi)型的Sigma-Delta調(diào)制器，其具有連續(xù)時(shí)間型和離散時(shí)間型兩種類(lèi)型的Sigma-Delta調(diào)制器工作模式，其特征在于包括第一積分器、第二積分器、量化器、反饋數(shù)模轉(zhuǎn)換器和開(kāi)關(guān)SI ;所述第一積分器與所述第二積分器連接；所述第二積分器與所述量化器連接；所述量化器用于對(duì)所述第二積分器的輸出進(jìn)行量化；所述反饋數(shù)模轉(zhuǎn)換器連接于所述量化器與所述第一積分器、所述第二積分器之間，用于對(duì)第一積分器、第二積分器進(jìn)行反饋；所述第一積分器包括第一開(kāi)關(guān)電容積分器和第一有源RC積分器，所述第二積分器包括第二開(kāi)關(guān)電容積分器和第二有源RC積分器；所述第一積分器和第二積分器均分別具有開(kāi)關(guān)電容積分器和有源RC積分器兩種類(lèi)型的工作模式；所述第一開(kāi)關(guān)電容積分器包括采樣電容Ca、積分電容Cl、開(kāi)關(guān)ckl、ck2、ckl_d和運(yùn)算放大器ampl ;所述第一有源RC積分器包括電阻Ral、電容Cl和運(yùn)算放大器ampl ;所述第二開(kāi)關(guān)電容積分器包括采樣電容Cb、積分電容C2、開(kāi)關(guān)ckl、ck2、ckl_d和運(yùn)算放大器amp2 ;所述第二有源RC積分器包括電阻Ra2、電容C2和運(yùn)算放大器amp2 ；所述開(kāi)關(guān)ckl、ck2、ckl_d均為CMOS互補(bǔ)開(kāi)關(guān)，均由兩相非交疊時(shí)鐘控制；所述開(kāi)關(guān)SI為雙向開(kāi)關(guān)，用于選擇所述第一積分器和第二積分器工作模式的類(lèi)型，所述選擇是在所述開(kāi)關(guān)電容積分器和有源RC積分器兩種類(lèi)型的工作模式中選擇ー種；所述開(kāi)關(guān)SI由芯片外部輸入信號(hào)控制，由用戶(hù)根據(jù)實(shí)際應(yīng)用場(chǎng)合選擇控制。本發(fā)明還提供了 由所述雙向開(kāi)關(guān)SI選擇離散時(shí)間型Sigma-Delta調(diào)制器或連續(xù)時(shí)間型Sigma-Delta調(diào)制器完成調(diào)制器功能。所述第一開(kāi)關(guān)電容積分器和第一有源RC積分器共用所述運(yùn)算放大器ampl和積分電容Cl ;所述第二開(kāi)關(guān)電容積分器和第二有源RC積分器共用所述運(yùn)算放大器amp2和積分電容C2。所述量化器的時(shí)鐘頻率由所述開(kāi)關(guān)SI進(jìn)行選擇。在高頻領(lǐng)域選擇連續(xù)時(shí)間型Sigma-Delta調(diào)制器工作模式完成調(diào)制器功能，在低頻領(lǐng)域選擇離散時(shí)間型Sigma-Delta調(diào)制器工作模式完成調(diào)制器功能。


圖I是Sigma-Delta調(diào)制器的結(jié)構(gòu)框圖。圖2是ー階離散時(shí)間型Sigma-Delta調(diào)制器結(jié)構(gòu)框圖。圖3是ー階連續(xù)時(shí)間型Sigma-Delta調(diào)制器結(jié)構(gòu)框圖。圖4是本發(fā)明設(shè)計(jì)的可變類(lèi)型的Sigma-Delta調(diào)制器的電路原理圖。圖5是開(kāi)關(guān)SI選擇連續(xù)時(shí)間型Sigma-Delta調(diào)制器結(jié)構(gòu)框圖。圖6是ニ階離散時(shí)間型Sigma-Delta調(diào)制器輸出的功率譜密度。圖7是RC時(shí)間常數(shù)偏差對(duì)ニ階離散時(shí)間型Sigma-Delta調(diào)制器SNR的影響。圖8是開(kāi)關(guān)SI選擇離散時(shí)間型Sigma-Delta調(diào)制器結(jié)構(gòu)框圖。
圖9是ニ階連續(xù)時(shí)間型Sigma-Delta調(diào)制器輸出的功率譜密度。
具體實(shí)施例方式下面結(jié)合附圖和實(shí)施案例對(duì)本發(fā)明作進(jìn)ー步的說(shuō)明。本發(fā)明設(shè)計(jì)的ー種可變類(lèi)型的Sigma-Delta調(diào)制器，是用戶(hù)可根據(jù)調(diào)制器的具體應(yīng)用場(chǎng)合，選擇連續(xù)時(shí)間型或者離散時(shí)間型Sigma-Delta調(diào)制器完成調(diào)制器功能。當(dāng)輸入信號(hào)頻率較高時(shí)，為保證一定的過(guò)采樣率，系統(tǒng)的時(shí)鐘頻率也較高，因此離散時(shí)間型Sigma-Delta調(diào)制器中的運(yùn)放帶寬不能滿(mǎn)足5_10倍的時(shí)鐘頻率，此時(shí)選擇連續(xù)時(shí)間型Sigma-Delta調(diào)制器完成調(diào)制功能。當(dāng)輸入信號(hào)頻率較低吋，為保證一定的過(guò)采樣率，系統(tǒng)的時(shí)鐘頻率也較低，為避免連續(xù)時(shí)間型Sigma-Delta調(diào)制器中RC時(shí)間常數(shù)偏差的影響，選擇離散時(shí)間型Sigma-Delta調(diào)制器完成調(diào)制功能,此時(shí)調(diào)制器中運(yùn)放的帶寬已大于5_10倍的采樣頻率。本發(fā)明的優(yōu)點(diǎn)在于用戶(hù)可根據(jù)實(shí)際應(yīng)用場(chǎng)合對(duì)調(diào)制器的類(lèi)型進(jìn)行選擇，即高頻領(lǐng)域使用連續(xù)時(shí)間型Sigma-Delta調(diào)制器，低頻領(lǐng)域使用離散時(shí)間型Sigma-Delta調(diào)制器。本發(fā)明設(shè)計(jì)的可變類(lèi)型的Sigma-Delta調(diào)制器的電路原理如附圖4所示，包含第一積分器、第二積分器、量化器和反饋數(shù)模轉(zhuǎn)換器。所述第一積分器包括四個(gè)開(kāi)關(guān)SI、兩個(gè)開(kāi)關(guān)ckl_d、兩個(gè)開(kāi)關(guān)ckl、兩個(gè)開(kāi)關(guān)ck2、運(yùn)算放大器amp I、兩個(gè)采樣電容Ca、兩個(gè)積分電容Cl，兩個(gè)采樣電阻Ral，用于對(duì)輸入信號(hào)進(jìn)行積分。所述第二積分器包括四個(gè)開(kāi)關(guān)SI、兩個(gè)開(kāi)關(guān)ckl_d、兩個(gè)開(kāi)關(guān)ckl、兩個(gè)開(kāi)關(guān)ck2、運(yùn)算放大器amp2、兩個(gè)采樣電容Cb、兩個(gè)積分電容C2，兩個(gè)采樣電阻Ra2，用于對(duì)所述第一積分器的輸出進(jìn)行積分。所述量化器包括一個(gè)開(kāi)關(guān)SI、可供選擇的時(shí)鐘頻率CLK_C和CLK_D、動(dòng)態(tài)比較器和RS觸發(fā)器，用于對(duì)所述第二積分器的輸出進(jìn)行量化。所述反饋數(shù)模轉(zhuǎn)換器包括四個(gè)正反饋電平VREF+、四個(gè)負(fù)反饋電平VREF-、四個(gè)由Qn控制的開(kāi)關(guān)、四個(gè)由Qp控制的開(kāi)關(guān)、兩個(gè)反饋電阻Rbl、兩個(gè)反饋電阻Rb2、兩個(gè)正反饋電平Qn和兩個(gè)負(fù)反饋電平Qp，四個(gè)開(kāi)關(guān)ck2_d，用于對(duì)所述第一積分器、第二積分器進(jìn)行反饋。電路的具體連接方式為輸入信號(hào)Vin+連接到第一個(gè)SI開(kāi)關(guān)，輸入信號(hào)VIN_連接第二個(gè)SI開(kāi)關(guān)，第一個(gè)SI開(kāi)關(guān)的另兩個(gè)選擇端分別連接第一個(gè)ckl_d開(kāi)關(guān)的一端和第一個(gè)Ral電阻的一端，第一個(gè)Ral電阻的另一端連接到第三個(gè)SI開(kāi)關(guān)的一個(gè)選擇端，第一個(gè)ckl_d開(kāi)關(guān)的另一端連接到第一個(gè)Ca采樣電容，第一個(gè)Ca采樣電容的另一端連接第一個(gè)ck2開(kāi)關(guān)和第一個(gè)ckl開(kāi)關(guān)，第一個(gè)ck2開(kāi)關(guān)的另一端連接到第三個(gè)SI開(kāi)關(guān)的另ー個(gè)選擇端；第二個(gè)SI開(kāi)關(guān)的另兩個(gè)選擇端分別連接第二個(gè)ckl_d開(kāi)關(guān)的一端和第二個(gè)Ral電阻的一端，第二個(gè)ckl_d開(kāi)關(guān)的一端連接第二個(gè)Ca米樣電容的一端,第二個(gè)Ca米樣電容的另ー端連接到第二個(gè)ck2開(kāi)關(guān)和第二個(gè)ckl開(kāi)關(guān)，第二個(gè)ck2開(kāi)關(guān)連接到第四個(gè)SI開(kāi)關(guān)的ー個(gè)選擇端，第二個(gè)Ral電阻連接到第四個(gè)開(kāi)關(guān)SI的另ー個(gè)選擇端；第一個(gè)ckl開(kāi)關(guān)的另一端與第二個(gè)ckl開(kāi)關(guān)的另一端相連,第三個(gè)SI開(kāi)關(guān)的一端連接到運(yùn)放ampl的正輸入端,第四個(gè)SI開(kāi)關(guān)的一端連接到運(yùn)放ampl的負(fù)輸入端,第一個(gè)Cl積分電容連接運(yùn)放的正輸入端和負(fù)輸出端，第二個(gè)Cl積分電容連接到運(yùn)放的負(fù)輸入端和正輸出端；運(yùn)放ampl的負(fù)輸出端連接到第五個(gè)SI開(kāi)關(guān)，運(yùn)放ampl的正輸出端連接到第六個(gè)SI開(kāi)關(guān)，第五個(gè)SI開(kāi)關(guān)的另兩個(gè)選擇端分別連接第三個(gè)ckl_d開(kāi)關(guān)的一端和第一個(gè)Rbl電阻的一端，第一個(gè)Rbl電阻的另一端連接到第七個(gè)SI開(kāi)關(guān)的一個(gè)選擇端，第三個(gè)ckl_d開(kāi)關(guān)的另一端連接到第一個(gè)Cb采樣電容，第一個(gè)Cb采樣電容的另一端連接第三個(gè)ck2開(kāi)關(guān)和第三個(gè)ckl開(kāi)關(guān)，第三個(gè)ck2開(kāi)關(guān)的另一端連接到第七個(gè)SI開(kāi)關(guān)的另ー個(gè)選擇端；第六個(gè)SI開(kāi)關(guān)的另兩個(gè)選擇端分別 連接第四個(gè)ckl_d開(kāi)關(guān)的一端和第二個(gè)Rbl電阻的一端，第四個(gè)ckl_d開(kāi)關(guān)的一端連接第ニ個(gè)Cb采樣電容的一端，第二個(gè)Cb采樣電容的另一端連接到第四個(gè)ck2開(kāi)關(guān)和第四個(gè)ckl開(kāi)關(guān)，第四個(gè)ck2開(kāi)關(guān)連接到第八個(gè)SI開(kāi)關(guān)的一個(gè)選擇端，第二個(gè)Rbl電阻連接到第八個(gè)開(kāi)關(guān)SI的另ー個(gè)選擇端；第三個(gè)ckl開(kāi)關(guān)的另一端與第四個(gè)ckl開(kāi)關(guān)的另一端相連，第七個(gè)SI開(kāi)關(guān)的一端連接到運(yùn)放amp2的正輸入端,第八個(gè)SI開(kāi)關(guān)的一端連接到運(yùn)放amp2的負(fù)輸入端，第一個(gè)C2積分電容連接運(yùn)放的正輸入端和負(fù)輸出端,第二個(gè)C2積分電容連接到運(yùn)放的負(fù)輸入端和正輸出端；第二個(gè)運(yùn)算放大器amp2的負(fù)輸出端連接量化器的ー個(gè)輸入端，第二個(gè)運(yùn)算放大器amp2的正輸入端連接量化器的另ー個(gè)輸入端，量化器的時(shí)鐘控制端由第九個(gè)SI開(kāi)關(guān)控制，第九個(gè)SI開(kāi)關(guān)的另外兩個(gè)選擇端分別連接時(shí)鐘CLK_D和CLK_C，量化器的輸出分別為互補(bǔ)高低電平Qn和Qp ;第一個(gè)正反饋電平VREF+連接到第一個(gè)Qn開(kāi)關(guān)的一端，第一個(gè)負(fù)反饋電平VREF-連接到第一個(gè)Qp開(kāi)關(guān)一端，第一個(gè)Qn開(kāi)關(guān)的另一端和第一個(gè)Qp開(kāi)關(guān)一端一起連接到第一個(gè)ck2_d開(kāi)關(guān)的一端,第一個(gè)ck2_d開(kāi)關(guān)的另一端連接到第一個(gè)Ca采樣電容和第一個(gè)ckl_d開(kāi)關(guān)之間；第ー個(gè)Rbl反饋電阻連接于Qn和第一個(gè)Ral電阻的一端；第二個(gè)正反饋電平VREF+連接到第二個(gè)％開(kāi)關(guān)的一端，第二個(gè)負(fù)反饋電平VREF-連接到第二個(gè)Qp開(kāi)關(guān)一端，第二個(gè)Qn開(kāi)關(guān)的另一端和第二個(gè)Qp開(kāi)關(guān)一端一起連接到第二個(gè)ck2_d開(kāi)關(guān)的一端，第二個(gè)ck2_d開(kāi)關(guān)的另一端連接到第二個(gè)Ca采樣電容和第二個(gè)ckl_d開(kāi)關(guān)之間；第ニ個(gè)Rbl反饋電阻連接于Qp和第二個(gè)Ral電阻的一端；第三個(gè)正反饋電平VREF+連接到第三個(gè)Qn開(kāi)關(guān)的一端，第三個(gè)負(fù)反饋電平VREF-連接到第三個(gè)Qp開(kāi)關(guān)ー端，第三個(gè)Qn開(kāi)關(guān)的另一端和第三個(gè)Qp開(kāi)關(guān)一端一起連接到第三個(gè)ck2_d開(kāi)關(guān)的一端，第三個(gè)ck2_d開(kāi)關(guān)的另一端連接到第一個(gè)Cb采樣電容和第三個(gè)ckl_d開(kāi)關(guān)之間；第ー個(gè)Rb2反饋電阻連接于Qp和第一個(gè)Ra2電阻的一端；第四個(gè)正反饋電平VREF+連接到第四個(gè)％開(kāi)關(guān)的一端，第四個(gè)負(fù)反饋電平VREF-連接到第四個(gè)Qp開(kāi)關(guān)一端，第四個(gè)Qn開(kāi)關(guān)的另一端和第四個(gè)Qp開(kāi)關(guān)一端一起連接到第四個(gè)ck2_d開(kāi)關(guān)的一端，第四個(gè)ck2_d開(kāi)關(guān)的另一端連接到第二個(gè)Cb采樣電容和第四個(gè)ckl_d開(kāi)關(guān)之間；第ニ個(gè)Rb2反饋電阻連接于Qp和第二個(gè)Ra2電阻的一端。具體工作機(jī)制如下
雙向開(kāi)關(guān)SI通過(guò)芯片外部接ロ進(jìn)行輸入。當(dāng)SI開(kāi)關(guān)為‘I’時(shí)，第一個(gè)SI開(kāi)關(guān)選擇第一個(gè)Ral —端，第二個(gè)SI開(kāi)關(guān)選擇第二個(gè)Ral —端，第三個(gè)SI開(kāi)關(guān)選擇第一個(gè)Ral的另一端，第四個(gè)SI開(kāi)關(guān)選擇第二個(gè)Ral另一端,第五個(gè)SI開(kāi)關(guān)選擇第一個(gè)Ra2 —端,第六個(gè)SI開(kāi)關(guān)選擇第二個(gè)Ra2 —端，第七個(gè)SI開(kāi)關(guān)選擇第一個(gè)Ra2的另一端，第八個(gè)SI開(kāi)關(guān)選擇第二個(gè)Ra2另一端，第九個(gè)SI開(kāi)關(guān)選擇CLK_C 一端，此時(shí)系統(tǒng)結(jié)構(gòu)框圖可簡(jiǎn)化為附圖5所示，為ー個(gè)ニ階連續(xù)時(shí)間型Sigma-Delta調(diào)制器。輸入信號(hào)經(jīng)過(guò)第一積分器、第二積分器后，由量化器進(jìn)行A/D轉(zhuǎn)換，量化器由動(dòng)態(tài)比較器和RS鎖存器實(shí)現(xiàn)，輸出為Qp和Qn各級(jí)積分器的増益系數(shù)h和k2由式⑴、⑵確定
權(quán)利要求
1.一種可變類(lèi)型的Sigma-Delta調(diào)制器，其具有連續(xù)時(shí)間型和離散時(shí)間型兩種類(lèi)型的Sigma-Delta調(diào)制器工作模式，其特征在于包括第一積分器、第二積分器、量化器、反饋數(shù)模轉(zhuǎn)換器和開(kāi)關(guān)SI ;所述第一積分器與所述第二積分器連接；所述第二積分器與所述量化器連接；所述量化器用于對(duì)所述第二積分器的輸出進(jìn)行量化；所述反饋數(shù)模轉(zhuǎn)換器連接于所述量化器與所述第一積分器、所述第二積分器之間，用于對(duì)第一積分器、第二積分器進(jìn)行反饋； 所述第一積分器包括第一開(kāi)關(guān)電容積分器和第一有源RC積分器，所述第二積分器包括第二開(kāi)關(guān)電容積分器和第二有源RC積分器；所述第一積分器和第二積分器均分別具有開(kāi)關(guān)電容積分器和有源RC積分器兩種類(lèi)型的工作模式； 所述第一開(kāi)關(guān)電容積分器包括采樣電容Ca、積分電容Cl、開(kāi)關(guān)ckl、ck2、ckl_d和運(yùn)算放大器ampl ;所述第一有源RC積分器包括電阻Ral、電容Cl和運(yùn)算放大器ampl ;所述第二開(kāi)關(guān)電容積分器包括米樣電容Cb、積分電容C2、開(kāi)關(guān)ckl、ck2、ckl_d和運(yùn)算放大器amp2 ；所述第二有源RC積分器包括電阻Ra2、電容C2和運(yùn)算放大器amp2 ；所述開(kāi)關(guān)ckl、ck2、ckl_d均為CMOS互補(bǔ)開(kāi)關(guān)，均由兩相非交疊時(shí)鐘控制； 所述開(kāi)關(guān)SI為雙向開(kāi)關(guān)，用于選擇所述第一積分器和第二積分器工作模式的類(lèi)型，所述選擇是在所述開(kāi)關(guān)電容積分器和有源RC積分器兩種類(lèi)型的工作模式中選擇ー種； 所述開(kāi)關(guān)SI由芯片外部輸入信號(hào)控制，由用戶(hù)根據(jù)實(shí)際應(yīng)用場(chǎng)合選擇控制。
2.根據(jù)權(quán)利要求I所述的可變類(lèi)型的Sigma-Delta調(diào)制器，其特征在于由所述雙向開(kāi)關(guān)SI選擇離散時(shí)間型Sigma-Delta調(diào)制器或連續(xù)時(shí)間型Sigma-Delta調(diào)制器工作模式完成調(diào)制器功能。
3.根據(jù)權(quán)利要求I所述的可變類(lèi)型的Sigma-Delta調(diào)制器，其特征在于所述第一開(kāi)關(guān)電容積分器和第一有源RC積分器共用所述運(yùn)算放大器ampl和積分電容Cl ;所述第二開(kāi)關(guān)電容積分器和第二有源RC積分器共用所述運(yùn)算放大器amp2和積分電容C2。
4.根據(jù)權(quán)利要求I所述的可變類(lèi)型的Sigma-Delta調(diào)制器，其特征在于所述量化器的時(shí)鐘頻率由所述開(kāi)關(guān)SI進(jìn)行選擇。
5.根據(jù)權(quán)利要求I所述的可變類(lèi)型的Sigma-Delta調(diào)制器，其特征在于在高頻領(lǐng)域選擇連續(xù)時(shí)間型Sigma-Delta調(diào)制器工作模式完成調(diào)制器功能，在低頻領(lǐng)域選擇離散時(shí)間型Sigma-Delta調(diào)制器工作模式完成調(diào)制器功能。
全文摘要
一種可變類(lèi)型的Sigma-Delta調(diào)制器，包括雙向開(kāi)關(guān)、開(kāi)關(guān)電容積分器、有源RC積分器、量化器和反饋數(shù)模轉(zhuǎn)換器，具有連續(xù)時(shí)間型和離散時(shí)間型兩種類(lèi)型的Sigma-Delta調(diào)制器工作模式。其中雙向開(kāi)關(guān)由用戶(hù)根據(jù)實(shí)際需要進(jìn)行選擇，在高頻領(lǐng)域可令雙向開(kāi)關(guān)選擇連續(xù)時(shí)間型Sigma-Delta調(diào)制器完成調(diào)制器功能，避免由于離散時(shí)間型Sigma-Delta調(diào)制器中運(yùn)算放大器帶寬無(wú)法滿(mǎn)足要求而導(dǎo)致調(diào)制器系統(tǒng)性能的下降；在低頻領(lǐng)域可令雙向開(kāi)關(guān)選擇離散時(shí)間型Sigma-Delta調(diào)制器完成調(diào)制器功能，避免由于連續(xù)時(shí)間型Sigma-Delta調(diào)制器中RC時(shí)間常數(shù)偏差噪聲導(dǎo)致調(diào)制器系統(tǒng)性能的下降。
文檔編號(hào)H03M3/00GK102723953SQ20121020928
公開(kāi)日2012年10月10日 申請(qǐng)日期2012年6月22日 優(yōu)先權(quán)日2012年6月22日
發(fā)明者沈琪, 王偉印, 趙琳娜, 顧曉峰 申請(qǐng)人:江南大學(xué)