專利名稱:模數(shù)轉(zhuǎn)換和數(shù)模轉(zhuǎn)換自校準(zhǔn)方法和應(yīng)用該方法的控制系統(tǒng)的制作方法
技術(shù)領(lǐng)域:
本發(fā)明涉及模數(shù)轉(zhuǎn)換和數(shù)模轉(zhuǎn)換技術(shù)領(lǐng)域,尤其涉及模數(shù)轉(zhuǎn)換和數(shù)模轉(zhuǎn)換自校準(zhǔn)方法和應(yīng)用該方法的控制系統(tǒng)。
背景技術(shù):
現(xiàn)有控制系統(tǒng)中,有一種同時具有模數(shù)轉(zhuǎn)換模塊(ADC)和數(shù)模轉(zhuǎn)換模塊(DAC) 的控制系統(tǒng),如圖1所示,該系統(tǒng)包括處理器101、數(shù)模轉(zhuǎn)換模塊(DAC) 102、模數(shù)轉(zhuǎn)換模塊 (ADC) 103、被控設(shè)備104。該系統(tǒng)的工作過程如下處理器101將數(shù)字量控制信號Datal傳送給DAC102,DAC102在處理器的控制下將Datal轉(zhuǎn)換為模擬量輸出信號Uil,并輸出到被控設(shè)備104,以控制被控設(shè)備;ADC103在處理器101的控制下采集被控設(shè)備104反饋的模擬量Ui2,將其轉(zhuǎn)化為數(shù)字量反饋信號Data2傳送給處理器101,處理器101根據(jù)Data2及內(nèi)置的算法進(jìn)行一系列數(shù)據(jù)處理,得到控制效果更好的新的數(shù)字量控制信號Datal,實(shí)現(xiàn)對外部設(shè)備的閉環(huán)控制。為了消除上述系統(tǒng)的閉環(huán)控制誤差,提高控制精度,需要對系統(tǒng)進(jìn)行校準(zhǔn),其中主要是對DAC和ADC的校準(zhǔn)?,F(xiàn)有技術(shù)采用的校準(zhǔn)方法為分別對DAC和ADC單獨(dú)校準(zhǔn)。首先對DAC進(jìn)行校準(zhǔn)處理器依次按照預(yù)設(shè)的采集點(diǎn)對Datal進(jìn)行取點(diǎn)并輸入DAC,利用示波器或相關(guān)高精度測量儀器測量DAC的模擬量輸出信號Uil,并將Uil作為實(shí)際輸出值進(jìn)行記錄;根據(jù)DAC的參考電壓toef 1和最大輸入值D1,利用DAC轉(zhuǎn)換公式Dl/toef 1 = Datal/Uil',計(jì)算出每個預(yù)設(shè)的采集點(diǎn)對應(yīng)的理論輸出值Uil,;將Uil和Uil,進(jìn)行對比及相應(yīng)的擬合處理,修正DAC的控制輸出Uil以達(dá)到需要的要求。然后對ADC進(jìn)行校準(zhǔn)外部信號源向ADC輸入模擬電壓信號Ui2,處理器根據(jù)預(yù)設(shè)的采集點(diǎn)對Ui2進(jìn)行取點(diǎn),讀取并記錄每個預(yù)設(shè)的采集點(diǎn)對應(yīng)的數(shù)字量輸出值(即實(shí)際輸出值)Data2 ;根據(jù)ADC的參考電壓和最大輸出值D2,利用ADC 轉(zhuǎn)換公式toef2/D2 = Ui2/Data2',計(jì)算出每個預(yù)設(shè)的采集點(diǎn)對應(yīng)的理論輸出值Data2’ ;將對應(yīng)的Data2’和Data2進(jìn)行對比及相應(yīng)的數(shù)據(jù)處理,根據(jù)數(shù)據(jù)處理結(jié)果修正ADC的轉(zhuǎn)換輸入Ui2以達(dá)到需要的要求。上述校準(zhǔn)方法中,數(shù)據(jù)記錄及數(shù)據(jù)處理均由人工操作完成,導(dǎo)致其工作量大、效率低。
發(fā)明內(nèi)容
有鑒于此,本發(fā)明提供了模數(shù)轉(zhuǎn)換和數(shù)模轉(zhuǎn)換自校準(zhǔn)方法和應(yīng)用該方法的控制系統(tǒng),以解決現(xiàn)有技術(shù)存在的工作量大、效率低的問題。為實(shí)現(xiàn)上述目的,本發(fā)明提供如下技術(shù)方案—種模數(shù)轉(zhuǎn)換和數(shù)模轉(zhuǎn)換自校準(zhǔn)方法,基于一種控制系統(tǒng),所述系統(tǒng)包括處理器、 數(shù)模轉(zhuǎn)換模塊DAC、模數(shù)轉(zhuǎn)換模塊ADC、被控設(shè)備和選擇開關(guān);其中,所述處理器的輸出端與所述DAC的輸入端連接,所述控制器的輸入端與所述ADC 的輸出端連接;
所述選擇開關(guān)用于改變所述DAC、ADC和被控設(shè)備之間的連接狀態(tài),使所述系統(tǒng)處于校準(zhǔn)模式或控制模式;其中,所述選擇開關(guān)的第一端口與所述DAC的輸出端連接,所述選擇開關(guān)的第二端口與所述ADC輸入端連接,所述選擇開關(guān)的第三端口與所述被控設(shè)備的輸入端連接,所述選擇開關(guān)的第四端口與所述被控設(shè)備的輸出端連接; 當(dāng)所述第一端口與所述第二端口連接,所述第一端口與所述第三端口斷開,且所述第二端口與所述第四端口斷開時,所述系統(tǒng)處于校準(zhǔn)模式;當(dāng)所述第一端口與所述第二端口斷開,且所述第一端口與所述第三端口連接,且所述第二端口與所述第四端口連接時, 所述系統(tǒng)處于控制模式;所述方法包括步驟所述系統(tǒng)上電,控制所述選擇開關(guān),使所述系統(tǒng)處于校準(zhǔn)模式;所述處理器將數(shù)字量輸入信號輸入到所述DAC,并控制所述DAC和ADC依次執(zhí)行信號轉(zhuǎn)換,由ADC輸出實(shí)際數(shù)字量輸出信號;所述處理器采集并對應(yīng)記錄所述數(shù)字量輸入信號和實(shí)際數(shù)字量輸出信號;所述處理器根據(jù)所述數(shù)字量輸入信號、所述DAC的參考電壓和所述ADC的參考電壓,計(jì)算得出理論數(shù)字量輸出信號;所述處理器對所述數(shù)字量輸入信號、實(shí)際數(shù)字量輸出信號和理論數(shù)字量輸出信號進(jìn)行分析,得出所述ADC和DAC的修正參數(shù);所述處理器根據(jù)所述修正參數(shù)對所述ADC和DAC進(jìn)行修正。優(yōu)選地,所述處理器根據(jù)所述修正參數(shù)對所述ADC和DAC進(jìn)行修正之后還包括控制所述選擇開關(guān),使所述系統(tǒng)處于控制模式。優(yōu)選地,所述控制所述選擇開關(guān)包括通過所述處理器自動控制所述選擇開關(guān)。優(yōu)選地,所述控制所述選擇開關(guān)包括手動控制所述選擇開關(guān)。優(yōu)選地,所述數(shù)字量輸入信號包括所述處理器預(yù)先設(shè)置的數(shù)字量輸入信號。一種控制系統(tǒng),包括被控設(shè)備、數(shù)模轉(zhuǎn)換模塊DAC、模數(shù)轉(zhuǎn)換模塊ADC、處理器和選擇開關(guān);其中,所述處理器的輸出端與所述DAC的輸入端連接,所述控制器的輸入端與所述ADC 的輸出端連接;所述選擇開關(guān)用于改變所述DAC、ADC和被控設(shè)備之間的連接狀態(tài),使所述系統(tǒng)處于校準(zhǔn)模式或控制模式;其中,所述選擇開關(guān)的第一端口與所述DAC的輸出端連接,所述選擇開關(guān)的第二端口與所述ADC輸入端連接,所述選擇開關(guān)的第三端口與所述被控設(shè)備的輸入端連接,所述選擇開關(guān)的第四端口與所述被控設(shè)備的輸出端連接;當(dāng)所述第一端口與所述第二端口連接,所述第一端口與所述第三端口斷開,且所述第二端口與所述第四端口斷開時,所述系統(tǒng)處于校準(zhǔn)模式;當(dāng)所述第一端口與所述第二端口斷開,且所述第一端口與所述第三端口連接,且所述第二端口與所述第四端口連接時, 所述系統(tǒng)處于控制模式;優(yōu)選地,所述選擇開關(guān)包括在所述處理器的控制下實(shí)現(xiàn)校準(zhǔn)模式和控制模式之間切換的切換開關(guān)。
優(yōu)選地,所述選擇開關(guān)包括通過手動操作實(shí)現(xiàn)校準(zhǔn)模式和控制模式之間切換的撥動開關(guān)。從上述的技術(shù)方案可以看出,本發(fā)明提供的模數(shù)轉(zhuǎn)換和數(shù)模轉(zhuǎn)換自校準(zhǔn)方法,利用選擇開關(guān)將控制系統(tǒng)設(shè)置為校準(zhǔn)模式,即DAC的模擬量輸出端僅僅與ADC的模擬量輸入端直接連接,使DAC的模擬量輸出信號Uil作為ADC的模擬量輸入信號Ui2,并與處理器共同組成回路;在處理器的控制下,數(shù)字量輸入信號Datal依次經(jīng)過DAC和ADC轉(zhuǎn)換得到實(shí)際輸出值Data2,處理器采集并記錄Datal和Data2的值,根據(jù)Datal、DAC的參考電壓toefl 和ADC的參考電壓Uref2計(jì)算理論輸出值Data2’,通過對Datal、Data2和Data2’進(jìn)行比較分析得出修正參數(shù)值,并按所述修正參數(shù)對DAC和ADC進(jìn)行修正。上述自校準(zhǔn)方法中,對 DAC和ADC的轉(zhuǎn)換控制以及Datal、Data2、Data2,等數(shù)據(jù)的記錄和處理,全部由處理器完成, 不需借助示波器等設(shè)備、不需要操作人員的介入,從而減少了操作人員的工作量,提高了對系統(tǒng)校準(zhǔn)的工作效率。
為了更清楚地說明本發(fā)明實(shí)施例或現(xiàn)有技術(shù)中的技術(shù)方案,下面將對實(shí)施例或現(xiàn)有技術(shù)描述中所需要使用的附圖作簡單地介紹,顯而易見地,下面描述中的附圖僅僅是本發(fā)明的一些實(shí)施例,對于本領(lǐng)域普通技術(shù)人員來講,在不付出創(chuàng)造性勞動的前提下,還可以根據(jù)這些附圖獲得其他的附圖。圖1為現(xiàn)有技術(shù)中同時具有DAC和ADC的控制系統(tǒng)的原理圖;圖2為本發(fā)明實(shí)施例提供的模數(shù)轉(zhuǎn)化和數(shù)模轉(zhuǎn)換自校準(zhǔn)方法的方法流程圖;圖3為本發(fā)明實(shí)施例提供的應(yīng)用圖2所示自校準(zhǔn)方法的控制系統(tǒng)原理圖;圖4為本發(fā)明實(shí)施例提供的應(yīng)用圖2所示自校準(zhǔn)方法的另一控制系統(tǒng)原理圖;圖5為本發(fā)明實(shí)施例提供的應(yīng)用圖2所示自校準(zhǔn)方法的另一控制系統(tǒng)原理圖。
具體實(shí)施例方式下面將結(jié)合本發(fā)明實(shí)施例中的附圖,對本發(fā)明實(shí)施例中的技術(shù)方案進(jìn)行清楚、完整地描述,顯然,所描述的實(shí)施例僅僅是本發(fā)明一部分實(shí)施例,而不是全部的實(shí)施例。基于本發(fā)明中的實(shí)施例,本領(lǐng)域普通技術(shù)人員在沒有作出創(chuàng)造性勞動前提下所獲得的所有其他實(shí)施例,都屬于本發(fā)明保護(hù)的范圍。本發(fā)明實(shí)施例提供了一種模數(shù)轉(zhuǎn)換和數(shù)模轉(zhuǎn)換自校準(zhǔn)方法,該方法應(yīng)用于一種控制系統(tǒng),參照圖3,上述系統(tǒng)包括處理器101、數(shù)模轉(zhuǎn)換模塊DAC102、模數(shù)轉(zhuǎn)換模塊ADC103、 被控設(shè)備104和選擇開關(guān)105 ;其中,處理器101的數(shù)字信號輸出端與DAC102的輸入端連接,控制器101的輸入端與 ADC103的輸出端連接;選擇開關(guān)105用于改變DAC102、ADC103和被控設(shè)備104之間的連接狀態(tài),使系統(tǒng)處于校準(zhǔn)模式或控制模式;其中,上述選擇開關(guān)105的第一端口與DAC102的輸出端連接,選擇開關(guān)105的第二端口與AD103C輸入端連接,選擇開關(guān)105的第三端口與被控設(shè)備104的輸入端連接,選擇開關(guān) 105的第四端口與被控設(shè)備104的輸出端連接;
當(dāng)選擇開關(guān)105的第一端口與選擇開關(guān)105的第二端口連接,且選擇開關(guān)105的第一端口與選擇開關(guān)105的第三端口斷開,且選擇開關(guān)105的第二端口與選擇開關(guān)105的第四端口斷開時,系統(tǒng)處于校準(zhǔn)模式;當(dāng)選擇開關(guān)105的第一端口與選擇開關(guān)105的第二端口斷開,且選擇開關(guān)105的第一端口與選擇開關(guān)105的第三端口連接,且選擇開關(guān)105的第二端口與選擇開關(guān)105的第四端口連接時,系統(tǒng)處于控制模式。參照圖2、圖3,本發(fā)明實(shí)施例提供的模數(shù)轉(zhuǎn)換和數(shù)模轉(zhuǎn)換自校準(zhǔn)方法至少包括步驟Sl 系統(tǒng)上電,控制選擇開關(guān)105,使上述系統(tǒng)處于校準(zhǔn)模式;由上述選擇開關(guān)105各端口的連接關(guān)系可知,在校準(zhǔn)模式下,DAC102的模擬量輸出信號Uil不輸入被控設(shè)備104,而是作為Ui2直接輸入ADC103。S2 處理器101將數(shù)字量輸入信號輸入到DAC102,并控制所述DAC和ADC依次執(zhí)
行信號轉(zhuǎn)換,由ADC輸出實(shí)際數(shù)字量輸出信號;處理器將用于校準(zhǔn)的數(shù)字量輸入信號Datal輸入DAC102,并向DAC102發(fā)送控制信號BUSl,控制DAC102將數(shù)字量輸入信號Datal轉(zhuǎn)換為相應(yīng)的模擬量輸出信號Uil輸出,并將Uil作為ADC103的模擬量輸入信號Ui2輸入ADC103 ;處理器101向ADC103發(fā)送控制信號BUS2,控制ADC103將模擬量信號Ui2轉(zhuǎn)換為
數(shù)字量信號,即實(shí)際數(shù)字量輸出信號Data2。S3 處理器101采集并對應(yīng)記錄數(shù)字量輸入信號Datal和實(shí)際數(shù)字量輸出信號 Data2 ;S4 處理器101根據(jù)數(shù)字量輸入信號Datal、DAC的參考電壓toef 1和ADC的參考電壓toef2,計(jì)算得出理論數(shù)字量輸出信號Data2,;已知,DAC的轉(zhuǎn)換公式為Dl/Urefl = Datal/Uil, ADC的轉(zhuǎn)換公式為Uref2/D2 = Ui2/Data2 (Dl為DAC的最大輸入值,D2為ADC的最大輸出值,Dl、D2作為DAC和ADC的基本參數(shù)已知),DAC與ADC的參考電壓關(guān)系為toefl = KWref2,校準(zhǔn)模式下Uil =Ui2,故可由處理器計(jì)算得到數(shù)字量輸入信號Datal對應(yīng)的理論輸出值Data2,= Datal*K*D2/Dl。S5 處理器101對數(shù)字量輸入信號Datal、實(shí)際數(shù)字量輸出信號Data2和理論數(shù)字量輸出信號Data2,進(jìn)行分析,得出ADC103和DAC102的修正參數(shù);S6 處理器101根據(jù)上述修正參數(shù)對ADC103和DAC102進(jìn)行修正。需要說明的是,對上述步驟采用Sl S6進(jìn)行標(biāo)號并不嚴(yán)格限定本方法實(shí)施例的執(zhí)行順序,而只是一種優(yōu)選順序,本領(lǐng)域技術(shù)人員在沒有做出創(chuàng)造性勞動的前提下獲得的其他執(zhí)行順序的實(shí)施例,都屬于本發(fā)明的保護(hù)范圍。從上述方法得知,本發(fā)明實(shí)施例提供的模數(shù)轉(zhuǎn)換和數(shù)模轉(zhuǎn)換自校準(zhǔn)方法,利用選擇開關(guān)將控制系統(tǒng)設(shè)置為校準(zhǔn)模式,即DAC的模擬量輸出信號Uil作為ADC的模擬量輸入信號Ui2,并與處理器共同組成回路;在處理器的控制下,Datal依次經(jīng)過DAC和ADC轉(zhuǎn)換得到實(shí)際輸出值Data2,處理器采集并記錄Datal和Data2的值,根據(jù)Datal、K(或toefl和 Uref2)計(jì)算理論輸出值Data2,,通過對Datal、Data2和Data2,進(jìn)行比較分析得出修正參數(shù)值,并按所述修正參數(shù)對DAC和ADC進(jìn)行修正。上述自校準(zhǔn)方法中,對DAC和ADC的轉(zhuǎn)換控制以及Datal、Data2、Data2,等數(shù)據(jù)的記錄和處理,全部由處理器完成,不需借助示波器等設(shè)備、不需要操作人員的介入,從而減少了操作人員的工作量,提高了對系統(tǒng)校準(zhǔn)的工作效率。另外,本發(fā)明實(shí)施例提供的自校準(zhǔn)方法,將DAC的模擬量輸出信號作為ADC的模擬量輸入信號,處理器、DAC和ADC組成一個校準(zhǔn)回路,從而實(shí)現(xiàn)了對DAC和ADC的整體校準(zhǔn)。 相對于現(xiàn)有的單一校準(zhǔn)方式,本發(fā)明實(shí)施例不僅能快速、方便的完成校準(zhǔn),大大提高工作效率,同時避免了單一校準(zhǔn)方式中對數(shù)據(jù)進(jìn)行的理想化處理,從而減小了校準(zhǔn)誤差,提高了校準(zhǔn)精度。傳統(tǒng)校準(zhǔn)方式中為減少工作量,往往對同一型號或批次的芯片采用相同的修正參數(shù)進(jìn)行修正,從而引入了 DAC或ADC芯片的自身誤差,降低了校準(zhǔn)精度。而本發(fā)明實(shí)施例提供的自校準(zhǔn)方法同時能快速、方便的對系統(tǒng)正在使用的DAC和ADC進(jìn)行校準(zhǔn),從而可在幾乎不增加工作量的前提下,針對系統(tǒng)當(dāng)前應(yīng)用的每個ADC、DAC進(jìn)行整體校準(zhǔn),提高了校準(zhǔn)精度。在本發(fā)明其他實(shí)施例中,上述實(shí)施例步驟S6之后還包括步驟控制選擇開關(guān),使系統(tǒng)處于控制模式。校準(zhǔn)工作完成后,可通過選擇開關(guān)105將系統(tǒng)調(diào)至控制模式,即被控設(shè)備104串接于DAC102的輸出端與ADC103的輸入端之間,DAC102的模擬量輸出信號Uil不再直接作為 Ui2輸入ADC103,而是作為Ui3輸入被控設(shè)備,控制被控設(shè)備104的運(yùn)行;Ui3經(jīng)被控設(shè)備作用后轉(zhuǎn)換為Ui4輸出,并作為Ui2輸入ADC103。可見,選擇開關(guān)105實(shí)現(xiàn)了系統(tǒng)在校準(zhǔn)模式和控制模式之間的靈活切換。在本發(fā)明其他實(shí)施例中,上述所有實(shí)施例所述的控制選擇開關(guān),包括通過處理器自動控制或手動控制選擇開關(guān)105。在本發(fā)明上述所有實(shí)施例中,步驟S2中所述的數(shù)字量輸入信號,具體包括根據(jù) DAC102和ADC103的控制范圍,預(yù)先在處理器101內(nèi)設(shè)置的用于校準(zhǔn)的數(shù)字量信號。另外,本發(fā)明實(shí)施例還提供了一種控制系統(tǒng),該系統(tǒng)可應(yīng)用上述方法實(shí)現(xiàn)系統(tǒng)的自校準(zhǔn)。參見圖3,上述系統(tǒng)包括被控設(shè)備104、數(shù)模轉(zhuǎn)換模塊DAC102、模數(shù)轉(zhuǎn)換模塊 ADC103、處理器101和選擇開關(guān)105 ;其中,處理器101的數(shù)字信號輸出端與DAC102的輸入端連接,控制器101的輸入端與 ADC103的輸出端連接;選擇開關(guān)105用于改變DAC102、ADC103和被控設(shè)備104之間的連接狀態(tài),使系統(tǒng)處于校準(zhǔn)模式或控制模式;其中,上述選擇開關(guān)105的第一端口與DAC102的輸出端連接,選擇開關(guān)105的第二端口與AD103C輸入端連接,選擇開關(guān)105的第三端口與被控設(shè)備104的輸入端連接,選擇開關(guān) 105的第四端口與被控設(shè)備104的輸出端連接;當(dāng)選擇開關(guān)105的第一端口與選擇開關(guān)105的第二端口連接,且選擇開關(guān)105的第一端口與選擇開關(guān)105的第三端口斷開,且選擇開關(guān)105的第二端口與選擇開關(guān)105的第四端口斷開時,系統(tǒng)處于校準(zhǔn)模式;當(dāng)選擇開關(guān)105的第一端口與選擇開關(guān)105的第二端口斷開,且選擇開關(guān)105的第一端口與選擇開關(guān)105的第三端口連接,且選擇開關(guān)105的第二端口與選擇開關(guān)105的第四端口連接時,系統(tǒng)處于控制模式。如圖4所示,選擇開關(guān)105選用通過處理器的控制信號BUS3實(shí)現(xiàn)對系統(tǒng)在校準(zhǔn)模式和控制模式之間切換的切換開關(guān)10fe。如圖5所示,在本發(fā)明其他實(shí)施例中,上述實(shí)施例中所述的選擇開關(guān)的功能還可用通過手動操作實(shí)現(xiàn)對系統(tǒng)在校準(zhǔn)模式和控制模式之間切換的撥動開關(guān)10 實(shí)現(xiàn)。對所公開的實(shí)施例的上述說明,使本領(lǐng)域?qū)I(yè)技術(shù)人員能夠?qū)崿F(xiàn)或使用本發(fā)明。 對這些實(shí)施例的多種修改對本領(lǐng)域的專業(yè)技術(shù)人員來說將是顯而易見的,本文中所定義的一般原理可以在不脫離本發(fā)明的精神或范圍的情況下,在其它實(shí)施例中實(shí)現(xiàn)。因此,本發(fā)明將不會被限制于本文所示的這些實(shí)施例,而是要符合與本文所公開的原理和新穎特點(diǎn)相一致的最寬的范圍。
權(quán)利要求
1.一種模數(shù)轉(zhuǎn)換和數(shù)模轉(zhuǎn)換自校準(zhǔn)方法,其特征在于,基于一種控制系統(tǒng),所述系統(tǒng)包括處理器、數(shù)模轉(zhuǎn)換模塊DAC、模數(shù)轉(zhuǎn)換模塊ADC、被控設(shè)備和選擇開關(guān);其中,所述處理器的輸出端與所述DAC的輸入端連接,所述控制器的輸入端與所述ADC的輸出端連接;所述選擇開關(guān)用于改變所述DAC、ADC和被控設(shè)備之間的連接狀態(tài),使所述系統(tǒng)處于校準(zhǔn)模式或控制模式;其中,所述選擇開關(guān)的第一端口與所述DAC的輸出端連接,所述選擇開關(guān)的第二端口與所述 ADC輸入端連接,所述選擇開關(guān)的第三端口與所述被控設(shè)備的輸入端連接,所述選擇開關(guān)的第四端口與所述被控設(shè)備的輸出端連接;當(dāng)所述第一端口與所述第二端口連接,所述第一端口與所述第三端口斷開,且所述第二端口與所述第四端口斷開時,所述系統(tǒng)處于校準(zhǔn)模式;當(dāng)所述第一端口與所述第二端口斷開,且所述第一端口與所述第三端口連接,且所述第二端口與所述第四端口連接時,所述系統(tǒng)處于控制模式; 所述方法包括步驟所述系統(tǒng)上電,控制所述選擇開關(guān),使所述系統(tǒng)處于校準(zhǔn)模式; 所述處理器將數(shù)字量輸入信號輸入到所述DAC,并控制所述DAC和ADC依次執(zhí)行信號轉(zhuǎn)換,由ADC輸出實(shí)際數(shù)字量輸出信號;所述處理器采集并對應(yīng)記錄所述數(shù)字量輸入信號和實(shí)際數(shù)字量輸出信號; 所述處理器根據(jù)所述數(shù)字量輸入信號、所述DAC的參考電壓和所述ADC的參考電壓,計(jì)算得出理論數(shù)字量輸出信號;所述處理器對所述數(shù)字量輸入信號、實(shí)際數(shù)字量輸出信號和理論數(shù)字量輸出信號進(jìn)行分析,得出所述ADC和DAC的修正參數(shù);所述處理器根據(jù)所述修正參數(shù)對所述ADC和DAC進(jìn)行修正。
2.根據(jù)權(quán)利要求1所述的方法,其特征在于,所述處理器根據(jù)所述修正參數(shù)對所述ADC 和DAC進(jìn)行修正之后還包括控制所述選擇開關(guān),使所述系統(tǒng)處于控制模式。
3.根據(jù)權(quán)利要求2所述的方法,其特征在于,所述控制所述選擇開關(guān)包括通過所述處理器自動控制所述選擇開關(guān)。
4.根據(jù)權(quán)利要求2所述的方法,其特征在于,所述控制所述選擇開關(guān)包括手動控制所述選擇開關(guān)。
5.根據(jù)權(quán)利要求1 4任一項(xiàng)所述的方法,其特征在于,所述數(shù)字量輸入信號包括所述處理器預(yù)先設(shè)置的數(shù)字量輸入信號。
6.一種控制系統(tǒng),其特征在于,包括被控設(shè)備、數(shù)模轉(zhuǎn)換模塊DAC、模數(shù)轉(zhuǎn)換模塊ADC、 處理器和選擇開關(guān);其中,所述處理器的輸出端與所述DAC的輸入端連接,所述控制器的輸入端與所述ADC的輸出端連接;所述選擇開關(guān)用于改變所述DAC、ADC和被控設(shè)備之間的連接狀態(tài),使所述系統(tǒng)處于校準(zhǔn)模式或控制模式;其中,所述選擇開關(guān)的第一端口與所述DAC的輸出端連接,所述選擇開關(guān)的第二端口與所述 ADC輸入端連接,所述選擇開關(guān)的第三端口與所述被控設(shè)備的輸入端連接,所述選擇開關(guān)的第四端口與所述被控設(shè)備的輸出端連接;當(dāng)所述第一端口與所述第二端口連接,所述第一端口與所述第三端口斷開,且所述第二端口與所述第四端口斷開時,所述系統(tǒng)處于校準(zhǔn)模式;當(dāng)所述第一端口與所述第二端口斷開,且所述第一端口與所述第三端口連接,且所述第二端口與所述第四端口連接時,所述系統(tǒng)處于控制模式。
7.根據(jù)權(quán)利要求6所述系統(tǒng),其特征在于,所述選擇開關(guān)包括在所述處理器的控制下實(shí)現(xiàn)校準(zhǔn)模式和控制模式之間切換的切換開關(guān)。
8.根據(jù)權(quán)利要求6所述的系統(tǒng),其特征在于,所述選擇開關(guān)包括通過手動操作實(shí)現(xiàn)校準(zhǔn)模式和控制模式之間切換的撥動開關(guān)。
全文摘要
本發(fā)明實(shí)施例公開了模數(shù)轉(zhuǎn)換和數(shù)模轉(zhuǎn)換自校準(zhǔn)方法和應(yīng)用該方法的控制系統(tǒng),以解決現(xiàn)有校準(zhǔn)方法存在的工作量大、效率低問題。所述系統(tǒng)包括處理器、DAC、ADC、被控設(shè)備和選擇開關(guān);所述方法包括所述系統(tǒng)上電,控制選擇開關(guān),使系統(tǒng)處于校準(zhǔn)模式;處理器將數(shù)字量輸入信號輸入到DAC,并控制DAC和ADC依次執(zhí)行信號轉(zhuǎn)換,由ADC輸出實(shí)際數(shù)字量輸出信號;處理器采集并對應(yīng)記錄所述數(shù)字量輸入信號和實(shí)際數(shù)字量輸出信號;處理器根據(jù)所述數(shù)字量輸入信號、DAC的參考電壓和ADC的參考電壓,計(jì)算得出理論數(shù)字量輸出信號;處理器對數(shù)字量輸入信號、實(shí)際數(shù)字量輸出信號和理論數(shù)字量輸出信號進(jìn)行分析,得出ADC和DAC的修正參數(shù);處理器根據(jù)所述修正參數(shù)對ADC和DAC進(jìn)行修正。
文檔編號H03M1/10GK102571089SQ201110460350
公開日2012年7月11日 申請日期2011年12月31日 優(yōu)先權(quán)日2011年12月31日
發(fā)明者徐汪洋 申請人:北京雪迪龍科技股份有限公司