專利名稱：一種采用復(fù)數(shù)qr-rls算法完成dpd功能的系統(tǒng)及方法
技術(shù)領(lǐng)域：
本發(fā)明涉及無線通信領(lǐng)域中對功放非線性特性線性化處理的方法，主要是一種采用復(fù)數(shù)QR-RLS算法完成DPD功能的系統(tǒng)及方法。
背景技術(shù)：
PA(PowerAmplifier，功放)具有內(nèi)在的本質(zhì)的非線性。由PA特性曲線，我們可知， PA的效率與其非線性成反比。追求功放的高效率，則其非線性是不可避免的。非線性會導(dǎo)致頻譜擴展從而引起鄰道信號干擾，同樣也會造成信號帶內(nèi)失真。對于CDMA、WCDMA及OFDM 等寬帶信號，由于它們具有較高的PAPR(Peak to Average Power Ratio，峰均功率比)，更加易受PA非線性的影響，造成較大的帶內(nèi)失真。所以，為了滿足頻譜要求和降低誤碼率，功放的線性化是十分必要的。采用簡單的輸入信號功率回退的方法可以達(dá)到較好的功放線性度，但這樣功放的效率非常低。一種有效的方法是采用DPD(Digital Pre-distortion，數(shù)字預(yù)失真)技術(shù)將功放的非線性曲線線性化。它通過在功放前構(gòu)造功放非線性失真的逆特性來實現(xiàn)(圖1)。 逆特性與原非線性失真特性相疊加即可達(dá)到線性化的目的。DPD系統(tǒng)的實現(xiàn)通常有兩種方式一種是先識別出功放本身的特性函數(shù)，然后再取其反函數(shù)得到預(yù)失真的系數(shù)，但對記憶非線性系統(tǒng)函數(shù)取反函數(shù)的工作量很大，而且導(dǎo)致系統(tǒng)的精確性降低；第二種方式為通過間接訓(xùn)練結(jié)構(gòu)直接識別出預(yù)失真器的系數(shù)，這樣就省略了直接對功放模型參數(shù)識別的過程。我們將采用間接訓(xùn)練結(jié)構(gòu)(圖2)。在間接訓(xùn)練結(jié)構(gòu)中，DPD系統(tǒng)可分為兩部分前向鏈路和反饋鏈路。前向鏈路為預(yù)失真器+功放，反饋鏈路為功放+預(yù)失真訓(xùn)練器。反饋鏈路中，預(yù)失真訓(xùn)練器捕獲功放之前和之后的數(shù)據(jù)，處理得到預(yù)失真系數(shù)。前向鏈路中，預(yù)失真器接收反饋鏈路得到的預(yù)失真系數(shù)完成DPD功能。由于預(yù)失真系統(tǒng)的特性函數(shù)只是功放函數(shù)的反函數(shù)，所以能夠很好的模擬功放特性的函數(shù)都能夠用于預(yù)失真器的建模。對于CDMA、WCDMA及OFDM等寬帶信號的系統(tǒng)而言， 功放除了具有非線性特性之外，還具有明顯的記憶效應(yīng)。MP (Memory Polynomial，記憶多項式)包含非線性因子和記憶效應(yīng)因子，能夠較準(zhǔn)確的模擬功放特性，有效地實現(xiàn)DPD功能， 且項數(shù)較少，便于硬件實現(xiàn)。所以我們采用它作為預(yù)失真器的模型。常用的自適應(yīng)算法有LS (Least square，最小二乘法)、LMS (Least Mean Square, 最小均方算法)及RLS (Recursive Least Square，遞歸最小二乘法)等。RLS算法在LS算法的基礎(chǔ)上采用遞歸的方法來實現(xiàn)矩陣的求逆，克服了 LS算法運算量大、不易于硬件實現(xiàn)的缺點。RLS算法對信號協(xié)方差矩陣的特征值分布不敏感，相比較，LMS算法卻易受特征值分布范圍的影響，導(dǎo)致其收斂速度較慢。它的缺點是不能穩(wěn)定收斂，具有數(shù)值的不穩(wěn)定性， 計算復(fù)雜度高，計算量較大。這些缺點可以通過QR分解的RLS算法來改善。由于DPD系統(tǒng)接收和處理的都是復(fù)數(shù)信號，所以需采用復(fù)數(shù)QR-RLS算法
發(fā)明內(nèi)容
本發(fā)明的目的正是要克服上述技術(shù)的不足，而提供一種采用復(fù)數(shù)QR-RLS算法完成DPD功能的系統(tǒng)及方法。本發(fā)明解決其技術(shù)問題采用的技術(shù)方案這種采用復(fù)數(shù)QR-RLS算法完成DPD功能的系統(tǒng)，在功放前設(shè)置有預(yù)失真器，預(yù)失真器用于接收復(fù)數(shù)I/Q信號，同時接收DPD反饋鏈路處理得到的預(yù)失真系數(shù)，完成預(yù)失真處理后的結(jié)果作為功放的輸入。在FPGA中按照記憶多項式搭建預(yù)失真器。預(yù)失真訓(xùn)練器則是在FPGA中的軟核(Xilinx FPGA中為MicroBlaze， Altera FPGA中為NOIS II)實現(xiàn)，主要作用是計算DPD系數(shù)。本發(fā)明所述的這種采用復(fù)數(shù)QR-RLS算法完成DPD功能的方法，具體步驟如下(1)、預(yù)失真器在系統(tǒng)中置于功放(PA)之前，接收復(fù)數(shù)I/Q信號(通常是CFR模塊的輸出信號作為DPD模塊的輸入)，同時接收DPD反饋鏈路處理得到的預(yù)失真系數(shù)，其內(nèi)部結(jié)構(gòu)按照MP記憶多項式搭建(MP記憶多項式具有非線性因子和記憶效應(yīng)因子，能夠較準(zhǔn)確的模擬功放特性曲線，用其作為預(yù)失真模塊的模型可以達(dá)到很好的預(yù)失真效果。)，作用是將預(yù)失真系數(shù)作用于接收到的I/Q信號從而完成預(yù)失真的功能，處理結(jié)果作為功放的輸入。O)、預(yù)失真訓(xùn)練器在FPGA中的軟核內(nèi)實現(xiàn)，軟核處理的優(yōu)點是可實現(xiàn)浮點數(shù)運算，保證運算精度，缺點是處理速度較慢。在我們的實現(xiàn)中，對于運算精度有較高的要求，而軟核的運算速度也可滿足DPD系數(shù)更新速度的要求，故采用軟核來完成預(yù)失真訓(xùn)練器的功能。間接結(jié)構(gòu)中的預(yù)失真訓(xùn)練器的完成的功能就是直接識別出功放特性函數(shù)的反函數(shù)，得到預(yù)失真系數(shù)。假設(shè)功放的特性函數(shù)是％(n) =F[z(n)]，則預(yù)失真訓(xùn)練器的函數(shù)就是z(n) = Fly(Ii)](其中ζ (η)、y。(η)分別是功放的輸入信號、輸出信號，y(n) = y0(n)/ G)。由上述關(guān)系可得預(yù)失真訓(xùn)練器有兩個輸入信號，一個是y (η)，另一個是ζ (η)。兩個輸入信號還需經(jīng)過一個延時調(diào)整模塊，旨在使得兩路輸入信號之間沒有延時。時延調(diào)整之后，對兩路信號采樣，采樣點數(shù)為Ν(本發(fā)明中，N = 4000)。兩路信號的采樣樣本分別保存在RAM中。按照記憶多項式，將這N個采樣點展開為線性方程組，預(yù)失真系數(shù)是該方程組的未知數(shù)。QR-RLS算法處理的就是該線性方程組。對預(yù)失真系數(shù)求解的過程中使用QR-RLS算法，QR-RLS算法，可以克服傳統(tǒng)的RLS 算法不能穩(wěn)定收斂、具有數(shù)值的不穩(wěn)定性、計算復(fù)雜度高和計算量較大等缺點，可以達(dá)到較高的運算精度，能夠穩(wěn)定有效地實現(xiàn)DPD功能。DPD模塊采用間接訓(xùn)練結(jié)構(gòu)，不需要先識別出功放的特性函數(shù)，再求其反函數(shù)，這樣可以減少運算量并且獲得較高的系統(tǒng)精度。本發(fā)明有益的效果是相對于傳統(tǒng)的預(yù)失真技術(shù)，QR-RLS算法提高了數(shù)值的穩(wěn)定性，降低了運算的復(fù)雜度，提高了運算速度，能夠穩(wěn)定有效地實現(xiàn)預(yù)失真功能。


圖1是功放特性和預(yù)失真器特性的關(guān)系圖；圖2是本發(fā)明的間接結(jié)構(gòu)的DPD框圖；圖3是本發(fā)明的QR-RLS算法的邊界單元功能框圖；圖4是本發(fā)明的QR-RLS算法的內(nèi)部單元功能框圖。
具體實施例方式為了使本發(fā)明的目的、技術(shù)方案及優(yōu)點更加清楚明白，下面結(jié)合附圖及舉例，對本發(fā)明進行進一步詳細(xì)說明。應(yīng)當(dāng)理解，此處所描述的舉例僅僅用以解釋本發(fā)明，并不用于限定本發(fā)明。圖2是間接結(jié)構(gòu)的DPD框圖，圖中預(yù)失真器是對預(yù)失真訓(xùn)練器的復(fù)制。下面主要對預(yù)失真訓(xùn)練器所完成的QR-RLS算法做詳細(xì)說明。記憶多項式表達(dá)式如下
權(quán)利要求
1.一種采用復(fù)數(shù)QR-RLS算法完成DPD功能的系統(tǒng)，其特征在于在功放前設(shè)置有預(yù)失真器，預(yù)失真器用于接收復(fù)數(shù)I/Q信號，同時接收DPD反饋鏈路處理得到的預(yù)失真系數(shù)，完成預(yù)失真處理后的結(jié)果作為功放的輸入。
2.一種采用復(fù)數(shù)QR-RLS算法完成DPD功能的方法，其特征在于具體步驟如下(1)、預(yù)失真器在系統(tǒng)中置于功放之前，接收復(fù)數(shù)I/Q信號，同時接收DPD反饋鏈路處理得到的預(yù)失真系數(shù)，其內(nèi)部結(jié)構(gòu)按照MP記憶多項式搭建，處理結(jié)果作為功放的輸入；(2)、預(yù)失真訓(xùn)練器在FPGA中的軟核內(nèi)實現(xiàn)，間接結(jié)構(gòu)中的預(yù)失真訓(xùn)練器的完成的功能就是直接識別出功放特性函數(shù)的反函數(shù)，得到預(yù)失真系數(shù)。
3.根據(jù)權(quán)利要求2所述的采用復(fù)數(shù)QR-RLS算法完成DPD功能的方法，其特征在于對預(yù)失真系數(shù)求解的過程中使用QR-RLS算法。
全文摘要
本發(fā)明涉及一種采用復(fù)數(shù)QR-RLS算法完成DPD功能的系統(tǒng)及方法，在功放前設(shè)置有預(yù)失真器，預(yù)失真器用于接收復(fù)數(shù)I/Q信號，同時接收DPD反饋鏈路處理得到的預(yù)失真系數(shù)，完成預(yù)失真處理后的結(jié)果作為功放的輸入。預(yù)失真訓(xùn)練器在FPGA中的軟核內(nèi)實現(xiàn)，對預(yù)失真系數(shù)求解的過程中使用QR-RLS算法。本發(fā)明有益的效果是相對于傳統(tǒng)的預(yù)失真技術(shù)，QR-RLS算法提高了數(shù)值的穩(wěn)定性，降低了運算的復(fù)雜度，提高了運算速度，能夠穩(wěn)定有效地實現(xiàn)預(yù)失真功能。
文檔編號H03F1/32GK102394847SQ201110364408
公開日2012年3月28日 申請日期2011年11月17日 優(yōu)先權(quán)日2011年11月17日
發(fā)明者巍源, 王利強, 王文元, 金淮東 申請人:浙江三維無線科技有限公司