專(zhuān)利名稱(chēng)：一種積分器及其開(kāi)關(guān)電容積分電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明屬于運(yùn)算電路領(lǐng)域，尤其涉及一種積分器及其開(kāi)關(guān)電容積分電路。
背景技術(shù)：
目前，積分電路作為積分器的重要組成部分，主要用于波形變換、放大電路失調(diào)電壓的消除及反饋控制中的積分補(bǔ)償?，F(xiàn)有技術(shù)提供的積分電路能在一個(gè)時(shí)鐘周期內(nèi)完成一次電壓采樣和一次電壓積分。然而，如果積分器面對(duì)復(fù)雜和大任務(wù)量的積分運(yùn)算工作時(shí)，則其需要大量的時(shí)間去完成運(yùn)算工作，所以，現(xiàn)有技術(shù)提供的積分電路的工作方式會(huì)限制整個(gè)積分器系統(tǒng)的運(yùn)算速度和效率。因此，現(xiàn)有技術(shù)存在運(yùn)算速度慢和工作效率低的問(wèn)題。

發(fā)明內(nèi)容
本發(fā)明提供了一種開(kāi)關(guān)電容積分電路，旨在解決現(xiàn)有技術(shù)存在的運(yùn)算速度慢和工作效率低的問(wèn)題。本發(fā)明是這樣實(shí)現(xiàn)的，一種開(kāi)關(guān)電容積分電路，其特征在于，所述開(kāi)關(guān)電容積分電路包括采樣模塊，所述采樣模塊的第一輸入端接入正端電壓信號(hào)，第二輸入端接入負(fù)端電壓信號(hào)，用于在一個(gè)時(shí)鐘周期內(nèi)根據(jù)時(shí)鐘脈沖對(duì)輸入的正端電壓信號(hào)和負(fù)端電壓信號(hào)進(jìn)行采樣，并輸出正端電壓采樣信號(hào)和負(fù)端電壓采樣信號(hào)；積分模塊，所述積分模塊的第一輸入端與第二輸入端分別和所述采樣模塊的第一輸出端與第二輸出端連接，用于在一個(gè)時(shí)鐘周期內(nèi)根據(jù)時(shí)鐘脈沖對(duì)所述正端電壓采樣信號(hào)和所述負(fù)端電壓采樣信號(hào)進(jìn)行積分運(yùn)算，并由第一輸出端和第二輸出端輸出積分結(jié)果。本發(fā)明還提供了一種包括上述開(kāi)關(guān)電容積分電路的積分器。在本發(fā)明中，通過(guò)采用所述采樣模塊在一個(gè)時(shí)鐘周期內(nèi)根據(jù)時(shí)鐘脈沖信號(hào)對(duì)所述正端電壓信號(hào)和所述負(fù)端電壓信號(hào)進(jìn)行采樣，并輸出所述正端電壓采樣信號(hào)和所述負(fù)端電壓采樣信號(hào)，以及積分模塊對(duì)所述正端電壓采樣信號(hào)和所述負(fù)端電壓采樣信號(hào)進(jìn)行積分運(yùn)算，實(shí)現(xiàn)了在一個(gè)時(shí)鐘周期內(nèi)完成兩次電壓采樣和兩次電壓積分運(yùn)算，提高了積分運(yùn)算速度和效率，解決了現(xiàn)有技術(shù)存在的運(yùn)算速度慢和工作效率低的問(wèn)題。


圖1是本發(fā)明實(shí)施例提供的開(kāi)關(guān)電容積分電路的電路結(jié)構(gòu)圖；圖2是本發(fā)明第一實(shí)施例提供的開(kāi)關(guān)電容積分電路的示例電路結(jié)構(gòu)圖；圖3是本發(fā)明第二實(shí)施例提供的開(kāi)關(guān)電容積分電路的示例電路結(jié)構(gòu)圖；圖4是本發(fā)明第三實(shí)施例提供的開(kāi)關(guān)電容積分電路的示例電路結(jié)構(gòu)圖；圖5是本發(fā)明實(shí)施例中第一時(shí)鐘脈沖信號(hào)與第二時(shí)鐘脈沖信號(hào)的波形圖。
具體實(shí)施例方式為了使本發(fā)明的目的、技術(shù)方案及優(yōu)點(diǎn)更加清楚明白，以下結(jié)合附圖及實(shí)施例，對(duì)本發(fā)明進(jìn)行進(jìn)一步詳細(xì)說(shuō)明。應(yīng)當(dāng)理解，此處所描述的具體實(shí)施例僅僅用以解釋本發(fā)明，并不用于限定本發(fā)明。本發(fā)明實(shí)施例提供的開(kāi)關(guān)電容積分電路包括采樣模塊，其第一輸入端接入正端電壓信號(hào)，第二輸入端接入負(fù)端電壓信號(hào)，用于在一個(gè)時(shí)鐘周期內(nèi)根據(jù)時(shí)鐘脈沖信號(hào)對(duì)輸入的正端電壓信號(hào)和負(fù)端電壓信號(hào)進(jìn)行采樣，并輸出正端電壓采樣信號(hào)和負(fù)端電壓采樣信號(hào)；積分模塊，其第一輸入端與第二輸入端分別和所述采樣模塊的第一輸出端與第二輸出端連接，用于在一個(gè)時(shí)鐘周期內(nèi)根據(jù)時(shí)鐘脈沖信號(hào)對(duì)所述正端電壓采樣信號(hào)和所述負(fù)端電壓采樣信號(hào)進(jìn)行積分運(yùn)算，并由其第一輸出端和第二輸出端輸出積分結(jié)果。在本發(fā)明實(shí)施例中，通過(guò)采用采樣模塊在一個(gè)時(shí)鐘周期內(nèi)根據(jù)時(shí)鐘脈沖信號(hào)對(duì)正端電壓信號(hào)和負(fù)端電壓信號(hào)進(jìn)行采樣，并輸出正端電壓采樣信號(hào)和負(fù)端電壓采樣信號(hào)，以及積分模塊對(duì)正端電壓采樣信號(hào)和負(fù)端電壓采樣信號(hào)進(jìn)行積分運(yùn)算，實(shí)現(xiàn)了在一個(gè)時(shí)鐘周期內(nèi)完成兩次電壓采樣和兩次電壓積分運(yùn)算，提高了積分運(yùn)算速度和效率，解決了現(xiàn)有技術(shù)存在的運(yùn)算速度慢和工作效率低的問(wèn)題。圖1示出了本發(fā)明實(shí)施例提供的開(kāi)關(guān)電容積分電路的電路結(jié)構(gòu)，為了便于說(shuō)明， 僅示出了與本發(fā)明實(shí)施例相關(guān)的部分，詳述如下采樣模塊101包括第一開(kāi)關(guān)管、第二開(kāi)關(guān)管、第三開(kāi)關(guān)管、第四開(kāi)關(guān)管、采樣電容 Cl以及采樣電容C2 ；第一開(kāi)關(guān)管的輸入端為采樣模塊101的第一輸入端，第一開(kāi)關(guān)管的控制端接入時(shí)鐘脈沖信號(hào)，第二開(kāi)關(guān)管的輸入端為采樣模塊101的第二輸入端，第二開(kāi)關(guān)管的控制端接入時(shí)鐘脈沖信號(hào)，采樣電容Cl的上極板為采樣模塊101的第一輸出端，采樣電容Cl的下極板同時(shí)與第一開(kāi)關(guān)管的輸出端和第二開(kāi)關(guān)管的輸出端連接，第三開(kāi)關(guān)管的輸入端接第一開(kāi)關(guān)管的輸入端，第三開(kāi)關(guān)管的控制端接入時(shí)鐘脈沖信號(hào)，第四開(kāi)關(guān)管的輸入端接第三開(kāi)關(guān)管的輸入端，第四開(kāi)關(guān)管的控制端接入時(shí)鐘脈沖信號(hào)，采樣電容C2的上極板為采樣模塊 101的第二輸出端，采樣電容C2的下極板同時(shí)與第三開(kāi)關(guān)管的輸出端和第四開(kāi)關(guān)管的輸出端。積分模塊102包括運(yùn)算放大器U1、第五開(kāi)關(guān)管、第六開(kāi)關(guān)管、第七開(kāi)關(guān)管、第八開(kāi)關(guān)管、第九開(kāi)關(guān)管、第十開(kāi)關(guān)管、第十一開(kāi)關(guān)管、第十二開(kāi)關(guān)管、積分電容C3以及積分電容 C4 ；運(yùn)算放大器Ul的同相輸入端和反相輸入端分別為積分模塊102的第一輸入端和第二輸入端，第五開(kāi)關(guān)管的輸入端接運(yùn)算放大器Ul的反相輸入端，第五開(kāi)關(guān)管的控制端接入時(shí)鐘脈沖信號(hào)，第五開(kāi)關(guān)管的輸出端同時(shí)與第七開(kāi)關(guān)管的輸出端及積分電容C3的上極板連接，第七開(kāi)關(guān)管的輸入端接運(yùn)算放大器Ul的同相輸入端，第七開(kāi)關(guān)管的控制端接入時(shí)鐘脈沖信號(hào)，積分電容C3的下極板同時(shí)與第九開(kāi)關(guān)管的輸入端及第十一開(kāi)關(guān)管的輸入端連接，第九開(kāi)關(guān)管的輸出端接運(yùn)算放大器Ul的同相輸出端，第九開(kāi)關(guān)管接入時(shí)鐘脈沖信號(hào)，第十一開(kāi)關(guān)管的輸出端接運(yùn)算放大器Ul的反相輸出端，第十一開(kāi)關(guān)管接入時(shí)鐘脈沖信號(hào)，第六開(kāi)關(guān)管的輸入端接運(yùn)算放大器Ul的同相輸入端，第六開(kāi)關(guān)管的控制端接入時(shí)鐘脈沖信號(hào)，第六開(kāi)關(guān)管的輸出端同時(shí)與第八開(kāi)關(guān)管的輸出端及積分電容C4的上極板連接，第八開(kāi)關(guān)管的輸入端接運(yùn)算放大器Ul的反相輸入端，第八開(kāi)關(guān)管的控制端接入時(shí)鐘脈沖信號(hào)，積分電容C4的下極板同時(shí)與第十開(kāi)關(guān)管的輸入端及第十二開(kāi)關(guān)管的輸入端連接，第十開(kāi)關(guān)管的輸出端接運(yùn)算放大器Ul的反相輸出端，第十開(kāi)關(guān)管的輸入端的控制端接入時(shí)鐘脈沖信號(hào)，第十二開(kāi)關(guān)管的輸出端接運(yùn)算放大器Ul的同相輸出端。在本發(fā)明實(shí)施例中，通過(guò)采用采樣模塊101在一個(gè)時(shí)鐘周期內(nèi)根據(jù)時(shí)鐘脈沖信號(hào)對(duì)正端電壓信號(hào)和負(fù)端電壓信號(hào)進(jìn)行采樣，并輸出正端電壓采樣信號(hào)和負(fù)端電壓采樣信號(hào)，以及積分模塊102對(duì)正端電壓采樣信號(hào)和負(fù)端電壓采樣信號(hào)進(jìn)行積分運(yùn)算，實(shí)現(xiàn)了在一個(gè)時(shí)鐘周期內(nèi)完成兩次電壓采樣和兩次電壓積分運(yùn)算，提高了積分運(yùn)算速度和效率，解決了現(xiàn)有技術(shù)存在的運(yùn)算速度慢和工作效率低的問(wèn)題。上述第一開(kāi)關(guān)管、第二開(kāi)關(guān)管、第三開(kāi)關(guān)管、第四開(kāi)關(guān)管、第五開(kāi)關(guān)管、第六開(kāi)關(guān)管、第七開(kāi)關(guān)管、第八開(kāi)關(guān)管、第九開(kāi)關(guān)管、第十開(kāi)關(guān)管、第十一開(kāi)關(guān)管以及第十二開(kāi)關(guān)管的控制端為單控制端口或者雙控制端口。上述時(shí)鐘脈沖信號(hào)可為第一時(shí)鐘脈沖信號(hào)Si、第二時(shí)鐘脈沖信號(hào)S2中任意一種， 或者可由第一時(shí)鐘脈沖信號(hào)Sl和第二時(shí)鐘脈沖信號(hào)S2組成，如圖5所示，第一時(shí)鐘脈沖信號(hào)Sl和第二時(shí)鐘脈沖信號(hào)S2為兩個(gè)非交疊時(shí)鐘脈沖信號(hào)。上述第一開(kāi)關(guān)管、第二開(kāi)關(guān)管、第三開(kāi)關(guān)管、第四開(kāi)關(guān)管、第五開(kāi)關(guān)管、第六開(kāi)關(guān)管、第七開(kāi)關(guān)管、第八開(kāi)關(guān)管、第九開(kāi)關(guān)管、第十開(kāi)關(guān)管、第十一開(kāi)關(guān)管以及第十二開(kāi)關(guān)管可為CMOS管、NMOS管及PMOS管中任意一種。以下結(jié)合具體實(shí)施例對(duì)本發(fā)明的實(shí)現(xiàn)進(jìn)行詳細(xì)描述實(shí)施例一圖2示出了本發(fā)明實(shí)施例提供的開(kāi)關(guān)電容積分電路的示例電路結(jié)構(gòu)，為了便于說(shuō)明，僅示出了與本發(fā)明實(shí)施例相關(guān)的部分，詳述如下第一開(kāi)關(guān)管、第二開(kāi)關(guān)管、第三開(kāi)關(guān)管、第四開(kāi)關(guān)管、第五開(kāi)關(guān)管、第六開(kāi)關(guān)管、第七開(kāi)關(guān)管、第八開(kāi)關(guān)管、第九開(kāi)關(guān)管、第十開(kāi)關(guān)管、第十一開(kāi)關(guān)管以及第十二開(kāi)關(guān)管均為 CMOS管，上述第一至第十二開(kāi)關(guān)管的控制端均為雙控制端口，CMOS管的第一控制端和第二控制端組成該雙控制端口，CMOS管的輸入端和輸出端分別為上述第一至第十二開(kāi)關(guān)管中任一開(kāi)關(guān)管的輸入端和輸出端。CMOS管Q1、CM0S管Q3、CM0S管Q5、CM0S管Q6、CM0S管Q9及 CMOS管QlO的第一控制端和第二控制端分別接入第一時(shí)鐘脈沖信號(hào)Sl和第二時(shí)鐘脈沖信號(hào) S2，CMOS 管 Q2、CM0S 管 Q4、CM0S 管 Q7、CM0S 管 Q8、CM0S 管 Qll 及 CMOS 管 Q12 的第一控制端和第二控制端分別接入第二時(shí)鐘脈沖信號(hào)S2和第一時(shí)鐘脈沖信號(hào)Sl。此時(shí)，開(kāi)關(guān)電容積分電路的工作原理為在一個(gè)時(shí)鐘周期中，當(dāng)?shù)谝粫r(shí)鐘脈沖信號(hào)Sl為高電平時(shí)，第二時(shí)鐘脈沖信號(hào)S2為低電平，于是，CMOS 管 Ql、CMOS 管 Q3、CMOS 管 Q5、CMOS 管 Q6、CMOS 管 Q9 及 CMOS 管 QlO 均導(dǎo)通，CMOS 管 Q2、CMOS 管 Q4、CMOS 管 Q7、CMOS 管 Q8、CMOS 管 Qll 及 CMOS 管 Q12 均截止， 采樣電容Cll通過(guò)CMOS管Ql對(duì)正端電壓信號(hào)Vip進(jìn)行采樣并輸出正端電壓采樣信號(hào)V+， 采樣電容C12通過(guò)CMOS管Q3對(duì)負(fù)端電壓信號(hào)Vin進(jìn)行采樣并輸出負(fù)端電壓采樣信號(hào)V-， 正端電壓采樣信號(hào)V+通過(guò)CMOS管Q6進(jìn)入積分電容C14，運(yùn)算放大器U2通過(guò)其同相輸入端獲取正端電壓采樣信號(hào)V+，負(fù)端電壓采樣信號(hào)V-通過(guò)CMOS管Q5進(jìn)入積分電容C13，運(yùn)算放大器U2通過(guò)其反相輸入端獲取負(fù)端電壓采樣信號(hào)V-，當(dāng)?shù)谝粫r(shí)鐘脈沖信號(hào)Sl為低電平時(shí)，第二時(shí)鐘脈沖信號(hào)S2為高電平，于是，CMOS管QU CMOS管Q3、CMOS管Q5、CMOS管Q6、 CMOS 管 Q9 及 CMOS 管 QlO 均截止，CMOS 管 Q2、CMOS 管 Q4、CMOS 管 Q7、CMOS 管 Q8、CMOS 管 Qll及CMOS管Q12均導(dǎo)通，采樣電容Cll通過(guò)CMOS管Q2對(duì)負(fù)端電壓信號(hào)Vin進(jìn)行采樣并輸出負(fù)端電壓采樣信號(hào)V-，采樣電容C12通過(guò)CMOS管Q4對(duì)正端電壓信號(hào)Vip進(jìn)行采樣并輸出正端電壓采樣信號(hào)V+，正端電壓采樣信號(hào)V+通過(guò)CMOS管Q8進(jìn)入積分電容C14，運(yùn)算放大器U2通過(guò)其反相輸入端獲取正端電壓采樣信號(hào)V+，負(fù)端電壓采樣信號(hào)V-通過(guò)CMOS管 Q7進(jìn)入積分電容C13，運(yùn)算放大器U2通過(guò)其同相輸入端獲取負(fù)端電壓采樣信號(hào)V-。在一個(gè)時(shí)鐘周期內(nèi)，開(kāi)關(guān)電容積分電路的積分過(guò)程如下當(dāng)?shù)谝粫r(shí)鐘脈沖信號(hào)Sl為高電平時(shí)，采樣電容Cll上的電荷量為Fai (V+’ -Vip)， 采樣電容C12上的電荷量為Fci2 (V-’ -Vin)，積分電容C13上的電荷量為FC13(V-’ -Von’)， 積分電容C14上的電荷量為Fci4(V+’ -Vop')；當(dāng)?shù)诙r(shí)鐘脈沖信號(hào)S2為高電平時(shí)，采樣電容Cl 1上的電荷量為Fai [ (V+) -Vin]， 采樣電容C12上的電荷量為Fci2 [ (V-) -Vip]，積分電容C13上的電荷量為Fci3 [ (V+) -Vop]，積分電容C14上的電荷量為Fci4 [(V-)-Von]；其中，F(xiàn)eil、Fei2、Fei3及Fei4分別為采樣電容Cll的電容值、采樣電容C12的電容值、 積分電容C13的電容值和積分電容C14的電容值，采樣電容Cll的電容值Feil與采樣電容 C12的電容值Fa2相等，積分電容C13的電容值Fa3與積分電容C14的電容值Fa4相等，Vi 為開(kāi)關(guān)電容積分電路的輸入差分電壓，則Vi = Vip-Vin，A為運(yùn)算放大器U2的開(kāi)環(huán)增益， Vop和Von分別為運(yùn)算放大器U2的反相輸出端和同相輸出端的輸出電壓，Vo為開(kāi)關(guān)電容積分電路的輸出差分電壓，則Vo = Vop-Von ；根據(jù)電荷守恒定律可得到以下等式Fcil (V+，-Vip) +Fci3 (V—，-Von，) = Fcil [ (V+) -Vin] +Fci3 [ (V+) -Vop] (1)Fci2 (V-，-Vin) +Fci4 (V+，-Vop，) = Fci2 [ (V_) -Vip] +Fci4 [ (V_) -Von] (2)由于Fcil = Fci2，此處使用 Fl 代替 Fcil 和 Fci2，即 Fl = Fcil = Fci2 ；由于Fci3 = Fci4，此處使用 F2 代替 Fci3 和 Fci4，即 F2 = Fci3 = Fci4 ；于是，等式(1)和等式O)為Fl (V+，-Vip) +F2 (V-，-Von，) = Fl [ (V+) -Vin] +F2 [ (V+) -Vop](3)Fl(V-，-Vin)+F2 (V+' —Vop，) = Fl[(V-)-Vip]+F2[ (V-)-Von] (4)將等式(3)與等式(4)進(jìn)行減法運(yùn)算，得到Fl [(V+，-V-，)-(Vip-Vin) ]+F2[-(V+' +，) + (Vop，—Von，)] = Fl {[ (V+) - (V-)]+ (Vip-Vin)} +F2 {[ (V+) - (V_) ] - (Vop-Von)}(5)由于 Vi = Vip-Vin, Vo = Vop-Von, A = (Vop-Von) / [ (V+) - (V-)],因此，Vo，= Vop，-Von，, A = Vo/ [ (V+) - (V_)]，則(V+) - (V_) = Vo/A,V+，-V-，= Vo，/A,由等式(5)可得 Fl (Vo，/A-Vi) +F2 (-Vo，/A+Vo，)= Fl (Vo/A+Vi) +F2 (Vo/A-Vo) (6)由等式(6)可得Vo= {Vo，[ (F1/F2-1) /A-l] -2F1/F2 X Vi} / [ (F1/F2+1) /A-l],此處用k代表F1/F2，u代表1/A，則開(kāi)關(guān)電容積分電路的輸出差分電壓Vo為
Vo = 2kVi/[l-(k+l)u]-[l+(k-l)u]/Vo，[l_(k+l)u]。在本發(fā)明實(shí)施例中，將CMOS管作為開(kāi)關(guān)管，通過(guò)采樣模塊在一個(gè)時(shí)鐘周期內(nèi)根據(jù)時(shí)鐘脈沖信號(hào)對(duì)正端電壓信號(hào)和負(fù)端電壓信號(hào)進(jìn)行采樣，并輸出正端電壓采樣信號(hào)和負(fù)端電壓采樣信號(hào)，以及積分模塊對(duì)正端電壓采樣信號(hào)和負(fù)端電壓采樣信號(hào)進(jìn)行積分運(yùn)算，實(shí)現(xiàn)了在一個(gè)時(shí)鐘周期內(nèi)完成兩次電壓采樣和兩次電壓積分運(yùn)算，提高了積分運(yùn)算速度和效率，解決了現(xiàn)有技術(shù)存在的運(yùn)算速度慢和工作效率低的問(wèn)題。實(shí)施例二 圖3示出了本發(fā)明實(shí)施例提供的開(kāi)關(guān)電容積分電路的示例電路結(jié)構(gòu)，為了便于說(shuō)明，僅示出了與本發(fā)明實(shí)施例相關(guān)的部分，詳述如下第一開(kāi)關(guān)管、第二開(kāi)關(guān)管、第三開(kāi)關(guān)管、第四開(kāi)關(guān)管、第五開(kāi)關(guān)管、第六開(kāi)關(guān)管、第七開(kāi)關(guān)管、第八開(kāi)關(guān)管、第九開(kāi)關(guān)管、第十開(kāi)關(guān)管、第十一開(kāi)關(guān)管以及第十二開(kāi)關(guān)管均為 NMOS管，上述第一至第十二開(kāi)關(guān)管的控制端均為單控制端口，NMOS管的柵極為該單控制端口，NMOS管的源極和漏極分別為上述第一至第十二開(kāi)關(guān)管中任一開(kāi)關(guān)管的輸入端和輸出端。匪OS管Ni、NMOS管N3、匪OS管N5、匪OS管N6、匪OS管N9及匪OS管附0的柵極接入第一時(shí)鐘脈沖信號(hào)Si，匪OS管N2、NM0S管N4、NM0S管N7、NM0S管N8、NM0S管Nil及匪OS 管W2的柵極接入第二時(shí)鐘脈沖信號(hào)S2。此時(shí)，開(kāi)關(guān)電容積分電路的工作原理為在一個(gè)時(shí)鐘周期中，當(dāng)?shù)谝粫r(shí)鐘脈沖信號(hào)Sl為高電平時(shí)，第二時(shí)鐘脈沖信號(hào)S2為低電平，于是，匪OS管Ni、NMOS管N3、NM0S管N5、NM0S管N6、NM0S管N9及匪OS管NlO均導(dǎo)通，匪OS管N2、匪OS管N4、匪OS管N7、匪OS管N8、匪OS管Nll及匪OS管N12均截止， 采樣電容Cll通過(guò)NMOS管m對(duì)正端電壓信號(hào)Vip進(jìn)行采樣并輸出正端電壓采樣信號(hào)V+， 采樣電容C12通過(guò)NMOS管N3對(duì)負(fù)端電壓信號(hào)Vin進(jìn)行采樣并輸出負(fù)端電壓采樣信號(hào)V-， 正端電壓采樣信號(hào)V+通過(guò)NMOS管N6進(jìn)入積分電容C14，運(yùn)算放大器U2通過(guò)其同相輸入端獲取正端電壓采樣信號(hào)V+，負(fù)端電壓采樣信號(hào)V-通過(guò)匪OS管N5進(jìn)入積分電容C13，運(yùn)算放大器U3通過(guò)其反相輸入端獲取負(fù)端電壓采樣信號(hào)V-，當(dāng)?shù)谝粫r(shí)鐘脈沖信號(hào)Sl為低電平時(shí)，第二時(shí)鐘脈沖信號(hào)S2為高電平，于是，匪OS管Ni、匪OS管N3、匪OS管N5、匪OS管N6、 匪OS管N9及匪OS管NlO均截止，匪OS管N2、匪OS管N4、匪OS管N7、匪OS管N8、匪OS管 Nll及NMOS管N12均導(dǎo)通，采樣電容Cll通過(guò)NMOS管N2對(duì)負(fù)端電壓信號(hào)Vin進(jìn)行采樣并輸出負(fù)端電壓采樣信號(hào)V-，采樣電容C12通過(guò)NMOS管N4對(duì)正端電壓信號(hào)Vip進(jìn)行采樣并輸出正端電壓采樣信號(hào)V+，正端電壓采樣信號(hào)V+通過(guò)NMOS管N8進(jìn)入積分電容C14，運(yùn)算放大器U3通過(guò)其反相輸入端獲取正端電壓采樣信號(hào)V+，負(fù)端電壓采樣信號(hào)V-通過(guò)NMOS管 N7進(jìn)入積分電容C13，運(yùn)算放大器U3通過(guò)其同相輸入端獲取負(fù)端電壓采樣信號(hào)V-。在一個(gè)時(shí)鐘周期內(nèi)，開(kāi)關(guān)電容積分電路的積分過(guò)程如下當(dāng)?shù)谝粫r(shí)鐘脈沖信號(hào)Sl為高電平時(shí)，采樣電容C21上的電荷量為F。21(V+’ -Vip)， 采樣電容C22上的電荷量為FC22(V-’ -Vin)，積分電容C23上的電荷量為FC23(V-’ -Von’)， 積分電容C24上的電荷量為Fc24(V+’ -Vop')；當(dāng)?shù)诙r(shí)鐘脈沖信號(hào)S2為高電平時(shí)，采樣電容C21上的電荷量為Fc21 [ (V+) -Vin]， 采樣電容C22上的電荷量為Fc22 [ (V-) -Vip]，積分電容C23上的電荷量為Fc23 [ (V+) -Vop]，積分電容CM上的電荷量為Fc24 [ (V-) -Von]；其中，F(xiàn)e21、Fe22、Fe23及Fe24分別為采樣電容C21的電容值、采樣電容C22的電容值、積分電容C23的電容值和積分電容C24的電容值，采樣電容C21的電容值Fe21與采樣電容 C22的電容值Fe22相等，積分電容C23的電容值Fe23與積分電容C24的電容值Fe24相等，Vi 為開(kāi)關(guān)電容積分電路的輸入差分電壓，則Vi = Vip-Vin，A為運(yùn)算放大器U3的開(kāi)環(huán)增益， Vop和Von分別為運(yùn)算放大器U3的反相輸出端和同相輸出端的輸出電壓，Vo為開(kāi)關(guān)電容積分電路的輸出差分電壓，則Vo = Vop-Von ；根據(jù)電荷守恒定律可得到以下等式Fc21 (V+，-Vip) +Fc23 (V—，—Von，) = Fc21 [ (V+) -Vin] +Fc23 [ (V+) -Vop] (1)Fc22 (V-，-Vin) +Fc24 (V+，-Vop，) = Fc22 [ (V_) -Vip] +Fc24 [ (V_) -Von] (2)由于Fc21 = Fc22，此處使用 F3 代替 Fc21 和 Fc22，即 F3 = Fc21 = Fc22 ；由于Fc23 = Fc24，此處使用 F4 代替 Fc23 和 Fc24,即 F4 = Fc23 = Fc24 ；于是，等式⑴和等式⑵為F3 (V+，-Vip) +F4 (V-，-Von，)= F3 [ (V+) -Vin] +F4 [ (V+) -Vop] (3)F3(V-，-Vin) +F4 (V+' -Vop，) = F3 [ (V-) -Vip] +F4 [ (V-) -Von] (4)將等式(3)與等式(4)進(jìn)行減法運(yùn)算，得到F3[(V+，-V-，)-(Vip-Vin) ]+F4[-(V+' +，) + (Vop，—Von，)] = F3 {[ (V+) - (V-)]+ (Vip-Vin)} +F4 {[ (V+) - (V_) ] - (Vop-Von)}(5)由于 Vi = Vip-Vin, Vo = Vop-Von, A = (Vop-Von) / [ (V+) - (V-)],因此，Vo，= Vop，-Von', A = Vo/[ (V+) - (V_)]，則(V+)-(V_) = Vo/A,V+，-V-，= Vo' /A,由等式(5)可得F3 (Vo，/A-Vi)+F4(-Vo，/A+Vo，)= F3(Vo/A+Vi)+F4(Vo/A-Vo) (6)由等式(6)可得Vo= {Vo，[ (F3/F4-1) /A-l] -2F3/F4 X Vi} / [ (F3/F4+1) /A-l],此處用k代表F3/F4，u代表1/A，則開(kāi)關(guān)電容積分電路的輸出差分電壓Vo為Vo = 2kVi/[l-(k+l)u]-[l+(k-l)u]/Vo，[l_(k+l)u]。在本發(fā)明實(shí)施例中，將NMOS管作為開(kāi)關(guān)管，通過(guò)采樣模塊在一個(gè)時(shí)鐘周期內(nèi)根據(jù)時(shí)鐘脈沖信號(hào)對(duì)正端電壓信號(hào)和負(fù)端電壓信號(hào)進(jìn)行采樣，并輸出正端電壓采樣信號(hào)和負(fù)端電壓采樣信號(hào)，以及積分模塊對(duì)正端電壓采樣信號(hào)和負(fù)端電壓采樣信號(hào)進(jìn)行積分運(yùn)算，實(shí)現(xiàn)了在一個(gè)時(shí)鐘周期內(nèi)完成兩次電壓采樣和兩次電壓積分運(yùn)算，提高了積分運(yùn)算速度和效率，解決了現(xiàn)有技術(shù)存在的運(yùn)算速度慢和工作效率低的問(wèn)題。實(shí)施例三圖4示出了本發(fā)明實(shí)施例提供的開(kāi)關(guān)電容積分電路的示例電路結(jié)構(gòu)，為了便于說(shuō)明，僅示出了與本發(fā)明實(shí)施例相關(guān)的部分，詳述如下第一開(kāi)關(guān)管、第二開(kāi)關(guān)管、第三開(kāi)關(guān)管、第四開(kāi)關(guān)管、第五開(kāi)關(guān)管、第六開(kāi)關(guān)管、第七開(kāi)關(guān)管、第八開(kāi)關(guān)管、第九開(kāi)關(guān)管、第十開(kāi)關(guān)管、第十一開(kāi)關(guān)管以及第十二開(kāi)關(guān)管均為 PMOS管，上述第一至第十二開(kāi)關(guān)管的控制端均為單控制端口，PMOS管的柵極為該單控制端口，PMOS管的漏極和源極分別為上述第一至第十二開(kāi)關(guān)管中任一開(kāi)關(guān)管的輸入端和輸出端。PMOS 管 PUPMOS 管 P3、PMOS 管 P5、PMOS 管 P6、PMOS 管 P9 及 PMOS 管 PlO 的柵極接入第二時(shí)鐘脈沖信號(hào) S2，PMOS 管 P2、PM0S 管 P4、PM0S 管 P7、PM0S 管 P8、PM0S 管 Pll 及 PMOS 管P12的柵極接入第一時(shí)鐘脈沖反相信號(hào)Si。此時(shí)，開(kāi)關(guān)電容積分電路的工作原理為
在一個(gè)時(shí)鐘周期中，當(dāng)?shù)谝粫r(shí)鐘脈沖信號(hào)Sl為低電平時(shí)，第二時(shí)鐘脈沖信號(hào)S2為高電平，于是，PMOS 管 P1、PM0S 管 P3、PM0S 管 P5、PM0S 管 P6、PM0S 管 P9 及 PMOS 管 PlO 均導(dǎo)通，PMOS 管 P2、PMOS 管 P4、PMOS 管 P7、PMOS 管 P8、PMOS 管 Pll 及 PMOS 管 P12 均截止， 采樣電容Cll通過(guò)PMOS管Pl對(duì)正端電壓信號(hào)Vip進(jìn)行采樣并輸出正端電壓采樣信號(hào)V+， 采樣電容C12通過(guò)PMOS管P3對(duì)負(fù)端電壓信號(hào)Vin進(jìn)行采樣并輸出負(fù)端電壓采樣信號(hào)V-， 正端電壓采樣信號(hào)V+通過(guò)PMOS管P6進(jìn)入積分電容C14，運(yùn)算放大器U4通過(guò)其同相輸入端獲取正端電壓采樣信號(hào)V+，負(fù)端電壓采樣信號(hào)V-通過(guò)PMOS管P5進(jìn)入積分電容C13，運(yùn)算放大器U4通過(guò)其反相輸入端獲取負(fù)端電壓采樣信號(hào)V-，當(dāng)?shù)谝粫r(shí)鐘脈沖信號(hào)Sl為高電平時(shí)，第二時(shí)鐘脈沖信號(hào)S2為低電平，于是，PMOS管Pl、PMOS管P3、PMOS管P5、PMOS管P6、 PMOS 管 P9 及 PMOS 管 PlO 均截止，PMOS 管 P2、PMOS 管 P4、PMOS 管 P7、PMOS 管 P8、PMOS 管 Pll及PMOS管P12均導(dǎo)通，采樣電容Cll通過(guò)PMOS管P2對(duì)負(fù)端電壓信號(hào)Vin進(jìn)行采樣并輸出負(fù)端電壓采樣信號(hào)V-，采樣電容C12通過(guò)PMOS管P4對(duì)正端電壓信號(hào)Vip進(jìn)行采樣并輸出正端電壓采樣信號(hào)V+，正端電壓采樣信號(hào)V+通過(guò)PMOS管P8進(jìn)入積分電容C14，運(yùn)算放大器U4通過(guò)其反相輸入端獲取正端電壓采樣信號(hào)V+，負(fù)端電壓采樣信號(hào)V-通過(guò)PMOS管 P7進(jìn)入積分電容C13，運(yùn)算放大器U4通過(guò)其同相輸入端獲取負(fù)端電壓采樣信號(hào)V-。在一個(gè)時(shí)鐘周期內(nèi)，開(kāi)關(guān)電容積分電路的積分過(guò)程如下當(dāng)?shù)谝粫r(shí)鐘脈沖信號(hào)Sl為高電平時(shí)，采樣電容C31上的電荷量為Frai [ (V+) -Vin]， 采樣電容C32上的電荷量為Fc32 [ (V-) -Vip]，積分電容C33上的電荷量為Fc33 [ (V+) -Vop]，積分電容C34上的電荷量為Fc34 [ (V-) -Von]；當(dāng)?shù)诙r(shí)鐘脈沖信號(hào)S2為高電平時(shí)，采樣電容C31上的電荷量為!^31 (V+’ -Vip)， 采樣電容C32上的電荷量為Fc32 (V-' -Vin)，積分電容C33上的電荷量為FC33(V-’ -Von’)， 積分電容C34上的電荷量為Fc34(V+’ -Vop')；其中，i^31、i^32、Fra3及Fe34分別為采樣電容C31的電容值、采樣電容C32的電容值、 積分電容C33的電容值和積分電容C34的電容值，采樣電容C31的電容值Frai與采樣電容 C32的電容值!^2相等，積分電容C33的電容值Fra3與積分電容C34的電容值Fe34相等，Vi 為開(kāi)關(guān)電容積分電路的輸入差分電壓，則Vi = Vip-Vin，A為運(yùn)算放大器U4的開(kāi)環(huán)增益， Vop和Von分別為運(yùn)算放大器U4的反相輸出端和同相輸出端的輸出電壓，Vo為開(kāi)關(guān)電容積分電路的輸出差分電壓，則Vo = Vop-Von ；根據(jù)電荷守恒定律可得到以下等式Fc31 (V+，-Vip) +Fc33 (V—，-Von，) = Fc31 [ (V+) -Vin] +Fc33 [ (V+) -Vop] (1)Fc32 (V—，-Vin) +Fc34 (V+，—Vop，) = Fc32 [ (V_) -Vip] +Fc34 [ (V_) -Von] (2)由于Fc31 = Fc32，此處使用 F5 代替 Fc31 和 Fc32，即 F5 = Fc31 = Fc32 ；由于Fc33 = Fc34，此處使用 F6 代替 Fc33 和 Fc34,即 F6 = Fc33 = Fc34 ；于是，等式⑴和等式⑵為F5 (V+，-Vip) +F6 (V-，-Von，)= F5 [ (V+) -Vin] +F6 [ (V+) -Vop] (3)F5(V-，-Vin)+F6 (V+，-Vop，) = F5[(V_)-Vip]+F6[(V_)-Von] (4)將等式(3)與等式(4)進(jìn)行減法運(yùn)算，得到F5[(V+，-V-，)-(Vip-Vin) ]+F6[-(V+' -V-，)+ (Vop，-Von，)] = F5 {[ (V+) - (V-)]+ (Vip-Vin)} +F6 {[ (V+) - (V-) ] - (Vop-Von)}(5)
由于 Vi = Vip-Vin，Vo = Vop-Von，A = (Vop-Von) / [ (V+) - (V-)],因此，Vo，= Vop，-Von，，A = Vo/ [ (V+) - (V-)]，則(V+) - (V_) = Vo/A,V+，-V-，= Vo，/K,由等式(5)可得F5 (Vo，/A-Vi) +F6 (-Vo，/A+Vo，)= F5 (Vo/A+Vi) +F6 (Vo/A-Vo) (6)由等式(6)可得Vo= {Vo，[ (F5/F6-1) /A-l] -2F5/F6 X Vi} / [ (F5/F6+1) /A-l],此處用k代表F5/F6，u代表1/A，則開(kāi)關(guān)電容積分電路的輸出差分電壓Vo為Vo = 2kVi/[l-(k+l)u]-[l+(k-l)u]/Vo，[l_(k+l)u]。在本發(fā)明實(shí)施例中，將NMOS管作為開(kāi)關(guān)管，通過(guò)采樣模塊在一個(gè)時(shí)鐘周期內(nèi)根據(jù)時(shí)鐘脈沖信號(hào)對(duì)正端電壓信號(hào)和負(fù)端電壓信號(hào)進(jìn)行采樣，并輸出正端電壓采樣信號(hào)和負(fù)端電壓采樣信號(hào)，以及積分模塊對(duì)正端電壓采樣信號(hào)和負(fù)端電壓采樣信號(hào)進(jìn)行積分運(yùn)算，實(shí)現(xiàn)了在一個(gè)時(shí)鐘周期內(nèi)完成兩次電壓采樣和兩次電壓積分運(yùn)算，提高了積分運(yùn)算速度和效率，解決了現(xiàn)有技術(shù)存在的運(yùn)算速度慢和工作效率低的問(wèn)題。本發(fā)明實(shí)施例還提供了一種包括上述開(kāi)關(guān)電容積分電路的積分器。以上所述僅為本發(fā)明的較佳實(shí)施例而已，并不用以限制本發(fā)明，凡在本發(fā)明的精神和原則之內(nèi)所作的任何修改、等同替換和改進(jìn)等，均應(yīng)包含在本發(fā)明的保護(hù)范圍之內(nèi)。
權(quán)利要求
1.一種開(kāi)關(guān)電容積分電路，其特征在于，所述開(kāi)關(guān)電容積分電路包括采樣模塊，所述采樣模塊的第一輸入端接入正端電壓信號(hào)，第二輸入端接入負(fù)端電壓信號(hào)，用于在一個(gè)時(shí)鐘周期內(nèi)根據(jù)時(shí)鐘脈沖信號(hào)對(duì)輸入的正端電壓信號(hào)和負(fù)端電壓信號(hào)進(jìn)行采樣，并輸出正端電壓采樣信號(hào)和負(fù)端電壓采樣信號(hào)；積分模塊，所述積分模塊的第一輸入端與第二輸入端分別和所述采樣模塊的第一輸出端與第二輸出端連接，用于在一個(gè)時(shí)鐘周期內(nèi)根據(jù)時(shí)鐘脈沖信號(hào)對(duì)所述正端電壓采樣信號(hào)和所述負(fù)端電壓采樣信號(hào)進(jìn)行積分運(yùn)算，并由第一輸出端和第二輸出端輸出積分結(jié)果。
2.如權(quán)利要求1所述的開(kāi)關(guān)電容積分電路，其特征在于，采樣模塊包括第一開(kāi)關(guān)管、 第二開(kāi)關(guān)管、第三開(kāi)關(guān)管、第四開(kāi)關(guān)管、采樣電容Cl以及采樣電容C2 ；所述第一開(kāi)關(guān)管的輸入端為所述采樣模塊的第一輸入端，所述第一開(kāi)關(guān)管的控制端接入所述時(shí)鐘脈沖信號(hào)，所述第二開(kāi)關(guān)管的輸入端為所述采樣模塊的第二輸入端，所述第二開(kāi)關(guān)管的所述控制端接入所述時(shí)鐘脈沖信號(hào)，所述采樣電容Cl的上極板為所述采樣模塊的第一輸出端，所述采樣電容Cl的下極板同時(shí)與所述第一開(kāi)關(guān)管的輸出端和所述第二開(kāi)關(guān)管的輸出端連接，所述第三開(kāi)關(guān)管的輸入端接所述第一開(kāi)關(guān)管的輸入端，所述第三開(kāi)關(guān)管的控制端接入所述時(shí)鐘脈沖信號(hào)，所述第四開(kāi)關(guān)管的輸入端接所述第三開(kāi)關(guān)管的輸入端，所述第四開(kāi)關(guān)管的控制端接入所述時(shí)鐘脈沖信號(hào)，所述采樣電容C2的的上極板為所述采樣模塊的第二輸出端，所述采樣電容C2的下極板同時(shí)與所述第三開(kāi)關(guān)管的輸出端和所述第四開(kāi)關(guān)管的輸出端。
3.如權(quán)利要求1所述的開(kāi)關(guān)電容積分電路，其特征在于，所述積分模塊包括運(yùn)算放大器U1、第五開(kāi)關(guān)管、第六開(kāi)關(guān)管、第七開(kāi)關(guān)管、第八開(kāi)關(guān)管、第九開(kāi)關(guān)管、第十開(kāi)關(guān)管、第十一開(kāi)關(guān)管、第十二開(kāi)關(guān)管、積分電容C3以及積分電容C4 ；所述運(yùn)算放大器Ul的同相輸入端和反相輸入端分別為所述積分模塊的第一輸入端和第二輸入端，所述第五開(kāi)關(guān)管的輸入端接所述運(yùn)算放大器Ul的反相輸入端，所述第五開(kāi)關(guān)管的控制端接入時(shí)鐘脈沖信號(hào)，所述第五開(kāi)關(guān)管的輸出端同時(shí)與所述第七開(kāi)關(guān)管的輸出端及所述積分電容C3的上極板連接，所述第七開(kāi)關(guān)管的輸入端接所述運(yùn)算放大器Ul的同相輸入端，所述第七開(kāi)關(guān)管的控制端接入所述時(shí)鐘脈沖信號(hào)，所述積分電容C3的下極板同時(shí)與所述第九開(kāi)關(guān)管的輸入端及所述第十一開(kāi)關(guān)管的輸入端連接，所述第九開(kāi)關(guān)管的輸出端接所述運(yùn)算放大器Ul的同相輸出端，所述第九開(kāi)關(guān)管接入時(shí)鐘脈沖信號(hào)，所述第十一開(kāi)關(guān)管的輸出端接所述運(yùn)算放大器Ul的反相輸出端，所述第十一開(kāi)關(guān)管接入所述時(shí)鐘脈沖信號(hào)，所述第六開(kāi)關(guān)管的輸入端接所述運(yùn)算放大器Ul的同相輸入端，所述第六開(kāi)關(guān)管的控制端接入所述時(shí)鐘脈沖信號(hào)，所述第六開(kāi)關(guān)管的輸出端同時(shí)與所述第八開(kāi)關(guān)管的輸出端及所述積分電容C4的上極板連接，所述第八開(kāi)關(guān)管的輸入端接所述運(yùn)算放大器Ul的反相輸入端，所述第八開(kāi)關(guān)管的控制端接入所述時(shí)鐘脈沖信號(hào)，所述積分電容C4的下極板同時(shí)與所述第十開(kāi)關(guān)管的輸入端及所述第十二開(kāi)關(guān)管的輸入端連接，所述第十開(kāi)關(guān)管的輸出端接所述運(yùn)算放大器Ul的反相輸出端，所述第十開(kāi)關(guān)管的控制端接入所述時(shí)鐘脈沖信號(hào)，所述第十二開(kāi)關(guān)管的輸出端接所述運(yùn)算放大器Ul的同相輸出端。
4.如權(quán)利要求2或3所述的開(kāi)關(guān)電容積分電路，其特征在于，所述第一開(kāi)關(guān)管、所述第二開(kāi)關(guān)管、所述第三開(kāi)關(guān)管、所述第四開(kāi)關(guān)管、所述第五開(kāi)關(guān)管、所述第六開(kāi)關(guān)管、所述第七開(kāi)關(guān)管、所述第八開(kāi)關(guān)管、所述第九開(kāi)關(guān)管、所述第十開(kāi)關(guān)管、所述第十一開(kāi)關(guān)管以及所述第十二開(kāi)關(guān)管的控制端為單控制端口或者雙控制端口；所述時(shí)鐘脈沖信號(hào)為第一時(shí)鐘脈沖信號(hào)或第二時(shí)鐘脈沖信號(hào)，或者所述時(shí)鐘脈沖信號(hào)由第一時(shí)鐘脈沖信號(hào)與第二時(shí)鐘脈沖信號(hào)組成。
5.如權(quán)利要求4所述的開(kāi)關(guān)電容積分電路，其特征在于，所述第一開(kāi)關(guān)管、所述第二開(kāi)關(guān)管、所述第三開(kāi)關(guān)管、所述第四開(kāi)關(guān)管、所述第五開(kāi)關(guān)管、所述第六開(kāi)關(guān)管、所述第七開(kāi)關(guān)管、所述第八開(kāi)關(guān)管、所述第九開(kāi)關(guān)管、所述第十開(kāi)關(guān)管、所述第十一開(kāi)關(guān)管以及所述第十二開(kāi)關(guān)管均為CMOS管且分別為CMOS管Ql、CMOS管Q2、CMOS管Q3、CMOS管Q4、CMOS管 Q5、CM0S 管 Q6、CM0S 管 Q7、CM0S 管 Q8、CM0S 管 Q9、CM0S 管 Q10,CMOS 管 Qll 及 CMOS 管 Q12, 所述CMOS管的第一控制端和第二控制端組成所述雙控制端口，所述CMOS管Q1、所述CMOS 管Q3、所述CMOS管Q5、所述CMOS管Q6、所述CMOS管Q9及所述CMOS管QlO的第一控制端和第二控制端均分別接入第一時(shí)鐘脈沖信號(hào)和第二時(shí)鐘脈沖信號(hào)，所述CMOS管Q2、所述CMOS 管Q4、所述CMOS管Q7、所述CMOS管Q8、所述CMOS管Qll及所述CMOS管Q12的第一控制端和第二控制端均分別接入第二時(shí)鐘脈沖信號(hào)和第一時(shí)鐘脈沖信號(hào)。
6.如權(quán)利要求4所述的開(kāi)關(guān)電容積分電路，其特征在于，所述第一開(kāi)關(guān)管、所述第二開(kāi)關(guān)管、所述第三開(kāi)關(guān)管、所述第四開(kāi)關(guān)管、所述第五開(kāi)關(guān)管、所述第六開(kāi)關(guān)管、所述第七開(kāi)關(guān)管、所述第八開(kāi)關(guān)管、所述第九開(kāi)關(guān)管、所述第十開(kāi)關(guān)管、所述第十一開(kāi)關(guān)管以及所述第十二開(kāi)關(guān)管均為NMOS管且分別為NMOS管Ni、NMOS管N2、NMOS管N3、NMOS管N4、NMOS管 N5、NM0S 管 N6、NM0S 管 N7、NM0S 管 N8、NM0S 管 N9、NM0S 管 m0、NM0S 管 Nil 及匪OS 管附2， 所述NMOS管的柵極為所述單控制端口，所述NMOS管Ni、所述NMOS管N3、所述NMOS管N5、 所述NMOS管N6、所述NMOS管N9及所述NMOS管WO的柵極均分別接入第一時(shí)鐘脈沖信號(hào)， 所述匪OS管N2、所述匪OS管N4、所述匪OS管N7、所述匪OS管N8、所述匪OS管Nll及所述NMOS管W2的柵極均分別接入第二時(shí)鐘脈沖信號(hào)。
7.如權(quán)利要求4所述的開(kāi)關(guān)電容積分電路，其特征在于，所述第一開(kāi)關(guān)管、所述第二開(kāi)關(guān)管、所述第三開(kāi)關(guān)管、所述第四開(kāi)關(guān)管、所述第五開(kāi)關(guān)管、所述第六開(kāi)關(guān)管、所述第七開(kāi)關(guān)管、所述第八開(kāi)關(guān)管、所述第九開(kāi)關(guān)管、所述第十開(kāi)關(guān)管、所述第十一開(kāi)關(guān)管以及所述第十二開(kāi)關(guān)管均為PMOS管且分別為PMOS管Pl、PMOS管P2、PMOS管P3、PMOS管P4、PMOS管 P5、PM0S 管 P6、PM0S 管 P7、PM0S 管 P8、PM0S 管 P9、PM0S 管 P10,PMOS 管 Pll 及 PMOS 管 P12, 所述PMOS管的柵極為所述單控制端口，所述PMOS管P1、所述PMOS管P3、所述PMOS管P5、 所述PMOS管P6、所述PMOS管P9及所述PMOS管PlO的柵極均分別接入第二時(shí)鐘脈沖信號(hào)， 所述PMOS管P2、所述PMOS管P4、所述PMOS管P7、所述PMOS管P8、所述PMOS管Pll及所述PMOS管P12的柵極均分別接入第一時(shí)鐘脈沖信號(hào)。
8.一種積分器，其特征在于，所述積分器包括權(quán)利要求1-7任意一項(xiàng)所述的開(kāi)關(guān)電容積分電路。
全文摘要
本發(fā)明屬于運(yùn)算電路領(lǐng)域，提供了一種積分器及其開(kāi)關(guān)電容積分電路。在本發(fā)明中，通過(guò)采用采樣模塊在一個(gè)時(shí)鐘周期內(nèi)根據(jù)時(shí)鐘脈沖信號(hào)對(duì)正端電壓信號(hào)和負(fù)端電壓信號(hào)進(jìn)行采樣，并輸出正端電壓采樣信號(hào)和負(fù)端電壓采樣信號(hào)，以及積分模塊對(duì)正端電壓采樣信號(hào)和負(fù)端電壓采樣信號(hào)進(jìn)行積分運(yùn)算，實(shí)現(xiàn)了在一個(gè)時(shí)鐘周期內(nèi)完成兩次電壓采樣和兩次電壓積分運(yùn)算，提高了積分運(yùn)算速度和效率，解決了現(xiàn)有技術(shù)存在的運(yùn)算速度慢和工作效率低的問(wèn)題。
文檔編號(hào)H03K3/01GK102355250SQ20111019407
公開(kāi)日2012年2月15日 申請(qǐng)日期2011年7月12日 優(yōu)先權(quán)日2011年7月12日
發(fā)明者喬愛(ài)國(guó), 劉小靈 申請(qǐng)人:深圳市芯?？萍加邢薰?br>