專利名稱：具有用于模擬積分的數(shù)字補償?shù)逆i相環(huán)路的制作方法
技術領域：
本發(fā)明一般來說涉及鎖相環(huán)路，且更具體來說涉及具有用于模擬積分的數(shù)字補償?shù)逆i相環(huán)路。
背景技術：
鎖相環(huán)路(PLL)相對于參考信號產生信號。鎖相環(huán)路電路基于參考信號與PLL輸出信號的相位和/或頻率的差而調整所述輸出信號的頻率。輸出信號的頻率基于所述差而增大或減小。因此，鎖相環(huán)路為使用負反饋的控制系統(tǒng)。鎖相環(huán)路用于例如收音機、電信電路，和計算機等電子裝置以及其它裝置中。PLL常使用諧振調諧式壓控振蕩器(VCO)來產生PLL輸出信號。諧振調諧式VCO常包含電容性裝置和諧振電感-電容(LC)電路。電容性裝置通常包含具有電容的至少一個可變電抗器，所述至少一個可變電抗器響應調諧電壓以改變PLL輸出信號的頻率。一些常規(guī)PLL包含一個或一個以上數(shù)字組件。此些PLL在一些方面具有優(yōu)于模擬環(huán)路的優(yōu)點。令人遺憾的是，這些PLL也具有一些缺點。因此，需要具有模擬和數(shù)字環(huán)路兩者的優(yōu)點的PLL。

發(fā)明內容
一種鎖相環(huán)路(PLL)裝置包含數(shù)字微分器，所述數(shù)字微分器經配置以對數(shù)字環(huán)路信號進行微分以至少部分地補償由模擬積分器對模擬電流信號的積分。數(shù)字到模擬轉換器(DAC)包含電流源輸出級，所述電流源輸出級基于數(shù)字輸入信號產生模擬電流信號。所述模擬積分器對所述模擬電流信號進行積分以產生用于控制壓控振蕩器(VCO)的電壓控制信號。


圖I為根據(jù)本發(fā)明的示范性實施例的鎖相環(huán)路裝置的前向部分的框圖。圖2為PLL裝置的前向部分的框圖，其中將數(shù)字微分器實施為數(shù)字處理電路的部分且將模擬積分器實施為模擬電路的部分。圖3為根據(jù)示范性實施例的包含數(shù)字相位檢測器的PLL裝置的框圖。圖4為將數(shù)字微分器實施為數(shù)字濾波器的部分的PLL裝置的框圖。圖5為根據(jù)示范性實施例的包含在參考路徑中具有低頻率端口的兩點調制的PLL裝置的框圖。圖6為圖5的PLL裝置的示范性實施的框圖。圖7為根據(jù)示范性實施例的包含相位到數(shù)字轉換器(H)C)的PLL裝置的框圖。圖8為將數(shù)字微分器實施為數(shù)字濾波器的部分的包含相位到數(shù)字轉換器(roc)的PLL裝置的框圖。圖9為根據(jù)示范性實施例的包含在反饋路徑中具有較低頻率端口的兩點調制的PLL裝置的框圖。圖10為根據(jù)示范性實施例的包含在反饋路徑中具有積分三角調制較低頻率端口的兩點調制的PLL裝置的框圖。圖11為具有電流源輸出級的電流導引DAC的示意性表示。圖12為根據(jù)另一配置的具有電流源輸出級的電流導引DAC的示意性表示。圖13A為具有電流源輸出級的示范性電流脈沖DAC的示意性表示。圖13B為具有三角積分調制器和電流源輸出級的示范性電流DAC的示意性表示。圖14為管理具有數(shù)字微分以補償模擬積分的鎖相環(huán)路的方法的流程圖。
圖15為管理在參考路徑和環(huán)路控制路徑中包含兩點調制的PLL的方法的流程圖。圖16為管理在反饋路徑和環(huán)路控制路徑中包含兩點調制的PLL的方法的流程圖。圖17為管理包含數(shù)字濾波器的PLL裝置中的具有數(shù)字微分以補償模擬積分的鎖相環(huán)路的方法的流程圖。圖18為將參考路徑和DCO控制路徑中的兩點調制應用于包含用于補償模擬積分的數(shù)字微分的PLL的方法的流程圖。圖19為將反饋路徑和DCO控制路徑中的兩點調制應用于包含補償模擬積分的數(shù)字微分的PLL的方法的流程圖。
具體實施例方式詞語“示范性”在本文中用以表示“充當實例、例子或例證”。本文中描述為“示范性”的任何實施例不必被解釋為比其它實施例優(yōu)選或有利。圖I為根據(jù)本發(fā)明的示范性實施例的鎖相環(huán)路裝置的前向部分100的框圖。數(shù)字輸入信號102由電流輸出數(shù)字到模擬轉換器(電流輸出DAC) 104處理以產生模擬電流信號106。由電流輸出DAC的電流源輸出級108提供的模擬電流信號106在作為控制電壓信號112被施加到模擬壓控振蕩器(VCO) 114之前由模擬積分器110進行積分。數(shù)字微分器116處理數(shù)字環(huán)路信號118以形成數(shù)字輸入信號102且至少部分地補償由模擬積分器110執(zhí)行的積分。如以下所描述，數(shù)字環(huán)路信號118是基于PLL內的反饋信號與參考信號之間的差。數(shù)字環(huán)路信號的內容取決于PLL的特定實施。舉例來說，在PLL包含調制功能性的情況下，數(shù)字環(huán)路信號可包含數(shù)據(jù)。另外，數(shù)字濾波器可連接于相位檢測器與數(shù)字微分器之間以使得數(shù)字環(huán)路信號可為基于反饋信號與參考信號之間的差的經濾波信號。如以下參看圖2所論述，數(shù)字微分器可實施為其它數(shù)字處理電路的部分，其中數(shù)字環(huán)路信號可被解譯為由數(shù)字處理電路處理的信號或信號的組合。電流輸出DAC 104為接收數(shù)字輸入信號且產生模擬電流信號的任何裝置其中模擬電流信號是由電流源輸出級108提供。電流源輸出級108是使用例如晶體管等有源裝置實施。以下參看圖11、圖12、圖13A和圖13B論述合適電流輸出DAC的實例。模擬積分器110為執(zhí)行對模擬電流信號106的積分功能的任何裝置或布置。合適模擬積分器110的實例為電容器。數(shù)字微分器116為對數(shù)字環(huán)路信號118進行微分的任何裝置或處理器。因此，所述數(shù)字微分器可為執(zhí)行差分方程函數(shù)的任何裝置或電路，其中輸出是基于先前輸入。合適數(shù)字微分器的實例包含執(zhí)行例如y[t] =x[t]-x[t-l]等差分方程的裝置，其中I為輸出，X為輸入,且t為取樣時間，且t-1為前一個取樣時間。此函數(shù)也可在Z域中表達為在操作期間，電流輸出DAC 104將數(shù)字輸入信號102轉換為模擬電流信號106。模擬積分器110對模擬電流信號106進行積分以產生控制電壓信號112。舉例來說，在模擬積分器110為接地的并聯(lián)電容器的情況下，根據(jù)模擬電流信號112的積分而產生跨電容器兩端的電壓。VCO輸出信號(模擬輸出信號)具有基于控制電壓信號112的頻率。VCO輸出信號被反饋且與參考信號比較以產生信號，其中數(shù)字環(huán)路信號118是至少部分地基于所產生信號。數(shù)字微分器116處理 數(shù)字環(huán)路信號118以至少部分地補償模擬積分器110的積分。許多常規(guī)鎖相環(huán)路(PLL)在PLL的前向部分中不包含DAC，且所有環(huán)路濾波不是在模擬域中執(zhí)行就是在數(shù)字域中執(zhí)行。在PLL的前向部分中包含DAC的一些常規(guī)PLL在DAC之后具有低通濾波器而非積分器。關于在DAC之后跟著低通濾波器的PLL的論述可見于第5，999，060號、第6，094，101號和第6，188，288號美國專利，以及第2009/0010372號、第2007/0195917號和第2007/0036238號美國公開案中。DAC輸出在無積分器或低通濾波器的情況下直接連接到VCO的實例論述于第5，648，964號美國專利中。在PLL的前向部分中包含DAC且在DAC之后具有積分器的其它PLL使用具有電壓模式輸出的DAC。此些實例論述于第6，094，101號美國專利和第2009/0108891號美國專利公開案中。因此，當將兩點調制應用于PLL時，常規(guī)PLL技術需要用于環(huán)路的前向路徑和高通調制輸入的單獨DAC。圖2為PLL裝置的前向部分200的框圖，其中將數(shù)字微分器116實施為數(shù)字處理電路202的部分，且將模擬積分器110實施為模擬電路204的部分。PLL內的數(shù)字處理電路202可包含各種數(shù)字處理功能中的任一者，例如數(shù)字濾波、PLL帶寬控制、適用于確保PLL控制系統(tǒng)穩(wěn)定性的頻率響應的建立，和突波和噪聲消除。數(shù)字處理電路202可接受針對諸圖中所展示的彼等功能的額外輸入。舉例來說，突波和噪聲消除功能可能需要額外輸入。因此，數(shù)字處理電路202的至少一部分包含數(shù)字濾波器。在示范性實施例中，數(shù)字濾波器執(zhí)行與常規(guī)模擬PLL中的模擬環(huán)路濾波器相關聯(lián)的所有功能，例如帶寬控制、穩(wěn)定性控制、步進輸入阻尼響應和鎖定時間控制，同時也另外致能針對傳統(tǒng)模擬濾波器中不可用的噪聲和突波消除的可編程性和靈活性。數(shù)字處理電路202也包含執(zhí)行微分功能的至少一部分。因此，數(shù)字微分器116以數(shù)字方式處理數(shù)字信號以產生數(shù)字環(huán)路信號的導數(shù)。盡管其它處理通過數(shù)字處理電路執(zhí)行，但數(shù)字微分器116至少部分地補償由模擬積分器110執(zhí)行的模擬積分。對于圖2的實例來說，模擬積分器110為模擬電路204的部分。模擬電路204可為電容器，或可為在電容器后再跟著疊接RC部分，其中與所述RC部分相關聯(lián)的頻率響應在數(shù)字濾波器操作的低頻下為平坦的且在遠高于數(shù)字濾波器的頻率下提供衰減。來自疊接RC部分的額外濾波也可由有源濾波器電路提供，只要所述頻率響應滿足是低通的以上條件(其中低通拐點顯著超過數(shù)字環(huán)路濾波器中的主要極點的頻率)即可。模擬電路204的作用包含積分功能。因此，在一些實施中，模擬積分器可為模擬濾波器的部分。在一些情況下，模擬積分器為獨立電路或元件，且數(shù)字微分器為數(shù)字處理電路的部分。在其它情況下，數(shù)字微分器為獨立裝置，且模擬積分器被實施為執(zhí)行其它功能的模擬電路的部分。圖3為根據(jù)示范性實施例的包含數(shù)字相位檢測器302的PLL裝置300的框圖。VCO產生經由PLL的反饋306部分反饋的模擬輸出信號304。取決于特定實施，反饋306可包含前置分頻器(prescaler)、分頻器，和/或其它處理。所得反饋信號308在數(shù)字相位檢測器302處被接收，在數(shù)字相位檢測器302處，對反饋信號308與參考信號310進行比較。數(shù)字相位檢測器302產生數(shù)字校正信號312，所述數(shù)字校正信號312是基于反饋信號308的相位與參考信號310的相位之間的差。數(shù)字相位檢測器302為可基于兩個輸入信號的相位差產生數(shù)字數(shù)值信號的任何裝置。數(shù)字相位檢測器302的合適實施的實例包含使用相位到數(shù)字轉換器(PDC)。在此實施中，反饋信號和參考信號通常為模擬信號。PDC對參考信號310的上升邊緣與經分頻反饋信號312的上升邊緣之間的反相器延遲的數(shù)目進行計數(shù)。PDC的相位檢測器部分產生輸出脈沖，所述輸出脈沖的持續(xù)時間對應于參考信號的上升邊緣與經分頻反饋信號的上升邊緣之間的差。所述脈沖的持續(xù)時間為表示參考信號的相位與經分頻反饋信號的相位之間的差的誤差信號。接著在時間到數(shù)字轉換器(TDC)中將所述脈沖的持續(xù)時間轉換為數(shù)字數(shù)值以產生數(shù)字校正信號。 數(shù)字環(huán)路信號118是基于數(shù)字校正信號312。如下文所描述，可將調制端口和其它處理插入于數(shù)字相位檢測器與數(shù)字微分器之間，因此，盡管由數(shù)字微分器接收的數(shù)字環(huán)路信號是基于數(shù)字校正信號，但其通常并非同一信號。通常在數(shù)字相位檢測器與數(shù)字微分器116之間插入至少某一數(shù)字濾波功能。對于所述實例，數(shù)字濾波器314對數(shù)字校正信號312進行濾波以產生形成數(shù)字環(huán)路信號118的濾波器輸出信號316。數(shù)字濾波器314執(zhí)行與常規(guī)模擬PLL中的模擬環(huán)路濾波器相關聯(lián)的所有功能，例如帶寬控制、穩(wěn)定性控制、步進輸入阻尼響應和鎖定時間控制，同時也另外致能針對傳統(tǒng)模擬濾波器中不可用的噪聲和突波消除的可編程性和靈活性。數(shù)字相位檢測器302的合適實施的另一實例包含在反饋中使用時間到數(shù)字轉換器(TDC)和相位累加器。在此實施中，反饋信號和參考信號為數(shù)字信號。所述反饋基于VCO的模擬輸出信號提供數(shù)字反饋信號。更具體來說，相位累加器對VCO模擬輸出循環(huán)的整數(shù)數(shù)目進行計數(shù)，且TDC對VCO模擬輸出信號的小部分周期內的反相器延遲的數(shù)目進行計數(shù)。將相位累加器的輸出與TDC所產生的正規(guī)化數(shù)字數(shù)值信號進行組合。因此，在此實例中，反饋信號是由反饋中的TDC所提供的分數(shù)相位和相位累加器所提供的整數(shù)相位組成。整數(shù)相位為VCO模擬輸出信號在一個或一個以上參考信號周期期間的完整RF循環(huán)的總數(shù)。在反饋信號中指示且被提供到相位檢測器的總相位因此為分數(shù)和整數(shù)相位的和。數(shù)字相位檢測器基于反饋信號與參考信號之間的相位差產生數(shù)字校正信號。圖4為將數(shù)字微分器116實施為數(shù)字濾波器314的部分的PLL裝置400的框圖。圖4的PLL裝置400如以上所論述般操作，只是微分功能是由也執(zhí)行數(shù)字環(huán)路濾波的裝置執(zhí)行。數(shù)字校正信號312是由數(shù)字濾波器314處理。所述處理的結果包含對由模擬積分器110執(zhí)行的模擬積分的至少部分補償。在此實例中，數(shù)字環(huán)路信號118為通過數(shù)字濾波器314處理的信號或信號的組合。圖5為根據(jù)示范性實施例的包含在參考路徑中具有低頻率端口 502的兩點調制的PLL裝置500的框圖。兩點調制接口包含較低頻率端口 502和較高頻率端口 504。較低頻率端口 502耦合于PLL的參考分支內。數(shù)據(jù)506在數(shù)字相位檢測器302之前與參考信號310組合。如以下進一步詳細描述，所述組合可包含對兩個信號求和，或可包含組合數(shù)據(jù)506與參考信號310的其它形式。通過數(shù)字相位檢測器302將組合信號508與反饋信號308比較以產生數(shù)字校正信號312。數(shù)字濾波器314對數(shù)字校正信號312進行濾波以提供濾波器輸出信號316。較高頻率端口 504 f禹合數(shù)據(jù)與濾波器輸出信號316。如以下所描述,在不范性實施例中使用求和器來組合數(shù)據(jù)信號506與濾波器輸出信號316。然而，在一些情況下，可使用用于組合兩個信號的其它技術。數(shù)字環(huán)路信號118是基于組合數(shù)據(jù)和濾波器輸出信號。在將數(shù)字環(huán)路信號118呈現(xiàn)到數(shù)字微分器116之前，可執(zhí)行其它處理。舉例來說，可應用增益調整。電 流輸出DAC 104基于數(shù)字環(huán)路信號118產生模擬電流信號，數(shù)字環(huán)路信號118是基于經微分的組合數(shù)據(jù)和濾波器輸出信號。模擬積分器110對模擬電流信號106進行積分以將電壓控制信號提供到VCO 114。反饋306將所述信號耦合回到數(shù)字相位檢測器。圖6為圖5的PLL裝置500的示范性實施600的框圖。示范性實施600包含相位調制部分602、環(huán)路控制部分604、參考部分和反饋306。相位調制部分602通過處理數(shù)據(jù)506并在兩個點處將數(shù)據(jù)506引入到PLL中而致能兩點調制。在一些情況下，輸入相位數(shù)據(jù)506由接口塊(未圖示)接收并處理，所述接口塊提供對輸入相位數(shù)據(jù)的任何所需信號緩沖、時鐘率轉換和帶寬調整。所得的經處理數(shù)據(jù)提供到參考路徑，且在注入到環(huán)路控制部分604中之前由增益調適裝置608和正規(guī)化裝置610進一步處理。環(huán)路增益調適裝置608測量實際模擬環(huán)路增益與由模擬積分器中的電流對電壓增益、VCO中的電壓對頻率增益和DAC中的任一增益誤差所產生的預期模擬環(huán)路增益之間的差。接著通過環(huán)路增益正規(guī)化裝置610將所得的環(huán)路增益差乘以經處理的輸入相位數(shù)據(jù)。經正規(guī)化數(shù)據(jù)612接著與數(shù)字環(huán)路濾波器輸出信號316組合且注入到環(huán)路控制路徑中。因此，對于經由參考部分606和高通調制部分504的低通調制路徑來說，增益調適和正規(guī)化部分602建立自輸入相位數(shù)據(jù)到VCO輸出的相等通帶增益。參考部分606可包含用以將與數(shù)據(jù)組合的參考信號耦合到環(huán)路控制部分604的任何數(shù)目個電路和裝置。在一些情況下，參考信號310為可在參考路徑處被接收為整數(shù)部分和分數(shù)部分的數(shù)字參考信號614。所述參考信號與數(shù)據(jù)信號組合，所述數(shù)據(jù)信號是在相位調制路徑處接收且可至少部分地由接口塊處理，所述接口塊提供對輸入相位數(shù)據(jù)的任何所需信號緩沖、時鐘率轉換和帶寬調整。相位組合器616組合兩個信號以產生組合信號618，在一些情況下，在將組合信號618提供到環(huán)路控制部分604之前可進一步處理所述信號。盡管在示范性實施例中相位組合器616為求和器，但在一些情況下，可使用其它技術來組合數(shù)據(jù)與參考信號。環(huán)路控制部分604中的數(shù)字相位檢測器620比較組合信號618與從反饋306接收的反饋信號308。對于圖6的實例來說，數(shù)字相位檢測器為提供基于兩個數(shù)字信號之間的相位差的數(shù)字校正信號的數(shù)字相位檢測裝置。因此，在此實例中，反饋信號308和組合信號618都是數(shù)字信號。數(shù)字校正信號312被提供到數(shù)字環(huán)路濾波器314、相位調制部分的環(huán)路增益調適裝置608，且被提供到粗調機構622。數(shù)字環(huán)路濾波器614對數(shù)字校正信號312進行濾波以將經濾波信號316提供到求和器624。求和器624組合從相位調制部分602接收的較高頻率數(shù)據(jù)612與經濾波信號316以產生包含數(shù)據(jù)信息的數(shù)字環(huán)路信號118。數(shù)字微分器116至少部分地補償通過模擬積分器110的積分以將數(shù)字輸入信號102提供到電流輸出DAC 104。電流輸出DAC 104將數(shù)字輸入信號102轉換為模擬電流信號106。在電流輸出DAC 104為電流脈沖DAC的情況下，模擬電流信號106為具有對應于數(shù)字環(huán)路信號118的正負號的極性的一系列等同或幾乎等同的脈沖。在電流輸出DAC 104為具有電流鏡輸出級的電流導引DAC的情況下，模擬電流信號106為對應于輸入信號的連續(xù)時變電流信號。通過模擬積分器110對模擬電流信號106進行積分以向VCO 114提供模擬控制電壓信號112。VCO 114根據(jù)電壓控制信號112產生模擬VCO輸出信號(模擬輸出信號)304。通過信號分頻器626將模擬輸出信號304分為兩個部分,其中一個部分是由相位累加器628接收且另一部分是在TDC 630處接收。相位累加器628將模擬輸出信號304轉換為整數(shù)值632，所述整數(shù)值632表示表達為數(shù)字數(shù)值的模擬輸出信號304的相位的整數(shù)部分。TDC 630比較模擬輸出信號304與頻率參考(FREF)634以確定相位的數(shù)字表示的分數(shù)部分。在于組合器640中組合整數(shù)部分與分數(shù)部分以形成數(shù)字反饋信號308之前通過正規(guī)化裝置638來正規(guī)化表示所述分數(shù)部分的此數(shù)字數(shù)值636。頻率參考(FREF) 634通常為每參考循環(huán)所產生的單比特脈沖且指示參考信號的頻率。參考信號的相位在參考部分606輸入處也表示為數(shù)字數(shù)值，且每參考周期遞增固定量一次。
圖7為根據(jù)示范性實施例的包含相位到數(shù)字轉換器(roc) 702的PLL裝置700的框圖。在此示范性實施中，PDC 702包含相位頻率檢測器704和時間到數(shù)字轉換器(TDC) 706。VCO 114產生經由環(huán)路的反饋部分306反饋的模擬輸出信號304。反饋306可包含前置分頻器、分頻器和其它處理。所得反饋信號308在相位頻率檢測器704處被接收，在相位頻率檢測器704處，比較反饋信號308與模擬反饋信號708(310)。因此，對于圖7的實例來說，參考信號310為模擬參考信號708，且反饋信號308為模擬參考信號。相位頻率檢測器704產生模擬校正信號710，所述模擬校正信號710是基于反饋信號的相位與參考信號的相位之間的差。由于相位與頻率之間的關系，所述模擬校正信號也基于反饋信號與參考信號之間的頻率差。TDC 706對模擬校正信號710的小部分周期內的反相器延遲的數(shù)目進行計數(shù)，在所述小部分周期期間模擬校正信號710得以確證以產生數(shù)字數(shù)值信號712。將數(shù)字數(shù)值信號712施加到數(shù)字濾波器314以產生濾波器輸出信號316。對于圖7的實例，濾波器輸出信號316為數(shù)字環(huán)路信號118。經濾波信號可由其它裝置進一步處理以產生數(shù)字環(huán)路信號118。數(shù)字環(huán)路信號118至少基于數(shù)字數(shù)值信號712?？稍赥OC 702與數(shù)字微分器116之間執(zhí)行除了數(shù)字濾波器314以外的其它處理。因此，在大多數(shù)情況下，數(shù)字數(shù)值信號712與數(shù)字環(huán)路信號118為不等同的信號。電流DAC 104基于數(shù)字環(huán)路信號118產生模擬電流信號106。模擬積分器110對模擬電流信號106進行積分以將電壓控制信號112提供到VCO114。反饋306將基于VCO輸出信號304的信號耦合回到相位頻率檢測器704。數(shù)字微分器116至少部分地補償積分器110的積分功能。因此，PLL中的數(shù)字處理補償模擬電流信號的模擬積分。圖8為將數(shù)字微分器116實施為數(shù)字濾波器314的部分的包含相位到數(shù)字轉換器(PDC) 702的PLL裝置800的框圖。圖8的PLL裝置800如以上所論述般操作，只是微分功能是由也執(zhí)行數(shù)字環(huán)路濾波的裝置執(zhí)行。數(shù)字數(shù)值信號712由數(shù)字濾波器314處理。所述處理的結果包含對由模擬積分器110執(zhí)行的模擬積分的至少部分補償。在此實例中，數(shù)字環(huán)路信號118為通過數(shù)字濾波器裝置內的數(shù)字濾波器314處理的信號或信號的組合。圖9為根據(jù)示范性實施例的包含在反饋路徑中具有較低頻率端口 902的兩點調制的PLL裝置900的框圖。除了以上所論述的操作以外，圖9的PLL包含兩點調制，其中較低頻率端口連接于反饋路徑中，且較高頻率端口 904連接于數(shù)字濾波器314之后。因此，較低頻率數(shù)據(jù)是耦合到反饋路徑中，且較高頻率數(shù)據(jù)是在數(shù)字濾波器314之后注入于環(huán)路中。電流DAC 104基于數(shù)字環(huán)路信號118產生模擬電流信號112，所述數(shù)字環(huán)路信號118是基于經微分的組合數(shù)據(jù)和濾波器輸出信號。roc 702接收包含數(shù)據(jù)的反饋信號308。因此，VCO輸出信號304是由較低和較高頻率數(shù)據(jù)調制，從而形成全通轉移函數(shù)。圖10為根據(jù)示范性實施例的包含在反饋306路徑中具有積分三角調制較低頻率端口 1002的兩點調制的PLL裝置1000的框圖。將輸入相位數(shù)據(jù)506施加到PLL中的兩個點，從而形成從輸入相位數(shù)據(jù)到調制VCO輸出的全通轉移函數(shù)。較低頻率調制端口 1002在反饋分頻器三角積分調制器1004的輸入處。反饋306包含分數(shù)N分頻器1006。通過使得反饋分頻比隨著輸入相位數(shù)據(jù)而變化，將PLL的帶寬內的輸入相位調制轉移到VCO輸出304。將較高頻率調制端口 1008施加到增益調適和正規(guī)化裝置602。如以上所描述，增益調適和正規(guī)化裝置602測量輸入到數(shù)字環(huán)路濾波器314的相位誤差以估計電流模式DAC 104、模擬積分器110和VCO電壓對頻率增益的實際模擬增益 與預期模擬增益之間的變化，且將比例因數(shù)施加到輸入相位數(shù)據(jù)506。在組合器610中組合包含相位數(shù)據(jù)的增益調整信號與數(shù)字環(huán)路濾波器314的輸出。此操作形成高頻率調制路徑，所述路徑將PLL的帶寬外的輸入相位調制轉移到VCO輸出304。在數(shù)字微分包含于數(shù)字環(huán)路濾波器314中的情況下，在使施加到增益調適和正規(guī)化裝置602的輸入相位數(shù)據(jù)與經數(shù)字微分的數(shù)字濾波器輸出相加之前，以數(shù)字方式對所述輸入相位數(shù)據(jù)進行微分。圖11為具有電流源輸出級1102的電流導引DAC 1100的示意性表示。對于所述實例來說，數(shù)字輸入字為DI〈n:0>。MY指示PMOS晶體管之間的相對大小，且MX指示NMOS晶體管之間的相對大小。Iref為輸入電流偏壓。示范性電流源輸出級1102是使用例如晶體管等有源裝置來實施。參看圖11所論述的輸出級包含具有參考輸入NMOS晶體管1106的電流鏡1104，其中參考輸入NMOS晶體管1106的源極連接到接地端1108。輸入參考NMOS晶體管的漏極和柵極連接到參考電流輸入1110。參考輸入NMOS晶體管1106在漏極和柵極節(jié)點處產生參考電壓。所述參考電壓耦合到多個NMOS晶體管1112到1116的柵極。在一些狀況下，多個NMOS晶體管1113到116使源極連接到接地端，且使漏極各自個別地連接到NMOS微分對1117到1120的源極。每一微分對的一個漏極輸出連接到DAC輸出1122，且另一漏極輸出可連接到例如電源1124等轉儲節(jié)點(dump node)。DAC輸出1122通過PMOS電流鏡1128的PMOS電流源1126加偏壓。PMOS電流鏡包含電流源1126和參考裝置1130，其中當所有電流源皆切換到輸出1122時，電流源1126提供可由NMOS電流源1112到1116提供的最大電流的一半。通過編程對微分對的柵極輸入，可根據(jù)編程了多少NMOS電流源到微分對輸出而切換到DAC輸出1122來設置DAC輸出值。圖12為根據(jù)另一配置的具有電流源輸出級1202的電流導引DAC 1200的示意性表示。對于此實例來說，每一微分對1117到1120的一個漏極輸出直接連接到DAC輸出1122，且另一漏極輸出連接到PMOS電流鏡1228的參考裝置1128。PMOS電流鏡的裝置的源極連接到正電源1124。參考裝置1130的柵極和漏極均連接到NMOS微分對晶體管的漏極，所述NMOS微分對晶體管的漏極不直接連接到DAC輸出1122。將產生于PMOS電流鏡參考裝置1130的柵極上的電壓施加到使漏極連接到DAC輸出1122的PMOS電流源晶體管1126。因此，取決于DAC數(shù)字輸入字的值，DAC輸出1122可流出負的或正的電流。圖13A為具有電流源輸出級1302(108)的示范性電流脈沖DAC 1300的示意性表示。對于所述實例來說，數(shù)字輸入字為DI〈n:0>，且正負號比特用以指示經濾波的相位誤差為正或是負。所有晶體管具有相同寬度/長度比率。
電流源輸出級1302(108)實施為單個NMOS晶體管1302，其中漏極連接到DAC輸出1304，柵極連接到通過將參考電流1306施加到NMOS晶體管1308 (其中源極連接到接地端1108)的漏極和柵極而形成的參考電壓，且源極連接到開關1310(其連接到接地端1108)。通過以脈沖將開關1310閉合并斷開等于DAC輸入字DKn: 0>的次數(shù)而對DAC輸出值106進行編程。將補充電流源輸出級1312實施為單個PMOS晶體管1312，其中漏極連接到DAC輸出1304，柵極連接到通過將NMOS參考電流的拷貝施加到PMOS晶體管1316(其中源極連接到正電源1124)的漏極和柵極而形成的參考電壓1314，且源極連接到開關1318(其連接到正電源1124)。通過DAC輸入字的正負號比特來選擇使NMOS 1302或PMOS電流源1304在作用中。如果輸入字無正負號，則可將DAC輸入的最高有效位用作正負號比特。環(huán)式振蕩器1320驅動脈沖計數(shù)器1322，計數(shù)器1322的輸出驅動數(shù)字比較器1324，數(shù)字比較器1324比較所述計數(shù)與DAC數(shù)字輸入字，或數(shù)字輸入字減去最高有效位(對于無正負號的DAC數(shù)字輸入字來說)。當計數(shù)小于DAC數(shù)字輸入字時，邏輯 電路1326在NMOS電流源晶體管1302或PMOS電流源晶體管1312的源極中將環(huán)式振蕩器信號耦合到開關1302、1310的柵極控制且針對每一環(huán)式振蕩器周期形成一個相等電流脈沖。當計數(shù)超過DAC數(shù)字輸入字時，從NMOS或PMOS電流源開關晶體管的柵極控制阻斷環(huán)式振蕩器信號。每一參考周期一旦開始就將計數(shù)器復位到零，從而允許將下一個DAC輸入字轉換為模擬電流輸出樣本。在一些情況下，從比較器輸出到環(huán)式振蕩器的連接將啟用信號提供到環(huán)式振蕩器以使得環(huán)式振蕩器在計數(shù)到所需數(shù)目個脈沖之后被停用。對于此實例來說，DAC輸出為一系列電流脈沖，其中每樣本的總脈沖數(shù)目等于DAC輸入字。圖13B為具有三角積分調制器1352和電流源輸出級1302(108)的示范性三角積分電流DAC 1350的示意性表示，電流源輸出級1302(108)連接到模擬電路204。三角積分電流DAC 1350將多比特數(shù)字字轉換為單比特的正負號信號1354。正負號信號1354驅動開關1310、1318以產生電流輸出信號。因此，三角積分電流DAC的電流源輸出級1302提供經三角積分調制的連續(xù)電流輸出信號。所述經三角積分調制的連續(xù)電流輸出信號具有數(shù)目取決于比特數(shù)目的電平。盡管圖13B中所展示的實例包含單比特DAC，但在一些情況下，也可將為2、3、4或4個以上比特的多比特DAC用于具有2、3、4或4個以上比特信號輸出的三角積分調制器以形成三角積分電流DAC。因此，對于圖13B的實例來說，輸出電流信號為在兩個電平之間變化的單比特信號。眾所周知，由積分三角調制器產生的量化噪聲常為頻率的函數(shù)。因此，在一些情況下，在PLL內提供額外濾波。在將三角積分電流DAC 1350實施于PLL裝置內的示范性實施例中，模擬電路204包含在濾波響應中形成兩個極點的模擬元件。因此，在示范性實施例中，模擬電路包含用于對量化噪聲進行濾波的濾波器1356。圖14為管理具有數(shù)字微分以補償模擬積分的鎖相環(huán)路的方法的流程圖。所述方法可通過硬件、軟件和/或固件的任何組合來執(zhí)行。在步驟1402處，基于反饋信號與參考信號之間的相位差產生數(shù)字環(huán)路信號。在反饋信號和參考信號提供為數(shù)字信號的實施中，可使用數(shù)字相位檢測器來比較反饋信號與參考信號。在所述信號為模擬信號的實施中，所述相位比較可通過相位到數(shù)字轉換器或模擬相位檢測器繼之以時間到數(shù)字轉換器來執(zhí)行。所述數(shù)字環(huán)路信號是至少部分地基于由相位比較所產生的校正信號。舉例來說，如以下所論述，可通過濾波和調制進一步處理由相位檢測器產生的數(shù)字校正信號以產生數(shù)字環(huán)路信號。
在步驟1404處，以數(shù)字方式對數(shù)字環(huán)路信號進行微分以至少部分地補償由電流DAC的電流源輸出級產生的模擬電流信號的模擬積分。對所述模擬電流信號進行積分以產生用以控制VCO的電壓控制信號。取決于特定實施，所述數(shù)字微分可通過獨立電路來執(zhí)行，或所述微分功能可為執(zhí)行環(huán)路內的其它處理的數(shù)字處理電路的部分。數(shù)字環(huán)路信號的微分產生數(shù)字輸入信號。 在步驟1406處，基于數(shù)字輸入信號產生模擬電流信號。所述數(shù)字輸入信號是在包含電流源輸出級的電流DAC的輸入處接收。所述電流DAC將數(shù)字輸入信號轉換為模擬電流信號。取決于所使用的電流DAC的類型，所述電流DAC可提供脈沖式電流信號或時變連續(xù)信號。在步驟1408處，對模擬電流信號進行積分以產生用于控制VCO的電壓控制信號。例如電容器等模擬裝置或電路對所述模擬電流信號進行積分。所述模擬積分可通過獨立模擬裝置或電路來執(zhí)行，或所述模擬積分功能可為由包含模擬積分器的模擬電路對模擬電流信號所執(zhí)行的模擬處理的部分。因此，數(shù)字微分至少部分地補償模擬積分，其中所述兩個功能可為其它處理的部分。圖15為管理在參考路徑和環(huán)路控制路徑中包含兩點調制的PLL的方法的流程圖。參看圖15所論述的方法為參看圖14所論述的方法的實施的實例。在步驟1502處，檢測參考信號與反饋信號之間的相位差以提供數(shù)字校正信號。數(shù)字相位檢測器比較數(shù)字反饋信號與數(shù)字參考信號以產生所述數(shù)字校正信號。在步驟1504處，以數(shù)字方式對數(shù)字校正信號進行濾波以產生濾波器輸出信號。所述數(shù)字濾波至少部分地建立環(huán)路的環(huán)路帶寬。數(shù)字環(huán)路信號至少部分地基于所述濾波器輸出信號。在不在數(shù)字濾波器與數(shù)字微分器之間執(zhí)行額外處理的情況下，濾波器輸出信號為數(shù)字環(huán)路信號。然而，如以下所論述，在于數(shù)字濾波器之后將調制引入到環(huán)路中的情況下，數(shù)字環(huán)路信號包含濾波器輸出信號以及數(shù)據(jù)。在步驟1506處，以數(shù)字方式對數(shù)字環(huán)路信號進行微分以至少部分地補償對模擬電流信號的模擬積分。對模擬電流信號進行積分以產生用以控制VCO的電壓控制信號。對數(shù)字環(huán)路信號的微分產生數(shù)字輸入信號。在步驟1508處，基于數(shù)字輸入信號產生模擬電流信號。所述數(shù)字輸入信號是在包含電流源輸出級的電流DAC的輸入處接收。所述電流DAC將數(shù)字輸入信號轉換為模擬電流信號。在步驟1510處，對模擬電流信號進行積分以產生用于控制VCO的電壓控制信號。例如電容器等模擬積分器對模擬電流信號進行積分以形成電壓控制信號。在電流DAC1350包含三角積分調制器1352的情況下，對經積分的信號電流信號執(zhí)行額外濾波。所述濾波可使用任何數(shù)目個極點，且可在執(zhí)行積分的同一模擬電路內執(zhí)行，只要額外極點的頻率高于數(shù)字濾波器中的極點，以使得額外濾波的頻率響應在低頻下為平坦的即可，其中數(shù)字濾波器在遠高于數(shù)字濾波器的頻率下操作并提供衰減。因此，步驟1506、1508和1510執(zhí)行圖14的步驟1404、1406和1408的功能。在步驟1512處,產生模擬輸出信號。VCO根據(jù)電壓控制信號產生模擬輸出信號。VCO的輸出信號的頻率取決于電壓控制信號。在步驟1514處，將基于模擬輸出信號的反饋信號提供到數(shù)字相位檢測器。所述反饋信號為表示模擬輸出信號的相位的數(shù)字數(shù)值。如以上所描述，用于提供數(shù)字反饋信號的合適技術的實例包含使用相位累加器和TDC。在步驟1516處，以通過在較低頻率端口處組合數(shù)據(jù)信號與參考信號和在較高頻率端口處組合數(shù)據(jù)信號與濾波器輸出信號的兩點調制來調制模擬輸出信號。因此，數(shù)字環(huán)路信號包含數(shù)據(jù)信號與濾波器輸出信號的組合。圖16為管理在反饋路徑和環(huán)路控制路徑中包含兩點調制的PLL的方法的流程圖。參看圖16所論述的方法為參看圖14所論述的方法的實施的實例。在步驟1602處，檢測參考信號與反饋信號之間的相位差以提供模擬校正信號。模擬相位頻率檢測器比較模擬反饋信號與模擬參考信號以產生模擬校正信號。在步驟1604處，將模擬校正信號轉換為數(shù)字數(shù)值信號。如以上所論述，用于將所述信號轉換為數(shù)字數(shù)值信號的合適技術的實例包含使用時間到數(shù)字轉換器(TDC)。在步驟1606處，以數(shù)字方式對數(shù)字數(shù)值信號進行濾波以產生濾波器輸出信號。所述數(shù)字濾波至少部分地建立環(huán)路的環(huán)路帶寬。數(shù)字環(huán)路信號至少部分地基于濾波器輸出信號。在不在數(shù)字濾波器與數(shù)字微分器之間執(zhí)行額外處理的情況下，濾波器輸出信號為數(shù)字環(huán)路信號。然而，如以下所論述，在于數(shù)字濾波器之后將調制引入到環(huán)路中的情況下，數(shù)字環(huán)路信號包含濾波器輸出信號以及數(shù)據(jù)。在步驟1608處，以數(shù)字方式對數(shù)字環(huán)路信號進行微分以至少部分地補償對模擬電流信號的模擬積分。對模擬電流信號進行積分以產生用以控制VCO的電壓控制信號。對數(shù)字環(huán)路信號的微分產生數(shù)字輸入信號。在步驟1610處，基于數(shù)字輸入信號產生模擬電流信號。所述數(shù)字輸入信號是在包含電流源輸出級的電流DAC的輸入處接收。所述電流DAC將數(shù)字輸入信號轉換為模擬電流信號。在步驟1612處，對模擬電流信號進行積分以產生用于控制VCO的電壓控制信號。例如電容器等模擬積分器對模擬電流信號進行積分以形成電壓控制信號。因此，步驟1608、1610和1612執(zhí)行圖14的步驟1404、1406和1408的功能。步驟 1602、1604和1606為步驟1402的示范性實施。在步驟1614處,產生模擬輸出信號。VCO根據(jù)電壓控制信號產生模擬輸出信號。VCO的輸出信號的頻率取決于電壓控制信號。在步驟1616處，將基于模擬輸出信號的反饋信號提供到相位頻率檢測器。所述反饋信號為基于VCO的模擬輸出信號的模擬信號。如以上所描述，用于提供數(shù)字反饋信號的合適技術的實例包含在反饋306中使用前置分頻器和分數(shù)N分頻器。在步驟1618處，以通過在較低頻率端口處組合數(shù)據(jù)信號與反饋信號和在較高頻率端口處組合數(shù)據(jù)信號與濾波器輸出信號的兩點調制來調制模擬輸出信號。因此，數(shù)字環(huán)路信號包含數(shù)據(jù)信號與濾波器輸出信號的組合。圖17為管理包含數(shù)字濾波器的PLL裝置中的具有數(shù)字微分以補償模擬積分的鎖相環(huán)路的方法的流程圖。所述方法可通過硬件、軟件和/或固件的任何組合來執(zhí)行，且為參看圖14所描述的執(zhí)行數(shù)字濾波的方法的實例。在步驟1702處，基于反饋信號與參考信號之間的相位差產生數(shù)字校正信號。在反饋信號和參考信號提供為數(shù)字信號的實施中，可使用數(shù)字相位檢測器來比較反饋信號與參考信號。在所述信號為模擬信號的實施中，所述相位比較可通過相位到數(shù)字轉換器或模擬相位檢測器繼之以時間到數(shù)字轉換器來執(zhí)行。在步驟1704處，以數(shù)字方式對數(shù)字校正信號進行濾波以產生濾波器輸出信號。在步驟1706處，以數(shù)字方式對濾波器輸出信號進行微分以至少部分地補償由電流DAC的電流源輸出級產生的模擬電流信號的模擬積分。對所述模擬電流信號進行積分以產生用以控制VCO的電壓控制信號。對濾波器輸出信號的微分產生數(shù)字輸入信號。在步驟1708處，基于數(shù)字輸入信號產生模擬電流信號。所述數(shù)字輸入信號是在包含電流源輸出級的電流DAC的輸入處接收。所述電流DAC將數(shù)字輸入信號轉換為模擬電流信號。取決于所使用的電流DAC的類型，所述電流 DAC可提供脈沖式電流信號或時變連續(xù)信號。在步驟1710處，對模擬電流信號進行積分以產生用于控制VCO的電壓控制信號。例如電容器等模擬裝置或電路對所述模擬電流信號進行積分。所述模擬積分可通過獨立模擬裝置或電路來執(zhí)行，或所述模擬積分功能可為由包含模擬積分器的模擬電路對模擬電流信號所執(zhí)行的模擬處理的部分。圖18為將參考路徑和DCO控制路徑中的兩點調制應用到包含用于補償模擬積分的數(shù)字微分的PLL的方法的流程圖。因此，參看圖18所論述的方法為參看圖15和圖14所論述的方法的實例。更具體來說，圖18的方法論述在PLL內執(zhí)行的用于實施圖15的步驟1516的步驟。在步驟1802處，組合參考信號與來自較低頻率端口的數(shù)據(jù)以形成經調制的參考信號。在示范性實施例中，相位組合器602組合相位數(shù)據(jù)506與參考信號310。在步驟1804處，檢測經調制的參考信號與反饋信號之間的相位差以提供數(shù)字校正信號。數(shù)字相位檢測器比較數(shù)字反饋信號與通過數(shù)據(jù)調制的數(shù)字參考信號以產生數(shù)字校正信號。在步驟1806處，以數(shù)字方式對數(shù)字校正信號進行濾波以產生濾波器輸出信號。在步驟1808處，組合濾波器輸出信號與來自較高頻率調制端口的數(shù)據(jù)以形成數(shù)字環(huán)路信號。在示范性實施例中，在組合器624中組合增益經調適且經正規(guī)化的數(shù)據(jù)信號。在步驟1810處，以數(shù)字方式對數(shù)字環(huán)路信號進行微分以至少部分地補償對模擬電流信號的模擬積分。對模擬電流信號進行積分以產生用以控制VCO的電壓控制信號。對數(shù)字環(huán)路信號的微分產生數(shù)字輸入信號。在步驟1812處，基于數(shù)字輸入信號產生模擬電流信號。所述數(shù)字輸入信號是在包含電流源輸出級的電流DAC的輸入處接收。所述電流DAC將數(shù)字輸入信號轉換為模擬電流信號。在步驟1814處，對模擬電流信號進行積分以產生用于控制VCO的電壓控制信號。例如電容器等模擬積分器對模擬電流信號進行積分以形成電壓控制信號。在步驟1816處，產生模擬輸出信號。VCO根據(jù)電壓控制信號產生所述模擬輸出信號。VCO的輸出信號的頻率取決于電壓控制信號。在步驟1818處，將基于模擬輸出信號的反饋信號提供到數(shù)字相位檢測器。所述反饋信號為表示模擬輸出信號的相位的數(shù)字數(shù)值。如以上所描述，用于提供數(shù)字反饋信號的合適技術的實例包含使用相位累加器和TDC。
圖19為將反饋路徑和DCO控制路徑中的兩點調制應用到包含補償模擬積分的數(shù)字微分的PLL的方法的流程圖。因此，參看圖19所論述的方法為參看圖16和圖14所論述的方法的實例。更具體來說，圖19的方法論述在PLL內執(zhí)行的用于實施圖16的步驟1518的步驟。在步驟1902處，檢測參考信號與反饋信號之間的相位差以提供模擬校正信號。模擬相位頻率檢測器比較模擬反饋信號與模擬參考信號以產生模擬校正信號。在步驟1904處，將模擬校正信號轉換為數(shù)字數(shù)值信號。如以上所論述，用于將所述信號轉換為數(shù)字數(shù)值信號的合適技術的實例包含使用時間到數(shù)字轉換器(TDC)。在步驟1906處，以數(shù)字方式對數(shù)字數(shù)值信號進行濾波以產生濾波器輸出信號。所述數(shù)字濾波至少部分地建立環(huán)路的環(huán)路帶寬。在步驟1908處，組合經由較高頻率調制端口接收的數(shù)據(jù)與濾波器輸出信號以形成數(shù)字環(huán)路信號。在組合器中組合經增益調適且經正規(guī)化的數(shù)據(jù)信號與濾波器輸出信號。 在步驟1910處，以數(shù)字方式對數(shù)字環(huán)路信號進行微分以至少部分地補償對模擬電流信號的模擬積分。對模擬電流信號進行積分以產生用以控制VCO的電壓控制信號。對數(shù)字環(huán)路信號的微分產生數(shù)字輸入信號。在步驟1912處，基于數(shù)字輸入信號產生模擬電流信號。所述數(shù)字輸入信號是在包含電流源輸出級的電流DAC的輸入處接收。所述電流DAC將數(shù)字輸入信號轉換為模擬電流信號。在步驟1914處，對模擬電流信號進行積分以產生用于控制VCO的電壓控制信號。例如電容器等模擬積分器對模擬電流信號進行積分以形成電壓控制信號。在步驟1916處，產生模擬輸出信號。VCO根據(jù)電壓控制信號產生所述模擬輸出信號。VCO的輸出信號的頻率取決于電壓控制信號。在步驟1918處，根據(jù)調制分頻比和經由連接到反饋的較低頻率調制端口接收的數(shù)據(jù)來對模擬輸出信號頻率進行分頻。分數(shù)N分頻器的分頻比根據(jù)所述數(shù)據(jù)而變化。在步驟1920處，將基于經積分三角調制的模擬輸出信號的反饋信號提供到相位頻率檢測器。所述反饋信號為基于VCO的模擬輸出信號的模擬信號，VCO的模擬輸出信號已通過分數(shù)N分頻器進行了調制。參看圖14、圖15、圖16、圖17、圖18和圖19所論述的步驟可通過任何組合裝置電路和/或代碼來執(zhí)行。另外，在一些情況下，可改變所述步驟的次序，且可同時執(zhí)行兩個或兩個以上步驟。另外，在一些情況下，可省略一個或一個以上步驟。所屬領域的技術人員應理解，可使用多種不同技藝和技術中的任一者來表示信息和信號。舉例來說，可通過電壓、電流、電磁波、磁場或磁粒子、光場或光粒子，或其任何組合來表示可能貫穿以上描述而引用的數(shù)據(jù)、指令、命令、信息、信號、比特、符號和碼片。所屬領域的技術人員應進一步了解，結合本文中所揭示的實施例而描述的各種說明性邏輯塊、模塊、電路和算法步驟可實施為電子硬件、計算機軟件或電子硬件與計算機軟件兩者的組合。為了清楚地說明硬件與軟件的此可互換性，上文已大體上在功能性方面描述各種說明性組件、塊、模塊、電路和步驟。此功能性是實施為硬件還是軟件取決于特定應用和外加于整個系統(tǒng)的設計約束。所屬領域的技術人員可針對每一特定應用以變化的方式實施所描述的功能性，但不應將此些實施決策解釋為導致脫離本發(fā)明的范圍。
可通過通用處理器、數(shù)字信號處理器(DSP)、專用集成電路(ASIC)、場可編程門陣列(FPGA)或經設計以執(zhí)行本文中所描述的功能的其它可編程邏輯裝置、離散門或晶體管邏輯、離散硬件組件，或其任何組合來實施或執(zhí)行結合本文中所揭示的實施例而描述的各種說明性邏輯塊、模塊和電路。通用處理器可為微處理器，但在替代例中，處理器可為任何常規(guī)處理器、控制器、微控制 器或狀態(tài)機。處理器也可實施為計算裝置的組合，例如，DSP與微處理器的組合、多個微處理器、結合DSP核心的一個或一個以上微處理器，或任何其它此類配置。結合本文中所揭示的實施例而描述的方法或算法的步驟可直接體現(xiàn)于硬件中、由處理器執(zhí)行的軟件模塊中，或兩者的組合中。軟件模塊可駐存于RAM存儲器、快閃存儲器、ROM存儲器、EPROM存儲器、EEPROM存儲器、寄存器、硬盤、可抽換式磁盤、CD-ROM，或此項技術中已知的任何其它形式的存儲媒體中。示范性存儲媒體耦合到處理器，使得處理器可從存儲媒體讀取信息和將信息寫入到存儲媒體。在替代例中，存儲媒體可集成到處理器。處理器和存儲媒體可駐存于ASIC中。ASIC可駐存于用戶終端中。在替代例中，處理器和存儲媒體可作為離散組件而駐存于用戶終端中。提供所揭示的實施例的先前描述以使所屬領域的技術人員能夠制作或使用本發(fā)明。這些實施例的各種修改對于所屬領域的技術人員來說將顯而易見，且在不脫離本發(fā)明的精神或范圍的情況下，本文所定義的一般原理可應用到其它實施例。因此，本發(fā)明并不希望限于本文中所展示的實施例，而應符合與本文中所揭示的原理和新穎特征相一致的最廣泛范圍。
權利要求
1.一種鎖相環(huán)路PLL裝置，其包括 數(shù)字到模擬轉換器DAC，其經配置以基于數(shù)字輸入信號產生模擬電流信號且包括用于提供所述模擬電流信號的電流源輸出級； 模擬積分器，其經配置以對所述模擬電流信號進行積分以產生用于控制壓控振蕩器VCO的電壓控制信號；以及 數(shù)字微分器，其經配置以對數(shù)字環(huán)路信號進行微分以至少部分地補償所述模擬積分器對所述模擬電流信號的所述積分。
2.根據(jù)權利要求I所述的PLL裝置，其中所述模擬積分器包括電容器。
3.根據(jù)權利要求I所述的PLL裝置，其中所述數(shù)字微分器為經配置以產生濾波器輸出信號的數(shù)字環(huán)路濾波器的部分，且其中所述數(shù)字輸入信號至少部分地基于所述濾波器輸出信號。
4.根據(jù)權利要求I所述的PLL裝置，其中所述模擬積分器執(zhí)行由包含所述模擬積分器的模擬電路所執(zhí)行的對所述模擬電流信號的模擬處理的積分功能，且其中所述數(shù)字微分器經配置以執(zhí)行由包含所述數(shù)字微分器的數(shù)字處理電路所執(zhí)行的數(shù)字處理的微分功能部分，所述微分功能部分補償所述積分功能部分。
5.根據(jù)權利要求I所述的PLL裝置，其進一步包括 數(shù)字相位檢測器，其經配置以基于參考信號與反饋信號之間的相位差提供數(shù)字校正信號，所述數(shù)字環(huán)路信號是基于所述數(shù)字校正信號； 所述壓控振蕩器VC0，其連接到所述模擬積分器且根據(jù)所述電壓控制信號產生模擬輸出信號； 反饋，其連接到所述VCO且經配置以提供基于所述模擬輸出信號的所述反饋信號。
6.根據(jù)權利要求5所述的PLL裝置，其中所述反饋包括 時間到數(shù)字轉換器TDC，其經配置以基于所述模擬輸出信號產生數(shù)字分數(shù)相位信號；以及 相位累加器，其經配置以基于所述模擬輸出信號產生整數(shù)相位信號，所述反饋信號是基于所述整數(shù)相位信號與所述數(shù)字分數(shù)相位信號的組合。
7.根據(jù)權利要求5所述的PLL裝置，其進一步包括 數(shù)字濾波器，其經配置而以數(shù)字方式對所述數(shù)字校正信號進行濾波以產生濾波器輸出信號；以及 兩點調制端口，其包括用于組合數(shù)據(jù)信號與所述參考信號的較低頻率調制端口和用于組合所述數(shù)據(jù)信號與所述濾波器輸出信號以形成所述數(shù)字環(huán)路信號的較高頻率端口。
8.根據(jù)權利要求I所述的PLL裝置，其進一步包括 相位到數(shù)字轉換器，其經配置以提供基于所述參考信號與所述反饋信號之間的相位差的數(shù)字數(shù)值信號，所述數(shù)字環(huán)路信號是基于所述數(shù)字數(shù)值信號； 壓控振蕩器VC0，其連接到所述模擬積分器且根據(jù)所述電壓控制信號產生模擬輸出信號；以及 反饋，其連接到所述VCO且經配置以提供基于所述模擬輸出信號的所述反饋信號。
9.根據(jù)權利要求8所述的PLL裝置，其中所述相位到數(shù)字轉換器包括 相位頻率檢測器，其經配置以提供基于所述參考信號與所述反饋信號之間的所述相位差的模擬校正信號；以及 時間到數(shù)字轉換器TDC，其連接到所述相位頻率檢測器且經配置以將所述模擬校正信號轉換為所述數(shù)字數(shù)值信號。
10.根據(jù)權利要求8所述的PLL裝置，其進一步包括 數(shù)字環(huán)路濾波器，其連接到所述TDC且經配置以對所述數(shù)字數(shù)值信號進行濾波以至少部分地建立環(huán)路帶寬且產生濾波器輸出信號； 兩點調制端口，其包括用于組合數(shù)據(jù)信號與所述反饋信號的較低頻率調制端口和用于組合所述數(shù)據(jù)信號與所述濾波器輸出信號以形成所述數(shù)字環(huán)路信號的較高頻率端口。
11.根據(jù)權利要求I所述的PLL裝置，其中所述DAC為提供連續(xù)電流輸出信號的電流導引 DAC。
12.根據(jù)權利要求I所述的PLL裝置，其中所述DAC為提供脈沖式電流輸出信號的電流脈沖DAC。
13.根據(jù)權利要求I所述的PLL裝置，其中所述DAC包括三角信號調制器和電流源輸出級，從而提供經三角積分調制的連續(xù)電流輸出信號。
14.根據(jù)權利要求13所述的PLL裝置，其中所述經三角積分調制的連續(xù)電流輸出信號為在兩個電平之間變化的單比特信號。
15.根據(jù)權利要求13所述的PLL裝置，其中所述模擬積分器執(zhí)行由模擬電路對所述模擬電流信號執(zhí)行的模擬處理的積分功能，所述模擬電路包括所述模擬積分器和用于至少部分地對由所述三角積分調制器產生的量化噪聲進行濾波的濾波器。
16.一種鎖相環(huán)路PLL裝置，其包括 數(shù)字到模擬轉換器DAC裝置，其用于將數(shù)字輸入信號轉換為模擬電流信號且包括用于流出所述模擬電流信號的電流源輸出級裝置； 模擬積分器裝置，其用于對所述模擬電流信號進行積分以產生用于控制壓控振蕩器VCO裝置的電壓控制信號；以及 數(shù)字微分器裝置，其用于以數(shù)字方式對數(shù)字環(huán)路信號進行微分以至少部分地補償所述模擬積分器裝置對所述模擬電流信號的所述積分。
17.根據(jù)權利要求16所述的PLL裝置，其中所述模擬積分器裝置包括電容器裝置。
18.根據(jù)權利要求16所述的PLL裝置，其中所述數(shù)字微分器裝置為用于產生濾波器輸出信號的數(shù)字環(huán)路濾波器裝置的部分，且其中所述數(shù)字輸入信號至少部分地基于所述濾波器輸出信號。
19.根據(jù)權利要求16所述的PLL裝置，其中所述模擬積分器裝置執(zhí)行由包含所述模擬積分器裝置的模擬電路裝置對所述模擬電流信號執(zhí)行的模擬處理的積分功能，且其中所述數(shù)字微分器裝置用于執(zhí)行由包含所述數(shù)字微分器裝置的數(shù)字處理電路裝置所執(zhí)行的數(shù)字處理的微分功能部分，所述微分功能部分補償所述積分功能部分。
20.根據(jù)權利要求16所述的PLL裝置，其進一步包括 數(shù)字相位檢測器裝置，其用于檢測參考信號與反饋信號之間的相位差以提供數(shù)字校正信號，所述數(shù)字環(huán)路信號是基于所述數(shù)字校正信號； 所述壓控振蕩器VCO裝置，其連接到所述模擬積分器裝置且用于根據(jù)所述電壓控制信號產生模擬輸出信號；以及連接到所述VCO裝置的反饋裝置，其用于反饋基于所述模擬輸出信號的反饋信號。
21.根據(jù)權利要求20所述的PLL裝置，其中所述反饋裝置包括 時間到數(shù)字轉換器TDC裝置，其用于將所述模擬輸出信號轉換為數(shù)字分數(shù)相位信號；以及 相位累加器裝置，其用于累加所述模擬輸出信號的相位以產生整數(shù)相位信號，所述反饋信號是基于所述整數(shù)相位信號與所述數(shù)字分數(shù)相位信號的組合。
22.根據(jù)權利要求20所述的PLL裝置，其進一步包括 數(shù)字濾波器裝置，其用于以數(shù)字方式對所述數(shù)字校正信號進行濾波以產生濾波器輸出信號；以及 兩點調制裝置，其用于調制所述模擬輸出信號，且包括用于組合數(shù)據(jù)信號與所述參考信號的較低頻率調制端口裝置和用于組合所述數(shù)據(jù)信號與所述濾波器輸出信號以形成所述數(shù)字環(huán)路信號的較高頻率端口裝置。
23.根據(jù)權利要求16所述的PLL裝置，其進一步包括 相位到數(shù)字轉換器PDC裝置，其用于轉換所述參考信號與所述反饋信號之間的相位差以提供數(shù)字數(shù)值信號，所述數(shù)字環(huán)路信號是基于所述數(shù)字數(shù)值信號； 所述壓控振蕩器VCO裝置，其連接到所述模擬積分器裝置且用于根據(jù)所述電壓控制信號產生模擬輸出信號；以及 反饋裝置，其連接到所述VCO裝置且用于反饋基于所述模擬輸出信號的所述反饋信號。
24.根據(jù)權利要求23所述的PLL裝置，其中所述PDC裝置包括 相位頻率檢測器裝置，其用于檢測所述參考信號與所述反饋信號之間的所述相位差以產生模擬校正信號；以及 時間到數(shù)字轉換器TDC裝置，其連接到所述相位頻率檢測器裝置且用于將所述模擬校正信號轉換為所述數(shù)字數(shù)值信號。
25.根據(jù)權利要求24所述的PLL裝置，其進一步包括 數(shù)字環(huán)路濾波器裝置，其連接到所述TDC裝置且用于以數(shù)字方式對所述數(shù)字數(shù)值信號進行濾波以至少部分地建立環(huán)路帶寬且產生濾波器輸出信號；以及 兩點調制裝置，其用于調制所述模擬輸出信號，且包括用于組合數(shù)據(jù)信號與所述反饋信號的較低頻率調制端口裝置和用于組合所述數(shù)據(jù)信號與所述濾波器輸出信號以形成所述數(shù)字環(huán)路信號的較高頻率調制端口裝置。
26.根據(jù)權利要求16所述的PLL裝置，其中所述DAC裝置為用于提供連續(xù)電流輸出信號的電流導引DAC裝置。
27.根據(jù)權利要求16所述的PLL裝置，其中所述DAC裝置為用于提供脈沖式電流輸出信號的電流脈沖DAC裝置。
28.根據(jù)權利要求16所述的PLL裝置，其中所述DAC裝置包括三角信號調制器裝置和電流源輸出級裝置，用于提供經三角積分調制的連續(xù)電流輸出信號。
29.根據(jù)權利要求28所述的PLL裝置，其中所述經三角積分調制的連續(xù)電流輸出信號為在兩個電平之間變化的單比特信號。
30.根據(jù)權利要求28所述的PLL裝置，其中所述模擬積分器裝置是用于執(zhí)行由模擬電路對所述模擬電流信號執(zhí)行的模擬處理的積分功能，所述模擬電路包括所述模擬積分器裝置和用于至少部分地對由所述三角積分調制器裝置產生的量化噪聲進行濾波的濾波器裝置。
31.一種用于管理鎖相環(huán)路PLL的方法，所述方法包括 以數(shù)字方式對數(shù)字環(huán)路信號進行微分以至少部分地補償由電流輸出數(shù)字到模擬轉換器DAC產生的模擬電流信號的模擬積分。
32.根據(jù)權利要求21所述的方法，其進一步包括 基于提供到所述電流輸出DAC的數(shù)字輸入信號產生所述模擬電流信號，所述電流輸出DAC包括用于提供所述模擬電流信號的電流源輸出級；以及 在模擬積分器中對所述模擬電流信號進行積分以產生用于控制壓控振蕩器VCO的電壓控制信號。
33.根據(jù)權利要求32所述的方法，其中所述產生所述模擬電流信號包括在電流導引DAC中產生連續(xù)電流輸出信號。
34.根據(jù)權利要求32所述的方法，其中所述產生所述模擬電流信號包括在電流脈沖DAC中產生脈沖式電流輸出信號。
35.根據(jù)權利要求32所述的方法，其中所述產生所述模擬電流信號包括在包括三角信號調制器的三角積分DAC中產生經三角積分調制的連續(xù)電流輸出信號。
36.根據(jù)權利要求35所述的PLL裝置，其中所述經三角積分調制的連續(xù)電流輸出信號為在兩個電平之間變化的單比特信號。
37.根據(jù)權利要求35所述的PLL裝置，其進一步包括對由所述三角積分調制器產生的量化噪聲進行濾波。
38.根據(jù)權利要求31所述的方法，其進一步包括 模擬處理所述模擬電流信號，其中所述模擬處理的至少一部分包含對所述模擬電流信號的所述模擬積分；且 其中所述數(shù)字微分執(zhí)行由數(shù)字處理電路執(zhí)行的數(shù)字處理的微分功能部分，所述微分功能部分補償所述積分功能部分。
39.根據(jù)權利要求31所述的方法，其進一步包括 在數(shù)字相位檢測器中檢測參考信號與反饋信號之間的相位差以提供數(shù)字校正信號，所述數(shù)字環(huán)路信號是基于所述數(shù)字校正信號； 通過連接到所述模擬積分器的壓控振蕩器VCO根據(jù)所述電壓控制信號產生模擬輸出信號；以及 將基于所述模擬輸出信號的所述反饋信號提供到所述數(shù)字相位檢測器。
40.根據(jù)權利要求39所述的方法，其中提供所述反饋包括 在時間到數(shù)字轉換器TDC中基于所述模擬輸出信號產生數(shù)字分數(shù)相位信號； 在相位累加器中基于所述模擬輸出信號產生整數(shù)相位信號；以及 組合所述整數(shù)相位信號與所述數(shù)字分數(shù)相位信號以產生所述反饋信號。
41.根據(jù)權利要求39所述的方法，其進一步包括在數(shù)字濾波器中以數(shù)字方式對所述數(shù)字校正信號進行濾波以產生濾波器輸出信號；以及通過包括在較低頻率調制端口處組合數(shù)據(jù)信號與所述參考信號和在較高頻率端口處組合所述數(shù)據(jù)信號與所述濾波器輸出信號以形成所述數(shù)字環(huán)路信號的兩點調制來調制所述模擬輸出信號。
42.根據(jù)權利要求31所述的方法，其進一步包括 提供基于所述參考信號與所述反饋信號之間的相位差的數(shù)字數(shù)值信號，所述數(shù)字環(huán)路信號是基于所述數(shù)字數(shù)值信號； 通過連接到所述模擬積分器的壓控振蕩器VCO且根據(jù)所述電壓控制信號產生模擬輸出信號；以及 提供基于所述模擬輸出信號的所述反饋信號。
43.根據(jù)權利要求42所述的方法，其中所述提供所述數(shù)字數(shù)值信號包括 提供基于所述參考信號與所述反饋信號之間的所述相位差的模擬校正信號；以及將所 述模擬校正信號轉換為所述數(shù)字數(shù)值信號。
44.根據(jù)權利要求42所述的方法，其進一步包括 以數(shù)字方式對所述數(shù)字數(shù)值信號進行濾波以至少部分地建立環(huán)路帶寬且產生濾波器輸出信號；以及 通過包括在較低頻率調制端口處組合數(shù)據(jù)信號與所述反饋信號和在較高頻率調制端口處組合所述數(shù)據(jù)信號與所述濾波器輸出信號以形成所述數(shù)字環(huán)路信號的兩點調制來調制所述模擬輸出信號。
45.一種編碼有計算機可執(zhí)行指令的計算機可讀媒體，所述計算機可執(zhí)行指令的執(zhí)行用于管理鎖相環(huán)路PLL且用于 以數(shù)字方式對數(shù)字環(huán)路信號進行微分以至少部分地補償由電流輸出數(shù)字到模擬轉換器DAC產生的模擬電流信號的模擬積分。
46.根據(jù)權利要求30所述的計算機可讀媒體，其進一步包括用于以下操作的計算機可執(zhí)行指令 基于提供到所述電流輸出DAC的數(shù)字輸入信號產生所述模擬電流信號，所述電流輸出DAC包括用于提供所述模擬電流信號的電流源輸出級；以及 在模擬積分器中對所述模擬電流信號進行積分以產生用于控制壓控振蕩器VCO的電壓控制信號。
47.根據(jù)權利要求46所述的計算機可讀媒體，其中所述產生所述模擬電流信號包括在電流導引DAC中產生連續(xù)電流輸出信號。
48.根據(jù)權利要求46所述的計算機可讀媒體，其中所述產生所述模擬電流信號包括在電流脈沖DAC中產生脈沖式電流輸出信號。
49.根據(jù)權利要求46所述的計算機可讀媒體，其中所述產生所述模擬電流信號包括在包括三角信號調制器的三角積分DAC中產生經三角積分調制的連續(xù)電流輸出信號。
50.根據(jù)權利要求49所述的計算機可讀媒體，其中所述經三角積分調制的連續(xù)電流輸出信號為在兩個電平之間變化的單比特信號。
51.根據(jù)權利要求49所述的計算機可讀媒體，其進一步包括用于以下操作的計算機可執(zhí)行指令 對由所述三角積分調制器產生的量化噪聲進行濾波。
52.根據(jù)權利要求45所述的計算機可讀媒體，其進一步包括用于以下操作的計算機可執(zhí)行指令 在數(shù)字相位檢測器中檢測參考信號與反饋信號之間的相位差以提供數(shù)字校正信號，所述數(shù)字環(huán)路信號是基于所述數(shù)字校正信號； 通過連接到所述模擬積分器的壓控振蕩器VCO根據(jù)所述電壓控制信號產生模擬輸出信號；以及 將基于所述模擬輸出信號的所述反饋信號提供到所述數(shù)字相位檢測器。
53.根據(jù)權利要求52所述的計算機可讀媒體，其中提供所述反饋包括 在時間到數(shù)字轉換器TDC中基于所述模擬輸出信號產生數(shù)字分數(shù)相位信號； 在相位累加器中基于所述模擬輸出信號產生整數(shù)相位信號；以及 和組合所述整數(shù)相位信號與所述數(shù)字分數(shù)相位信號以產生所述反饋信號。
54.根據(jù)權利要求50所述的計算機可讀媒體，其進一步包括用于以下操作的計算機可執(zhí)行指令 在數(shù)字濾波器中以數(shù)字方式對所述數(shù)字校正信號進行濾波以產生濾波器輸出信號；以及 通過包括在較低頻率調制端口處組合數(shù)據(jù)信號與所述參考信號和在較高頻率端口處組合所述數(shù)據(jù)信號與所述濾波器輸出信號以形成所述數(shù)字環(huán)路信號的兩點調制來調制所述模擬輸出信號。
55.根據(jù)權利要求50所述的計算機可讀媒體，其進一步包括用于以下操作的計算機可執(zhí)行指令 提供基于所述參考信號與所述反饋信號之間的相位差的數(shù)字數(shù)值信號，所述數(shù)字環(huán)路信號是基于所述數(shù)字數(shù)值信號； 通過連接到所述模擬積分器的壓控振蕩器VCO且根據(jù)所述電壓控制信號產生模擬輸出信號；以及 提供基于所述模擬輸出信號的所述反饋信號。
56.根據(jù)權利要求55所述的計算機可讀媒體，其進一步包括用于以下操作的計算機可執(zhí)行指令 提供基于所述參考信號與所述反饋信號之間的所述相位差的模擬校正信號；以及 將所述模擬校正信號轉換為所述數(shù)字數(shù)值信號。
57.根據(jù)權利要求55所述的計算機可讀媒體，其進一步包括用于以下操作的計算機可執(zhí)行指令 以數(shù)字方式對所述數(shù)字數(shù)值信號進行濾波以至少部分地建立環(huán)路帶寬且產生濾波器輸出信號；以及 通過包括在較低頻率調制端口處組合數(shù)據(jù)信號與所述反饋信號和在較高頻率調制端口處組合所述數(shù)據(jù)信號與所述濾波器輸出信號以形成所述數(shù)字環(huán)路信號的兩點調制來調制所述模擬輸出信號。
全文摘要
一種鎖相環(huán)路PLL裝置包含數(shù)字微分器，所述數(shù)字微分器經配置以對數(shù)字環(huán)路信號進行微分，以至少部分地補償模擬積分器對模擬電流信號的積分。數(shù)字到模擬轉換器DAC包含電流源輸出級，所述電流源輸出級基于數(shù)字輸入信號產生所述模擬電流信號。所述模擬積分器對所述模擬電流信號進行積分以產生用于控制壓控振蕩器VCO的電壓控制信號。
文檔編號H03L7/093GK102656804SQ201080055238
公開日2012年9月5日 申請日期2010年12月7日 優(yōu)先權日2009年12月7日
發(fā)明者加里·J·巴蘭坦, 古爾坎瓦爾·S·薩霍塔, 布尚·S·阿蘇瑞, 杰里米·D·鄧恩沃思, 耿吉峰 申請人:高通股份有限公司