專利名稱：基于變壓器的互補(bǔ)金屬氧化物半導(dǎo)體(cmos)振蕩器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及集成電路設(shè)計(jì)，且更特定來(lái)說(shuō)涉及具有可控振蕩頻率的基于變壓器的互補(bǔ)金屬氧化物半導(dǎo)體(CM0Q振蕩器的設(shè)計(jì)。
背景技術(shù)：
使用壓控振蕩器(VCO)及數(shù)字控制振蕩器(DCO)來(lái)產(chǎn)生具有由控制信號(hào)所確定的振蕩頻率的信號(hào)。在VCO中，使用模擬控制電壓指定控制信號(hào)的精細(xì)調(diào)諧組件，而在DCO中， 使用數(shù)字控制信號(hào)指定控制信號(hào)的精細(xì)調(diào)諧組件。為了在例如便攜式通信裝置的電子裝置中省電，VCO及DCO日益經(jīng)設(shè)計(jì)以在具有較低電壓電平的電源下工作。在一種現(xiàn)有技術(shù)振蕩器電路設(shè)計(jì)中，將具有可變電容的LC槽耦合到至少一個(gè)交叉耦合晶體管對(duì)。交叉耦合晶體管對(duì)充當(dāng)負(fù)電阻，從而使LC槽上的電壓以槽諧振頻率振蕩。在現(xiàn)有技術(shù)振蕩器設(shè)計(jì)中，晶體管漏極可直接DC交叉耦合到晶體管柵極。此DC交叉耦合減小可得自低電壓電源的電壓余量，這是因?yàn)槭孤O-源極電壓等于晶體管的柵極-源極接通電壓。在提供NMOS與PMOS交叉耦合對(duì)兩者的CMOS交叉耦合對(duì)振蕩器設(shè)計(jì)中，電壓供應(yīng)必須支持NMOS柵極-源極接通電壓與PMOS柵極-源極接通電壓兩者。將需要提供用于振蕩器設(shè)計(jì)的技術(shù)，其更有效地利用可得自低電壓電源的電壓余量，同時(shí)充分滿足其它振蕩器設(shè)計(jì)準(zhǔn)則，例如低相位噪聲。

發(fā)明內(nèi)容
本發(fā)明的一方面提供一種設(shè)備，其用于在輸出節(jié)點(diǎn)對(duì)處產(chǎn)生具有受控振蕩頻率的信號(hào)，所述設(shè)備包含第一晶體管及第二晶體管，所述第一晶體管及所述第二晶體管的漏極耦合到所述輸出節(jié)點(diǎn)對(duì)；第一電感器，其耦合到所述第一晶體管及所述第二晶體管的柵極； 第二電感器，其耦合到所述輸出節(jié)點(diǎn)對(duì)，所述第二電感器磁性耦合到所述第一電感器；具有可選擇式電容的電容器，其耦合到所述輸出節(jié)點(diǎn)對(duì)；及DC交叉耦合互補(bǔ)晶體管對(duì)，其耦合到所述輸出節(jié)點(diǎn)對(duì)。本發(fā)明的另一方面提供一種設(shè)備，其用于在輸出節(jié)點(diǎn)對(duì)處產(chǎn)生具有受控振蕩頻率的信號(hào)，所述設(shè)備包含第一晶體管及第二晶體管，所述第一晶體管及所述第二晶體管的漏極耦合到所述輸出節(jié)點(diǎn)對(duì)；第一電感器，其耦合到所述第一晶體管及所述第二晶體管的柵極；第二電感器，其耦合到所述輸出節(jié)點(diǎn)對(duì)，所述第二電感器磁性耦合到所述第一電感器； 具有可選擇式電容的電容器，其耦合到所述輸出節(jié)點(diǎn)對(duì)；及第一互補(bǔ)晶體管及第二互補(bǔ)晶體管，所述第一互補(bǔ)晶體管及所述第二互補(bǔ)晶體管的漏極耦合到所述輸出節(jié)點(diǎn)對(duì)，所述第一互補(bǔ)晶體管的柵極經(jīng)由第二 AC耦合電容器AC耦合到所述第二互補(bǔ)晶體管的所述漏極， 所述第二互補(bǔ)晶體管的柵極經(jīng)由第一 AC耦合電容器AC耦合到所述第一互補(bǔ)晶體管的所述漏極。本發(fā)明的又一方面提供一種設(shè)備，其用于在輸出節(jié)點(diǎn)對(duì)處產(chǎn)生具有受控振蕩頻率的信號(hào)，所述設(shè)備包含第一晶體管及第二晶體管，所述第一晶體管及所述第二晶體管的漏極耦合到所述輸出節(jié)點(diǎn)對(duì)；第一電感器，其耦合到所述第一晶體管及所述第二晶體管的柵極；第二電感器，其耦合到所述輸出節(jié)點(diǎn)對(duì)，所述第二電感器磁性耦合到所述第一電感器； 第一互補(bǔ)晶體管及第二互補(bǔ)晶體管，所述第一互補(bǔ)晶體管及所述第二互補(bǔ)晶體管的漏極耦合到所述輸出節(jié)點(diǎn)對(duì)；及第三電感器，其耦合到所述第一互補(bǔ)晶體管及所述第二互補(bǔ)晶體管的柵極，所述第三電感器磁性耦合到所述第二電感器。本發(fā)明的又一方面提供一種用于在振蕩器中在輸出節(jié)點(diǎn)對(duì)處產(chǎn)生具有受控振蕩頻率的信號(hào)的方法，所述振蕩器包含第一晶體管及第二晶體管，所述第一晶體管及所述第二晶體管的漏極耦合到所述輸出節(jié)點(diǎn)對(duì)；所述振蕩器進(jìn)一步包含第一電感器，其耦合到所述第一晶體管及所述第二晶體管的柵極；所述振蕩器進(jìn)一步包含第二電感器，其耦合到所述輸出節(jié)點(diǎn)對(duì)；所述振蕩器進(jìn)一步包含具有可選擇式電容的電容器，其耦合到所述輸出節(jié)點(diǎn)對(duì)；所述方法包含使所述第二電感器磁性耦合到所述第一電感器；使所述第一晶體管及所述第二晶體管的所述柵極處的信號(hào)經(jīng)由所述第一電感器耦合到偏置；及使交叉耦合互補(bǔ)晶體管對(duì)的漏極處的信號(hào)耦合到所述輸出節(jié)點(diǎn)對(duì)。本發(fā)明的又一方面提供一種用于在振蕩器中在輸出節(jié)點(diǎn)對(duì)處產(chǎn)生具有受控振蕩頻率的信號(hào)的方法，所述振蕩器包含第一晶體管及第二晶體管，所述第一晶體管及所述第二晶體管的漏極耦合到所述輸出節(jié)點(diǎn)對(duì)；所述振蕩器進(jìn)一步包含第一電感器，其耦合到所述第一晶體管及所述第二晶體管的柵極；所述振蕩器進(jìn)一步包含第二電感器，其耦合到所述輸出節(jié)點(diǎn)對(duì)；所述振蕩器進(jìn)一步包含具有可選擇式電容的電容器，其耦合到所述輸出節(jié)點(diǎn)對(duì)；所述方法包含使所述第二電感器磁性耦合到所述第一電感器；使所述第一晶體管及所述第二晶體管的所述柵極處的信號(hào)經(jīng)由所述第一電感器耦合到偏置；使互補(bǔ)晶體管對(duì)的柵極處的信號(hào)經(jīng)由AC耦合電容器耦合到所述輸出節(jié)點(diǎn)對(duì)；使所述互補(bǔ)晶體管對(duì)的漏極處的信號(hào)耦合到所述輸出節(jié)點(diǎn)對(duì)，所述互補(bǔ)晶體管中的每一者的所述漏極經(jīng)由所述AC耦合電容器中的一者耦合到另一互補(bǔ)晶體管的所述柵極；及使所述互補(bǔ)晶體管對(duì)的所述柵極處的所述信號(hào)耦合到偏置。本發(fā)明的又一方面提供一種用于在振蕩器中在輸出節(jié)點(diǎn)對(duì)處產(chǎn)生具有受控振蕩頻率的信號(hào)的方法，所述振蕩器包含第一晶體管及第二晶體管，所述第一晶體管及所述第二晶體管的漏極耦合到所述輸出節(jié)點(diǎn)對(duì)；所述振蕩器進(jìn)一步包含第一電感器，其耦合到所述第一晶體管及所述第二晶體管的柵極；所述振蕩器進(jìn)一步包含第二電感器，其耦合到所述輸出節(jié)點(diǎn)對(duì)；所述振蕩器進(jìn)一步包含第一互補(bǔ)晶體管及第二互補(bǔ)晶體管，所述第一互補(bǔ)晶體管及所述第二互補(bǔ)晶體管的漏極耦合到所述輸出節(jié)點(diǎn)對(duì)；所述振蕩器進(jìn)一步包含第三電感器，其耦合到所述互補(bǔ)晶體管的柵極；所述方法包含使所述第二電感器磁性耦合到所述第一電感器；使所述第三電感器磁性耦合到所述第二電感器；使所述第一晶體管及所述第二晶體管的所述柵極經(jīng)由所述第一電感器耦合到偏置；及使所述第一互補(bǔ)晶體管及所述第二互補(bǔ)晶體管的所述柵極處的信號(hào)經(jīng)由所述第三電感器耦合到偏置。
本發(fā)明的又一方面提供一種用于在振蕩器中在輸出節(jié)點(diǎn)對(duì)處產(chǎn)生具有受控振蕩頻率的信號(hào)的方法，所述振蕩器包含第一晶體管及第二晶體管，所述第一晶體管及所述第二晶體管的漏極耦合到所述輸出節(jié)點(diǎn)對(duì)；所述振蕩器進(jìn)一步包含第一電感器，其耦合到所述第一晶體管及所述第二晶體管的柵極；所述振蕩器進(jìn)一步包含第二電感器，其耦合到所述輸出節(jié)點(diǎn)對(duì)；所述方法包含使所述第二電感器磁性耦合到所述第一電感器；及通過(guò)配置耦合到所述第一晶體管及所述第二晶體管的所述柵極的可選擇式電容器組來(lái)控制所述振蕩頻率。本發(fā)明的又一方面提供一種設(shè)備，其用于在輸出節(jié)點(diǎn)對(duì)處產(chǎn)生具有受控振蕩頻率的信號(hào)，所述設(shè)備包含第一晶體管及第二晶體管，所述第一晶體管及所述第二晶體管的漏極耦合到所述輸出節(jié)點(diǎn)對(duì)；第一電感器，其耦合到所述第一晶體管及所述第二晶體管的柵極；第二電感器，其耦合到所述輸出節(jié)點(diǎn)對(duì)，所述第二電感器磁性耦合到所述第一電感器； 用于產(chǎn)生負(fù)電阻的裝置，其耦合到所述輸出節(jié)點(diǎn)對(duì)，所述裝置包含第一互補(bǔ)晶體管及第二互補(bǔ)晶體管；及用于選擇所述振蕩頻率的裝置。本發(fā)明的又一方面提供一種用于無(wú)線通信的裝置，所述裝置包含TX LO信號(hào)產(chǎn)生器、至少一個(gè)基帶TX放大器、耦合到所述TX LO信號(hào)產(chǎn)生器及所述至少一個(gè)基帶TX放大器的上變頻轉(zhuǎn)換器、耦合到所述上變頻轉(zhuǎn)換器的輸出的TX濾波器、耦合到所述TX濾波器的功率放大器(PA)、RX LO信號(hào)產(chǎn)生器、RX濾波器、耦合到所述RX LO信號(hào)產(chǎn)生器及所述RX濾波器的下變頻轉(zhuǎn)換器、耦合到所述RX濾波器的低噪聲放大器(LNA)及耦合到所述PA及所述LNA的雙工器，所述TX LO信號(hào)產(chǎn)生器及所述RX LO信號(hào)產(chǎn)生器中的至少一者包含振蕩器，所述振蕩器具有耦合到混頻器的輸出節(jié)點(diǎn)對(duì)，所述振蕩器包含第一晶體管及第二晶體管，所述第一晶體管及所述第二晶體管的漏極耦合到所述輸出節(jié)點(diǎn)對(duì)；第一電感器，其耦合到所述第一晶體管及所述第二晶體管的柵極；第二電感器，其耦合到所述輸出節(jié)點(diǎn)對(duì)，所述第二電感器磁性耦合到所述第一電感器；具有可選擇式電容的電容器，其耦合到所述輸出節(jié)點(diǎn)對(duì)；及交叉耦合互補(bǔ)晶體管對(duì)，其耦合到所述輸出節(jié)點(diǎn)對(duì)。本發(fā)明的又一方面提供一種用于無(wú)線通信的裝置，所述裝置包含TX LO信號(hào)產(chǎn)生器、至少一個(gè)基帶TX放大器、耦合到所述TX LO信號(hào)產(chǎn)生器及所述至少一個(gè)基帶TX放大器的上變頻轉(zhuǎn)換器、耦合到所述上變頻轉(zhuǎn)換器的輸出的TX濾波器、耦合到所述TX濾波器的功率放大器(PA)、RXLO信號(hào)產(chǎn)生器、RX濾波器、耦合到所述RXLO信號(hào)產(chǎn)生器及所述RX濾波器的下變頻轉(zhuǎn)換器、耦合到所述RX濾波器的低噪聲放大器(LNA)及耦合到所述PA及所述 LNA的雙工器，所述TX LO信號(hào)產(chǎn)生器及所述RX LO信號(hào)產(chǎn)生器中的至少一者包含振蕩器， 所述振蕩器具有耦合到混頻器的輸出節(jié)點(diǎn)對(duì)，所述振蕩器包含第一晶體管及第二晶體管， 所述第一晶體管及所述第二晶體管的漏極耦合到所述輸出節(jié)點(diǎn)對(duì)；第一電感器，其耦合到所述第一晶體管及所述第二晶體管的柵極；第二電感器，其耦合到所述輸出節(jié)點(diǎn)對(duì)，所述第二電感器磁性耦合到所述第一電感器；第一互補(bǔ)晶體管及第二互補(bǔ)晶體管，所述第一互補(bǔ)晶體管及所述第二互補(bǔ)晶體管的漏極耦合到所述輸出節(jié)點(diǎn)對(duì)；及第三電感器，其耦合到所述第一互補(bǔ)晶體管及所述第二互補(bǔ)晶體管的柵極，所述第三電感器磁性耦合到所述第二電感器。


圖1說(shuō)明CMOS交叉耦合VCO的現(xiàn)有技術(shù)實(shí)施方案；圖2說(shuō)明另一現(xiàn)有技術(shù)CMOS VCO ；圖3說(shuō)明根據(jù)本發(fā)明的CMOS VCO的示范性實(shí)施例；圖4說(shuō)明根據(jù)本發(fā)明的CMOS VCO的替代示范性實(shí)施例；圖5說(shuō)明根據(jù)本發(fā)明的CMOS VCO的替代示范性實(shí)施例，其中提供三個(gè)相互耦合電感器；圖5A說(shuō)明用于對(duì)圖5中的CMOS VCO加偏置的共模反饋(CMFB)偏置方案的示范性實(shí)施例；圖6說(shuō)明根據(jù)本發(fā)明的CMOS VCO的替代示范性實(shí)施例，其中在PMOS對(duì)的柵極處提供可切換電容器組；圖7說(shuō)明利用例如圖3中所示的CMOS VCO的CMOS VCO的方法的示范性實(shí)施例；圖7A說(shuō)明利用例如圖4中所示的CMOS VCO的CMOS VCO的方法的示范性實(shí)施例；圖7B說(shuō)明利用例如圖5中所示的CMOS VCO的CMOS VCO的方法的示范性實(shí)施例；圖7C說(shuō)明利用例如圖6中所示的CMOS VCO的CMOS VCO的方法的示范性實(shí)施例； 及圖8說(shuō)明可實(shí)施本發(fā)明的技術(shù)的無(wú)線通信裝置的設(shè)計(jì)的框圖。
具體實(shí)施例方式下文結(jié)合所附圖式所闡述的實(shí)施方式既定作為對(duì)本發(fā)明的示范性實(shí)施例的描述且既定不表示可實(shí)踐本發(fā)明的僅有示范性實(shí)施例。貫穿此描述所使用的術(shù)語(yǔ)“示范性”意味著“充當(dāng)實(shí)例、例子或說(shuō)明”，且不一定解釋為比其它示范性實(shí)施例優(yōu)選或有利。出于提供對(duì)本發(fā)明的示范性實(shí)施例的透徹理解的目的，實(shí)施方式包括具體細(xì)節(jié)。所屬領(lǐng)域的技術(shù)人員將顯而易見(jiàn)，可在無(wú)這些具體細(xì)節(jié)的情況下實(shí)踐本發(fā)明的示范性實(shí)施例。在一些例子中， 以框圖形式來(lái)展示眾所周知的結(jié)構(gòu)及裝置，以便避免使本文中所呈現(xiàn)的示范性實(shí)施例的新穎性模糊。圖1說(shuō)明CMOS交叉耦合對(duì)VCO 100的現(xiàn)有技術(shù)實(shí)施方案。在圖1中，電感L及電容C形成LC槽，其末端端子0UT1、0UT2形成耦合到DC交叉耦合NMOS對(duì)Ni、N2及DC交叉耦合PMOS對(duì)PI、P2的輸出節(jié)點(diǎn)對(duì)。一般所屬領(lǐng)域的技術(shù)人員將了解，交叉耦合NMOS及 PMOS對(duì)充當(dāng)負(fù)電阻，從而使LC槽上的電壓以槽諧振頻率振蕩。在VCO實(shí)施方案中，為控制槽諧振頻率，電容C可包括用于粗略頻率調(diào)諧的可切換電容器組(未圖示)及/或用于精細(xì)頻率調(diào)諧的可變電抗器(未圖示)。在DCO實(shí)施方案中，精細(xì)頻率調(diào)諧可通過(guò)選擇性地啟用構(gòu)成C的多個(gè)數(shù)字可選擇式電容器(未圖示)來(lái)實(shí)現(xiàn)。現(xiàn)有技術(shù)CMOS VCO 100的一個(gè)缺點(diǎn)為DC交叉耦合晶體管對(duì)Nl、N2及Pl、P2所需的相對(duì)大的電壓余量。特定來(lái)說(shuō)，PMOS晶體管PI、P2在操作期間需要最小柵極接通電壓Von_P，而NMOS晶體管Ni、N2類似地需要最小柵極接通電壓Von_N。當(dāng)使每一晶體管的柵極DC交叉耦合到所述對(duì)中的另一晶體管的漏極時(shí)，晶體管的DC偏置電壓消耗總計(jì)Von_ P+Von_N的可得自電壓供應(yīng)VDD的總余量。當(dāng)使用低電壓供應(yīng)VDD時(shí)，這可留下起始電路中的振蕩通常所需的起動(dòng)增益的不足的電壓裕量。
圖2說(shuō)明另一現(xiàn)有技術(shù)CMOS VCO 200。在圖2中，通過(guò)電壓Vbias_P分別使用電阻器RP1、RP2分別對(duì)晶體管PI、P2的柵極加DC偏置，而通過(guò)電壓Vbias_N分別使用電阻器RN1、RN2分別對(duì)晶體管N1、N2加DC偏置。另外，分別使用AC耦合電容器AC2、AC1、AC4、 AC3將晶體管P1、P2、N1、N2的柵極電容性地交叉耦合到所述對(duì)的另一晶體管的漏極。因?yàn)閷⒚恳痪w管的漏極與所述對(duì)的另一晶體管的柵極DC解耦，所以有可能對(duì)每一晶體管的獨(dú)立于其漏極-源極電壓的柵極-源極電壓加偏置。圖3說(shuō)明根據(jù)本發(fā)明的CMOS VCO 300的示范性實(shí)施例。在圖3中，提供兩個(gè)電感器L1、L2，其中Ll耦合到P1、P2的柵極，而提供L2作為槽電感。在所示的示范性實(shí)施例中， Ll及L2相互磁性耦合，S卩，電感Li、L2共同形成變壓器。注意，電感器Ll與L2之間及圖式中其它處所示的雙向箭頭意味著說(shuō)明所指向的元件之間的相互磁性耦合。Ll與L2之間的相互耦合允許輸出節(jié)點(diǎn)0UT2、0UT1處的信號(hào)電壓分別耦合到P1、P2的柵極。為對(duì)P1、P2 加DC偏置，通過(guò)偏置電壓Vbias_P將電感器Ll分接，例如，中心分接。將DC交叉耦合NMOS 對(duì)N1、N2進(jìn)一步耦合到輸出。一般所屬領(lǐng)域的技術(shù)人員將了解，歸因于電感器Ll與L2之間的相互磁性耦合，在無(wú)PI、P2的漏極與柵極之間的DC或電容性交叉耦合連接的情況下有效地產(chǎn)生負(fù)電阻。在一示范性實(shí)施例中，Ll與L2之間的適當(dāng)耦合系數(shù)可為基于(例如)所使用的半導(dǎo)體工藝技術(shù)選擇的設(shè)計(jì)參數(shù)。典型值可為(例如)0. 5、0. 3或0.2。注意，這些值僅為說(shuō)明性目的而提供，且并不意味著將本發(fā)明的范圍限于明確提供的任何特定值。在操作頻率為約5GHz的示范性實(shí)施例中，L2的電感可為0. 45nH,而Ll的電感可為 1. 5nH。在一示范性實(shí)施例中，L2或槽電感可具有相對(duì)高的Q(即，質(zhì)量因數(shù))，而Ll可具有低于L2的Q0一般所屬領(lǐng)域的技術(shù)人員將了解，存在用于在集成電路工藝中實(shí)施變壓器的各種技術(shù)，例如，繞組間電感器(interwinding inductor)、堆疊電感器等。任何所述技術(shù)涵蓋于本發(fā)明的范圍內(nèi)。一般所屬領(lǐng)域的技術(shù)人員將進(jìn)一步了解，可如所示將電感器Ll實(shí)施為單一電感器，或可將其實(shí)施為兩個(gè)或兩個(gè)以上串聯(lián)耦合構(gòu)成電感器。所述替代示范性實(shí)施例涵蓋于本發(fā)明的范圍內(nèi)。注意，盡管本文中參考VCO描述示范性實(shí)施例，但本發(fā)明的技術(shù)還可易于應(yīng)用于 DCO的設(shè)計(jì)。所述替代示范性實(shí)施例涵蓋于本發(fā)明的范圍內(nèi)。圖7說(shuō)明利用例如圖3中的VCO 300的CMOS VCO的方法700的示范性實(shí)施例。注意，本文所述的方法僅為說(shuō)明性目的而展示，且并不意味著將本發(fā)明的范圍限于所揭示的任何特定方法。在步驟710處，使Ll磁性耦合到L2。在步驟720處，使PMOS對(duì)的柵極處的信號(hào)經(jīng)由電感器Ll耦合到偏置電壓。在步驟730處，使交叉耦合NMOS對(duì)的漏極處的信號(hào)耦合到VCO輸出節(jié)點(diǎn)0UT1、 0UT2。注意，盡管本文所述的某些示范性實(shí)施例可展示具有PMOS電感器耦合對(duì)的DC或電容性交叉耦合NMOS對(duì)，但一般所屬領(lǐng)域的技術(shù)人員可易于導(dǎo)出具有具NMOS電感器耦合對(duì)的DC或電容性交叉耦合PMOS對(duì)的替代示范性實(shí)施例(未圖示)。所述替代示范性實(shí)施例涵蓋于本發(fā)明的范圍內(nèi)。進(jìn)一步注意，在本說(shuō)明書(shū)及權(quán)利要求書(shū)中，術(shù)語(yǔ)“互補(bǔ)”可用以表示PMOS晶體管與 NMOS晶體管之間的關(guān)系。舉例來(lái)說(shuō)，NMOS對(duì)的互補(bǔ)晶體管對(duì)可為PMOS對(duì)，且反之亦然。圖4說(shuō)明根據(jù)本發(fā)明的CMOS VCO 400的替代示范性實(shí)施例，其中如先前所述使用磁性耦合到槽電感L2的電感器Ll將PMOS晶體管PI、P2的柵極耦合，以及其中將NMOS晶體管Ni、N2電容性交叉耦合。VCO 400中的NMOS晶體管Ni、N2與DC交叉耦合NMOS晶體管對(duì)相比可有利地消耗較少電壓余量。圖7A說(shuō)明利用例如圖4中的VCO 400的CMOS VCO的方法700A的示范性實(shí)施例。在步驟710A處，使Ll磁性耦合到L2。在步驟720A處，使PMOS對(duì)的柵極處的信號(hào)經(jīng)由電感器Ll耦合到偏置。在步驟730A處，使NMOS對(duì)的柵極處的信號(hào)經(jīng)由AC耦合電容器耦合到VCO輸出節(jié)點(diǎn) 0UT2、0UT1。在步驟740A處，使NMOS對(duì)的漏極處的信號(hào)耦合到VCO輸出節(jié)點(diǎn)0UT1、0UT2。在步驟750A處，使NMOS對(duì)的柵極處的信號(hào)耦合到偏置。圖5說(shuō)明根據(jù)本發(fā)明的CMOS VCO 500的替代示范性實(shí)施例。在VCO 500中，提供具有三個(gè)相互磁性耦合的電感器L1、L2、L3的變壓器。一般所屬領(lǐng)域的技術(shù)人員將了解，可使用CMOS技術(shù)、CMOS技術(shù)與封裝金屬層的組合或?qū)ｉT(mén)使用封裝金屬層來(lái)直接實(shí)施所述變壓器。電感器L1、L2以與針對(duì)VCO 400中的L1、L2所述相同的方式起作用。相互磁性耦合到電感器Li、L2的電感器L3使輸出節(jié)點(diǎn)0UT2、OUTl處的電壓分別耦合到Ni、N2的柵極。 為了對(duì)晶體管N1、N2加偏置，通過(guò)偏置電壓Vbias_N將電感器L3分接，例如，中心分接。圖7B說(shuō)明利用例如圖5中的VCO 500的CMOS VCO的方法700B的示范性實(shí)施例。在步驟710B處，使L2磁性耦合到Ll。在步驟720B處，使L3磁性耦合到L2。在步驟730B處，使PMOS對(duì)的柵極處的信號(hào)經(jīng)由Ll耦合到偏置。在步驟740B處，使NMOS對(duì)的柵極處的信號(hào)經(jīng)由L3耦合到偏置。圖5A說(shuō)明用于對(duì)VCO 500中的晶體管P1、P2加偏置的共模反饋(CMFB)偏置方案的示范性實(shí)施例。注意，所述偏置方案僅為說(shuō)明性目的而展示，且并不意味著將本發(fā)明的范圍限于任何特定偏置方案。在圖5A中，差動(dòng)放大器COMP感測(cè)0UT2處的電壓，且調(diào)整Pl、 P2的柵極偏置以使0UT2接近于參考電壓VDD/2。圖6說(shuō)明根據(jù)本發(fā)明的CMOS VCO 600的替代示范性實(shí)施例，其中使槽電容Cl耦合到PMOS晶體管PI、P2的柵極而非其漏極。在VCO的示范性實(shí)施例中，電容Cl可包括用于粗略頻率調(diào)諧的可切換電容器組及用于精細(xì)頻率調(diào)諧的模擬電壓控制可變電抗器元件兩者。在一替代示范性實(shí)施例(未圖示)中，電容Cl可僅包括用于粗略調(diào)諧的可切換電容器組，而可將用于精細(xì)調(diào)諧的單獨(dú)可變電抗器元件(未圖示)耦合到PMOS晶體管PI、P2的漏極。在DCO的另一替代示范性實(shí)施例(未圖示)中，可變電抗器元件可易于由多個(gè)可切換電容器替換。所述替代示范性實(shí)施例涵蓋于本發(fā)明的范圍內(nèi)。在VCO 600的示范性實(shí)施例中，可使電感器Ll的質(zhì)量因數(shù)Q高于電感器L2的Q。舉例來(lái)說(shuō)，L2的Q可為4或5，而Ll的Q可在從15到25的范圍內(nèi)。注意，示范性Q值僅為說(shuō)明而提供，且并不意味著限制本發(fā)明的范圍。圖7C說(shuō)明利用例如圖6中的VCO 600的CMOS VCO的方法700C的示范性實(shí)施例。在步驟710C處，使Ll磁性耦合到L2，L2磁性耦合到L3。在步驟720C處，通過(guò)配置耦合到PMOS對(duì)的柵極的可選擇式電容器組來(lái)調(diào)諧VCO
振蕩頻率。一般所屬領(lǐng)域的技術(shù)人員將了解，本文針對(duì)配置PMOS晶體管對(duì)所述的所有技術(shù)同樣適用于配置NMOS晶體管對(duì)。舉例來(lái)說(shuō)，依據(jù)圖3中所揭示的VCO 300的拓?fù)?，一般所屬領(lǐng)域的技術(shù)人員可易于導(dǎo)出提供交叉耦合PMOS對(duì)的VCO拓?fù)?未圖示)，且使槽電感磁性耦合到一電感，所述電感連接第一 NMOS晶體管的柵極與第二 NMOS晶體管的柵極。上述情況同樣適用于圖4、圖5及圖6中所揭示的電路拓?fù)洹Ｋ鎏娲痉缎詫?shí)施例涵蓋于本發(fā)明的范圍內(nèi)?！闼鶎兕I(lǐng)域的技術(shù)人員將了解，盡管已參考MOS晶體管(即，M0SFET)描述本發(fā)明的示范性實(shí)施例，但本發(fā)明的技術(shù)無(wú)需限于基于MOSFET的設(shè)計(jì)，且可易于應(yīng)用于使用雙極結(jié)型晶體管(或BJT)及/或其它三端子跨導(dǎo)裝置的替代示范性實(shí)施例(未圖示)。舉例來(lái)說(shuō)，在一示范性實(shí)施例(未圖示)中，所述VCO中的任一者可利用BJT而非M0SFET，其中如分別針對(duì)所示MOSFET的漏極、柵極及源極所示而耦合BJT的集極、基極及發(fā)射極。此外，除非另外注明，否則在本說(shuō)明書(shū)及權(quán)利要求書(shū)中，術(shù)語(yǔ)“漏極”、“柵極”及“源極”可包含與MOSFET相關(guān)聯(lián)的這些術(shù)語(yǔ)的常規(guī)含義以及例如BJT等其它三端子跨導(dǎo)裝置的對(duì)應(yīng)節(jié)點(diǎn)兩者，所述對(duì)應(yīng)將對(duì)于一般電路設(shè)計(jì)領(lǐng)域的技術(shù)人員顯而易見(jiàn)。圖8展示可實(shí)施本發(fā)明的技術(shù)的無(wú)線通信裝置800的設(shè)計(jì)的框圖。在圖8中所示的設(shè)計(jì)中，無(wú)線裝置800包括收發(fā)器820及具有用以存儲(chǔ)數(shù)據(jù)及程序代碼的存儲(chǔ)器812的數(shù)據(jù)處理器810。收發(fā)器820包括支持雙向通信的發(fā)射器830及接收器850。一般來(lái)說(shuō)，無(wú)線裝置800可包括用于任何數(shù)目個(gè)通信系統(tǒng)及頻帶的任何數(shù)目個(gè)發(fā)射器及任何數(shù)目個(gè)接收器。發(fā)射器或接收器可通過(guò)超外差式架構(gòu)或直接轉(zhuǎn)換架構(gòu)來(lái)實(shí)施。在超外差式架構(gòu)中，信號(hào)在多個(gè)級(jí)中在射頻(RF)與基帶之間進(jìn)行頻率轉(zhuǎn)換，例如，針對(duì)接收器，在一個(gè)級(jí)中從RF轉(zhuǎn)換到中頻(IF)，且接著在另一級(jí)中從IF轉(zhuǎn)換到基帶。在直接轉(zhuǎn)換架構(gòu)中，信號(hào)在一個(gè)級(jí)中在RF與基帶之間進(jìn)行頻率轉(zhuǎn)換。超外差式及直接轉(zhuǎn)換架構(gòu)可使用不同電路塊及/ 或具有不同要求。在圖8中所示的設(shè)計(jì)中，發(fā)射器830及接收器850通過(guò)直接轉(zhuǎn)換架構(gòu)來(lái)實(shí)施。在發(fā)射路徑中，數(shù)據(jù)處理器810處理待發(fā)射的數(shù)據(jù)且將I模擬輸出信號(hào)及Q模擬輸出信號(hào)提供到發(fā)射器830。在發(fā)射器830內(nèi)，低通濾波器83 及832b分別對(duì)I模擬輸出信號(hào)及Q模擬輸出信號(hào)進(jìn)行濾波，以移除由先前數(shù)/模轉(zhuǎn)換所引起的不合需要的圖像。放大器(Amp) 834a及834b分別放大來(lái)自低通濾波器83 及832b的信號(hào)，且提供I基帶信號(hào)及Q基帶信號(hào)。上變頻轉(zhuǎn)換器840通過(guò)來(lái)自TX LO信號(hào)產(chǎn)生器870的I發(fā)射(TX)本機(jī)振蕩(LO)信號(hào)及Q發(fā)射(TX)本機(jī)振蕩(LO)信號(hào)對(duì)I基帶信號(hào)及Q基帶信號(hào)進(jìn)行上變頻轉(zhuǎn)換，且提供經(jīng)上變頻轉(zhuǎn)換的信號(hào)。濾波器842對(duì)經(jīng)上變頻轉(zhuǎn)換的信號(hào)進(jìn)行濾波以移除由上變頻轉(zhuǎn)換所引起的不合需要的圖像以及接收頻帶中的噪聲。功率放大器(PA) 844放大來(lái)自濾波器842的信號(hào)以獲得所要輸出功率電平，且提供發(fā)射RF信號(hào)。發(fā)射RF信號(hào)經(jīng)由雙工器或開(kāi)關(guān)846路由且經(jīng)由天線848發(fā)射。在接收路徑中，天線848接收由基站發(fā)射的信號(hào)且提供所接收RF信號(hào)，所述所接收RF信號(hào)經(jīng)由雙工器或開(kāi)關(guān)846路由且提供到低噪聲放大器(LNA) 852。所接收的RF信號(hào)由LNA 852放大且由濾波器邪4濾波，以獲得合乎需要的RF輸入信號(hào)。下變頻轉(zhuǎn)換器860 通過(guò)來(lái)自RX LO信號(hào)產(chǎn)生器880的I接收(RX) LO信號(hào)及Q接收(RX) LO信號(hào)對(duì)RF輸入信號(hào)進(jìn)行下變頻轉(zhuǎn)換，且提供I基帶信號(hào)及Q基帶信號(hào)。I基帶信號(hào)及Q基帶信號(hào)由放大器 862a及862b放大且進(jìn)一步由低通濾波器86 及864b濾波，以獲得I模擬輸入信號(hào)及Q模擬輸入信號(hào)，所述信號(hào)提供到數(shù)據(jù)處理器810。TX LO信號(hào)產(chǎn)生器870產(chǎn)生用于上變頻轉(zhuǎn)換的I TX LO信號(hào)及Q TX LO信號(hào)。RX LO信號(hào)產(chǎn)生器880產(chǎn)生用于下變頻轉(zhuǎn)換的I RX LO信號(hào)及Q RX LO信號(hào)。每一 LO信號(hào)是具有特定基本頻率的周期性信號(hào)。PLL 872接收來(lái)自數(shù)據(jù)處理器810的時(shí)序信息，且產(chǎn)生用以調(diào)整來(lái)自LO信號(hào)產(chǎn)生器870的TX LO信號(hào)的頻率及/或相位的控制信號(hào)。類似地，PLL 882接收來(lái)自數(shù)據(jù)處理器810的時(shí)序信息，且產(chǎn)生用以調(diào)整來(lái)自LO信號(hào)產(chǎn)生器880的RX LO 信號(hào)的頻率及/或相位的控制信號(hào)。圖8展示實(shí)例收發(fā)器設(shè)計(jì)。一般來(lái)說(shuō)，發(fā)射器及接收器中的信號(hào)的調(diào)節(jié)可由放大器、濾波器、上變頻轉(zhuǎn)換器、下變頻轉(zhuǎn)換器等的一個(gè)或一個(gè)以上級(jí)來(lái)執(zhí)行。這些電路塊可與圖8中所示的配置不同地配置。此外，圖8中未展示的其它電路塊還可用以調(diào)節(jié)發(fā)射器及接收器中的信號(hào)。也可省略圖8中的一些電路塊?？稍谝粋€(gè)或一個(gè)以上模擬集成電路(IC)、 RF IC(RFIC)、混頻信號(hào)IC等上實(shí)施收發(fā)器820的全部或一部分。LO信號(hào)產(chǎn)生器870及880可各自包括接收時(shí)鐘信號(hào)且提供分割器輸出信號(hào)的分頻器。時(shí)鐘信號(hào)可通過(guò)壓控振蕩器(VCO)或一些其它類型的振蕩器產(chǎn)生。時(shí)鐘信號(hào)還可稱為 VCO信號(hào)、振蕩器信號(hào)等。在任何情況下，可能需要從分頻器獲得差動(dòng)輸出信號(hào)。本發(fā)明的技術(shù)可易于應(yīng)用于無(wú)線通信裝置800中的所述VCO的設(shè)計(jì)。在本說(shuō)明書(shū)及權(quán)利要求書(shū)中，應(yīng)理解，當(dāng)一元件被稱為“連接到”或“耦合到”另一元件時(shí)，所述元件可直接連接或耦合到另一元件，或可存在介入元件。對(duì)比來(lái)說(shuō)，當(dāng)一元件被稱為“直接連接到”或“直接耦合到”另一元件時(shí)，不存在介入元件。所屬領(lǐng)域的技術(shù)人員將理解，可使用多種不同技術(shù)及技藝中的任一者來(lái)表示信息及信號(hào)。舉例來(lái)說(shuō)，可通過(guò)電壓、電流、電磁波、磁場(chǎng)或磁粒子、光場(chǎng)或光粒子，或其任何組合來(lái)表示可遍及以上描述所引用的數(shù)據(jù)、指令、命令、信息、信號(hào)、位、符號(hào)及碼片。所屬領(lǐng)域的技術(shù)人員將進(jìn)一步了解，結(jié)合本文所揭示的示范性實(shí)施例所描述的各種說(shuō)明性邏輯塊、模塊、電路及算法步驟可實(shí)施為電子硬件、計(jì)算機(jī)軟件或兩者的組合。為清楚地說(shuō)明硬件與軟件的此可互換性，上文已大體上在功能性方面描述各種說(shuō)明性組件、 塊、模塊、電路及步驟。所述功能性實(shí)施為硬件還是軟件視特定應(yīng)用及強(qiáng)加于整個(gè)系統(tǒng)的設(shè)計(jì)約束而定。所屬領(lǐng)域的技術(shù)人員可針對(duì)每一特定應(yīng)用以不同方式來(lái)實(shí)施所描述的功能性，但所述實(shí)施決策不應(yīng)被解釋為引起脫離本發(fā)明的示范性實(shí)施例的范圍?？赏ㄟ^(guò)通用處理器、數(shù)字信號(hào)處理器(DSP)、專用集成電路(ASIC)、現(xiàn)場(chǎng)可編程門(mén)陣列(FPGA)或其它可編程邏輯裝置、離散門(mén)或晶體管邏輯、離散硬件組件或其經(jīng)設(shè)計(jì)以執(zhí)行本文所描述的功能的任何組合來(lái)實(shí)施或執(zhí)行結(jié)合本文所揭示的示范性實(shí)施例所描述的各種說(shuō)明性邏輯塊、模塊及電路。通用處理器可為微處理器，但在替代例中，處理器可為任何常規(guī)處理器、控制器、微控制器或狀態(tài)機(jī)。處理器還可實(shí)施為計(jì)算裝置的組合，例如，DSP 與微處理器的組合、多個(gè)微處理器、結(jié)合DSP核心的一個(gè)或一個(gè)以上微處理器，或任何其它所述配置。結(jié)合本文所揭示的示范性實(shí)施例所描述的方法或算法的步驟可直接以硬件、以通過(guò)處理器所執(zhí)行的軟件模塊或以硬件與軟件模塊兩者的組合來(lái)體現(xiàn)。軟件模塊可駐留于隨機(jī)存取存儲(chǔ)器(RAM)、快閃存儲(chǔ)器、只讀存儲(chǔ)器(ROM)、電可編程ROM(EPROM)、電可擦除可編程ROM(EEPROM)、寄存器、硬盤(pán)、可裝卸式盤(pán)、CD-ROM或此項(xiàng)技術(shù)中已知的任何其它形式的存儲(chǔ)媒體中。示范性存儲(chǔ)媒體耦合到處理器，使得處理器可從存儲(chǔ)媒體讀取信息及將信息寫(xiě)入到存儲(chǔ)媒體。在替代例中，存儲(chǔ)媒體可與處理器成一體式。處理器及存儲(chǔ)媒體可駐留于ASIC中。ASIC可駐留于用戶終端中。在替代例中，處理器及存儲(chǔ)媒體可作為離散組件駐留于用戶終端中。在一個(gè)或一個(gè)以上示范性實(shí)施例中，可以硬件、軟件、固件或其任何組合來(lái)實(shí)施所描述的功能。如果以軟件實(shí)施，則可將所述功能作為一個(gè)或一個(gè)以上指令或代碼而存儲(chǔ)于計(jì)算機(jī)可讀媒體上或經(jīng)由計(jì)算機(jī)可讀媒體進(jìn)行傳輸。計(jì)算機(jī)可讀媒體包括計(jì)算機(jī)存儲(chǔ)媒體及通信媒體(包括促進(jìn)計(jì)算機(jī)程序從一處到另一處的傳送的任何媒體)兩者。存儲(chǔ)媒體可為可由計(jì)算機(jī)存取的任何可用媒體。通過(guò)實(shí)例且非限制，所述計(jì)算機(jī)可讀媒體可包含RAM、 ROM、EEPROM、CD-ROM或其它光盤(pán)存儲(chǔ)裝置、磁盤(pán)存儲(chǔ)裝置或其它磁性存儲(chǔ)裝置，或可用以載運(yùn)或存儲(chǔ)呈指令或數(shù)據(jù)結(jié)構(gòu)的形式的所要程序代碼且可由計(jì)算機(jī)存取的任何其它媒體。 又，將任何連接恰當(dāng)?shù)胤Q為計(jì)算機(jī)可讀媒體。舉例來(lái)說(shuō)，如果使用同軸電纜、光纖電纜、雙絞線、數(shù)字訂戶線(DSL)，或例如紅外線、無(wú)線電及微波等無(wú)線技術(shù)從網(wǎng)站、服務(wù)器或其它遠(yuǎn)程源傳輸軟件，則同軸電纜、光纖電纜、雙絞線、DSL，或例如紅外線、無(wú)線電及微波等無(wú)線技術(shù)包括于媒體的定義中。如本文所使用，磁盤(pán)及光盤(pán)包括壓縮光盤(pán)(CD)、激光光盤(pán)、光盤(pán)、數(shù)字通用光盤(pán)(DVD)、軟磁盤(pán)及藍(lán)光光盤(pán)，其中磁盤(pán)通常以磁性方式再生數(shù)據(jù)，而光盤(pán)通過(guò)激光以光學(xué)方式再生數(shù)據(jù)。以上各物的組合也應(yīng)包括于計(jì)算機(jī)可讀媒體的范圍內(nèi)。提供所揭示的示范性實(shí)施例的先前描述以使任何所屬領(lǐng)域的技術(shù)人員能夠制作或使用本發(fā)明。對(duì)這些示范性實(shí)施例的各種修改對(duì)于所屬領(lǐng)域的技術(shù)人員將易于顯而易見(jiàn)，且在不脫離本發(fā)明的精神或范圍的情況下，本文所定義的一般原理可應(yīng)用于其它示范性實(shí)施例。因此，本發(fā)明既定不限于本文所展示的示范性實(shí)施例，而應(yīng)被賦予與本文所揭示的原理及新穎特征一致的最廣范圍。
權(quán)利要求
1.一種設(shè)備，其用于在輸出節(jié)點(diǎn)對(duì)處產(chǎn)生具有受控振蕩頻率的信號(hào)，所述設(shè)備包含 第一晶體管及第二晶體管，所述第一晶體管及所述第二晶體管的漏極耦合到所述輸出節(jié)點(diǎn)對(duì)；第一電感器，其耦合到所述第一晶體管及所述第二晶體管的柵極；第二電感器，其耦合到所述輸出節(jié)點(diǎn)對(duì)，所述第二電感器磁性耦合到所述第一電感器；具有可選擇式電容的電容器，其耦合到所述輸出節(jié)點(diǎn)對(duì)；及 DC交叉耦合互補(bǔ)晶體管對(duì)，其耦合到所述輸出節(jié)點(diǎn)對(duì)。
2.根據(jù)權(quán)利要求1所述的設(shè)備，所述第一晶體管及所述第二晶體管為PMOS晶體管，所述交叉耦合互補(bǔ)晶體管對(duì)包含交叉耦合NMOS對(duì)。
3.根據(jù)權(quán)利要求1所述的設(shè)備，所述第一晶體管及所述第二晶體管為NMOS晶體管，所述交叉耦合互補(bǔ)晶體管對(duì)包含交叉耦合PMOS對(duì)。
4.根據(jù)權(quán)利要求1所述的設(shè)備，所述第一電感器通過(guò)偏置電壓而分接。
5.根據(jù)權(quán)利要求1所述的設(shè)備，所述第一電感器包含在耦合點(diǎn)處彼此串聯(lián)耦合的第一構(gòu)成電感器及第二構(gòu)成電感器，所述耦合點(diǎn)進(jìn)一步耦合到偏置電壓。
6.根據(jù)權(quán)利要求1所述的設(shè)備，所述電容器包含用于粗略頻率調(diào)諧的可選擇式電容器組，及用于精細(xì)頻率調(diào)諧的模擬電壓控制可變電抗器。
7.根據(jù)權(quán)利要求1所述的設(shè)備，所述電容器包含用于粗略頻率調(diào)諧的可選擇式電容器組，及用于精細(xì)頻率調(diào)諧的可選擇式電容器組。
8.一種設(shè)備，其用于在輸出節(jié)點(diǎn)對(duì)處產(chǎn)生具有受控振蕩頻率的信號(hào)，所述設(shè)備包含 第一晶體管及第二晶體管，所述第一晶體管及所述第二晶體管的漏極耦合到所述輸出節(jié)點(diǎn)對(duì)；第一電感器，其耦合到所述第一晶體管及所述第二晶體管的柵極；第二電感器，其耦合到所述輸出節(jié)點(diǎn)對(duì)，所述第二電感器磁性耦合到所述第一電感器；具有可選擇式電容的電容器，其耦合到所述輸出節(jié)點(diǎn)對(duì)；及第一互補(bǔ)晶體管及第二互補(bǔ)晶體管，所述第一互補(bǔ)晶體管及所述第二互補(bǔ)晶體管的漏極耦合到所述輸出節(jié)點(diǎn)對(duì)，所述第一互補(bǔ)晶體管的柵極經(jīng)由第二 AC耦合電容器AC耦合到所述第二互補(bǔ)晶體管的所述漏極，所述第二互補(bǔ)晶體管的柵極經(jīng)由第一 AC耦合電容器AC 耦合到所述第一互補(bǔ)晶體管的所述漏極。
9.根據(jù)權(quán)利要求8所述的設(shè)備，所述第一晶體管及所述第二晶體管為PMOS晶體管，所述第一互補(bǔ)晶體管及所述第二互補(bǔ)晶體管為NMOS晶體管。
10.根據(jù)權(quán)利要求8所述的設(shè)備，所述第一互補(bǔ)晶體管及所述第二互補(bǔ)晶體管的所述柵極經(jīng)由電阻器耦合到偏置電壓。
11.一種設(shè)備，其用于在輸出節(jié)點(diǎn)對(duì)處產(chǎn)生具有受控振蕩頻率的信號(hào)，所述設(shè)備包含 第一晶體管及第二晶體管，所述第一晶體管及所述第二晶體管的漏極耦合到所述輸出節(jié)點(diǎn)對(duì)；第一電感器，其耦合到所述第一晶體管及所述第二晶體管的柵極； 第二電感器，其耦合到所述輸出節(jié)點(diǎn)對(duì)，所述第二電感器磁性耦合到所述第一電感器；第一互補(bǔ)晶體管及第二互補(bǔ)晶體管，所述第一互補(bǔ)晶體管及所述第二互補(bǔ)晶體管的漏極耦合到所述輸出節(jié)點(diǎn)對(duì)；及第三電感器，其耦合到所述第一互補(bǔ)晶體管及所述第二互補(bǔ)晶體管的柵極，所述第三電感器磁性耦合到所述第二電感器。
12.根據(jù)權(quán)利要求11所述的設(shè)備，其進(jìn)一步包含具有可選擇式電容的電容器，所述電容器耦合到所述輸出節(jié)點(diǎn)對(duì)。
13.根據(jù)權(quán)利要求12所述的設(shè)備，所述電容器包含用于粗略頻率調(diào)諧的可選擇式電容器組，及用于精細(xì)頻率調(diào)諧的模擬電壓控制可變電抗器。
14.根據(jù)權(quán)利要求11所述的設(shè)備，其進(jìn)一步包含可選擇式電容器組，所述可選擇式電容器組耦合到所述第一晶體管及所述第二晶體管的所述柵極。
15.根據(jù)權(quán)利要求11所述的設(shè)備，其進(jìn)一步包含共模反饋電路，所述第一電感器及所述第三電感器中的至少一者通過(guò)所述共模反饋電路的輸出而分接。
16.根據(jù)權(quán)利要求11所述的設(shè)備，所述第一電感器及所述第三電感器中的至少一者包含在耦合點(diǎn)處彼此串聯(lián)耦合的第一構(gòu)成電感器及第二構(gòu)成電感器，所述耦合點(diǎn)進(jìn)一步耦合到偏置電壓。
17.一種用于在振蕩器中在輸出節(jié)點(diǎn)對(duì)處產(chǎn)生具有受控振蕩頻率的信號(hào)的方法，所述振蕩器包含第一晶體管及第二晶體管，所述第一晶體管及所述第二晶體管的漏極耦合到所述輸出節(jié)點(diǎn)對(duì)；所述振蕩器進(jìn)一步包含第一電感器，其耦合到所述第一晶體管及所述第二晶體管的柵極；所述振蕩器進(jìn)一步包含第二電感器，其耦合到所述輸出節(jié)點(diǎn)對(duì)；所述振蕩器進(jìn)一步包含具有可選擇式電容的電容器，其耦合到所述輸出節(jié)點(diǎn)對(duì)；所述方法包含使所述第二電感器磁性耦合到所述第一電感器；使所述第一晶體管及所述第二晶體管的所述柵極處的信號(hào)經(jīng)由所述第一電感器耦合到偏置；及使交叉耦合互補(bǔ)晶體管對(duì)的漏極處的信號(hào)耦合到所述輸出節(jié)點(diǎn)對(duì)。
18.一種用于在振蕩器中在輸出節(jié)點(diǎn)對(duì)處產(chǎn)生具有受控振蕩頻率的信號(hào)的方法，所述振蕩器包含第一晶體管及第二晶體管，所述第一晶體管及所述第二晶體管的漏極耦合到所述輸出節(jié)點(diǎn)對(duì)；所述振蕩器進(jìn)一步包含第一電感器，其耦合到所述第一晶體管及所述第二晶體管的柵極；所述振蕩器進(jìn)一步包含第二電感器，其耦合到所述輸出節(jié)點(diǎn)對(duì)；所述振蕩器進(jìn)一步包含具有可選擇式電容的電容器，其耦合到所述輸出節(jié)點(diǎn)對(duì)；所述方法包含使所述第二電感器磁性耦合到所述第一電感器；使所述第一晶體管及所述第二晶體管的所述柵極處的信號(hào)經(jīng)由所述第一電感器耦合到偏置；使互補(bǔ)晶體管對(duì)的柵極處的信號(hào)經(jīng)由AC耦合電容器耦合到所述輸出節(jié)點(diǎn)對(duì)；使所述互補(bǔ)晶體管對(duì)的漏極處的信號(hào)耦合到所述輸出節(jié)點(diǎn)對(duì)，所述互補(bǔ)晶體管中的每一者的所述漏極經(jīng)由所述AC耦合電容器中的一者耦合到另一互補(bǔ)晶體管的所述柵極；及使所述互補(bǔ)晶體管對(duì)的所述柵極處的所述信號(hào)耦合到偏置。
19.一種用于在振蕩器中在輸出節(jié)點(diǎn)對(duì)處產(chǎn)生具有受控振蕩頻率的信號(hào)的方法，所述振蕩器包含第一晶體管及第二晶體管，所述第一晶體管及所述第二晶體管的漏極耦合到所述輸出節(jié)點(diǎn)對(duì)；所述振蕩器進(jìn)一步包含第一電感器，其耦合到所述第一晶體管及所述第二晶體管的柵極；所述振蕩器進(jìn)一步包含第二電感器，其耦合到所述輸出節(jié)點(diǎn)對(duì)；所述振蕩器進(jìn)一步包含第一互補(bǔ)晶體管及第二互補(bǔ)晶體管，所述第一互補(bǔ)晶體管及所述第二互補(bǔ)晶體管的漏極耦合到所述輸出節(jié)點(diǎn)對(duì)；所述振蕩器進(jìn)一步包含第三電感器，其耦合到所述互補(bǔ)晶體管的柵極；所述方法包含使所述第二電感器磁性耦合到所述第一電感器； 使所述第三電感器磁性耦合到所述第二電感器；使所述第一晶體管及所述第二晶體管的所述柵極處的信號(hào)經(jīng)由所述第一電感器耦合到偏置；及使所述第一互補(bǔ)晶體管及所述第二互補(bǔ)晶體管的所述柵極處的信號(hào)經(jīng)由所述第三電感器耦合到偏置。
20.一種用于在振蕩器中在輸出節(jié)點(diǎn)對(duì)處產(chǎn)生具有受控振蕩頻率的信號(hào)的方法，所述振蕩器包含第一晶體管及第二晶體管，所述第一晶體管及所述第二晶體管的漏極耦合到所述輸出節(jié)點(diǎn)對(duì)；所述振蕩器進(jìn)一步包含第一電感器，其耦合到所述第一晶體管所述第二晶體管的柵極；所述振蕩器進(jìn)一步包含第二電感器，其耦合到所述輸出節(jié)點(diǎn)對(duì)；所述方法包含使所述第二電感器磁性耦合到所述第一電感器；及通過(guò)配置耦合到所述第一晶體管及所述第二晶體管的所述柵極的可選擇式電容器組來(lái)控制所述振蕩頻率。
21.一種設(shè)備，其用于在輸出節(jié)點(diǎn)對(duì)處產(chǎn)生具有受控振蕩頻率的信號(hào)，所述設(shè)備包含 第一晶體管及第二晶體管，所述第一晶體管及所述第二晶體管的漏極耦合到所述輸出節(jié)點(diǎn)對(duì)；第一電感器，其耦合到所述第一晶體管及所述第二晶體管的柵極；第二電感器，其耦合到所述輸出節(jié)點(diǎn)對(duì)，所述第二電感器磁性耦合到所述第一電感器；用于產(chǎn)生負(fù)電阻的裝置，其耦合到所述輸出節(jié)點(diǎn)對(duì)，所述裝置包含第一互補(bǔ)晶體管及第二互補(bǔ)晶體管；及用于選擇所述振蕩頻率的裝置。
22.一種用于無(wú)線通信的裝置，所述裝置包含TX LO信號(hào)產(chǎn)生器、至少一個(gè)基帶TX放大器、耦合到所述TX LO信號(hào)產(chǎn)生器及所述至少一個(gè)基帶TX放大器的上變頻轉(zhuǎn)換器、耦合到所述上變頻轉(zhuǎn)換器的輸出的TX濾波器、耦合到所述TX濾波器的功率放大器PA、RXLO信號(hào)產(chǎn)生器、RX濾波器、耦合到所述RXLO信號(hào)產(chǎn)生器及所述RX濾波器的下變頻轉(zhuǎn)換器、耦合到所述RX濾波器的低噪聲放大器LNA及耦合到所述PA及所述LNA的雙工器，所述TXLO信號(hào)產(chǎn)生器及所述RX LO信號(hào)產(chǎn)生器中的至少一者包含振蕩器，所述振蕩器具有耦合到混頻器的輸出節(jié)點(diǎn)對(duì)，所述振蕩器包含第一晶體管及第二晶體管，所述第一晶體管及所述第二晶體管的漏極耦合到所述輸出節(jié)點(diǎn)對(duì)；第一電感器，其耦合到所述第一晶體管及所述第二晶體管的柵極；第二電感器，其耦合到所述輸出節(jié)點(diǎn)對(duì)，所述第二電感器磁性耦合到所述第一電感器；具有可選擇式電容的電容器，其耦合到所述輸出節(jié)點(diǎn)對(duì)；及交叉耦合互補(bǔ)晶體管對(duì)，其耦合到所述輸出節(jié)點(diǎn)對(duì)。
23.一種用于無(wú)線通信的裝置，所述裝置包含TX LO信號(hào)產(chǎn)生器、至少一個(gè)基帶TX放大器、耦合到所述TX LO信號(hào)產(chǎn)生器及所述至少一個(gè)基帶TX放大器的上變頻轉(zhuǎn)換器、耦合到所述上變頻轉(zhuǎn)換器的輸出的TX濾波器、耦合到所述TX濾波器的功率放大器PA、RX LO信號(hào)產(chǎn)生器、RX濾波器、耦合到所述RX LO信號(hào)產(chǎn)生器及所述RX濾波器的下變頻轉(zhuǎn)換器、耦合到所述RX濾波器的低噪聲放大器LNA及耦合到所述PA及所述LNA的雙工器，所述TX LO信號(hào)產(chǎn)生器及所述RX LO信號(hào)產(chǎn)生器中的至少一者包含振蕩器，所述振蕩器具有耦合到混頻器的輸出節(jié)點(diǎn)對(duì)，所述振蕩器包含第一晶體管及第二晶體管，所述第一晶體管及所述第二晶體管的漏極耦合到所述輸出節(jié)點(diǎn)對(duì)；第一電感器，其耦合到所述第一晶體管及所述第二晶體管的柵極；第二電感器，其耦合到所述輸出節(jié)點(diǎn)對(duì)，所述第二電感器磁性耦合到所述第一電感器；第一互補(bǔ)晶體管及第二互補(bǔ)晶體管，所述第一互補(bǔ)晶體管及所述第二互補(bǔ)晶體管的漏極耦合到所述輸出節(jié)點(diǎn)對(duì)；及第三電感器，其耦合到所述第一互補(bǔ)晶體管及所述第二互補(bǔ)晶體管的柵極，所述第三電感器磁性耦合到所述第二電感器。
24.根據(jù)權(quán)利要求23所述的設(shè)備，其進(jìn)一步包含具有可選擇式電容的電容器，所述電容器耦合到所述輸出節(jié)點(diǎn)對(duì)。
25.根據(jù)權(quán)利要求M所述的設(shè)備，所述電容器包含用于粗略頻率調(diào)諧的可選擇式電容器組，及用于精細(xì)頻率調(diào)諧的模擬電壓控制可變電抗器。
26.根據(jù)權(quán)利要求23所述的設(shè)備，其進(jìn)一步包含可選擇式電容器組，所述可選擇式電容器組耦合到所述第一晶體管及所述第二晶體管的所述柵極。
27.根據(jù)權(quán)利要求23所述的設(shè)備，其進(jìn)一步包含共模反饋電路，所述第一電感器及所述第三電感器中的至少一者通過(guò)所述共模反饋電路的輸出而分接。
全文摘要
本發(fā)明涉及用于提供能夠以低電壓電源操作的基于變壓器的CMOS振蕩器的技術(shù)。在示范性實(shí)施例中，在晶體管對(duì)的漏極處提供LC槽，且所述LC槽的電感相互磁性耦合到所述晶體管對(duì)的柵極之間的電感。還使單獨(dú)互補(bǔ)晶體管對(duì)耦合到所述LC槽。另一示范性實(shí)施例提供LC槽，其處于晶體管對(duì)的柵極處，且用于槽電感、所述晶體管對(duì)的所述柵極之間的電感及互補(bǔ)晶體管對(duì)的柵極之間的電感當(dāng)中的三路耦合。
文檔編號(hào)H03B5/12GK102356551SQ201080012445
公開(kāi)日2012年2月15日 申請(qǐng)日期2010年3月18日 優(yōu)先權(quán)日2009年3月18日
發(fā)明者馬茲哈爾埃丁·塔吉萬(wàn)達(dá) 申請(qǐng)人:高通股份有限公司