專利名稱：輸入電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及在半導(dǎo)體集成電路中，接收來自外部的信號的輸入電路。
背景技術(shù)：
在半導(dǎo)體集成電路中，從外部輸入數(shù)字信號的情況下，一般在半導(dǎo)體集成電路的 輸入級設(shè)置輸入阻抗高的輸入電路(輸入緩沖器)。作為輸入電路的代表性的結(jié)構(gòu)，可以舉 出反相器(inverter)、差動放大器、射極跟隨電路、源極跟隨電路等。圖1是表示電容式話筒和接收它的輸出信號的信號處理電路200的結(jié)構(gòu)的電路 圖。電容式話筒2由包括電容器Cmic的等效電路示出。電容式話筒2是聲電變換元件，輸 出對應(yīng)于輸入的聲音的電信號Si。信號處理電路200包括輸入電路210和信號處理單元220。輸入電路210作為以 高阻抗接收來自電容式話筒2的電信號Sl的所謂的緩沖器起作用。輸入電路210包括P 溝道 MOSFET (Metal Oxide Semiconductor Field Effect Transistor，金屬氧化物半導(dǎo)體 場效應(yīng)晶體管)的輸入晶體管Ml。在輸入晶體管Ml中流過對應(yīng)于電信號Sl的電流，或者 在其源極產(chǎn)生對應(yīng)于電信號Sl的電壓。輸入電路210將對應(yīng)于電信號Sl的電流Is或電 壓Vs(以下，檢測信號S2)輸出到后級的信號處理單元220。專利文獻(xiàn)1(日本)特開平7-212148號公報(bào)本申請人認(rèn)識到在使用了圖1的輸入電路210的情況下，產(chǎn)生以下的問題。若接 通信號處理電路200的電源，則電源電壓Vdd上升，并且隨之輸入晶體管Ml的源極電位上 升。由于在輸入晶體管Ml的柵極源極之間存在寄生電容Cgs，所以隨著源極電位Vs上升， 柵極電位Vg上升。為了接收來自電容式話筒2的信號Si，輸入晶體管Ml的柵極電位Vg需 要被偏置為接地電位附近，所以若就在啟動之后柵極電壓Vg上升，則不能正常地接收信號 Si。由于電容式話筒2輸出數(shù)十Hz 20kHz的音頻帶的信號Si，所以由電容器 Cmic(例如數(shù)pF)和偏置電阻Rbias(例如數(shù)GQ)決定的時間常數(shù)會非常長。因此，若一旦 柵極電位Vg上升，則用于該柵極電位Vg降低至接地電位附近需要數(shù)秒程度的非常長的時 間。這意味著就在啟動之后長時間期間不能接受聲音輸入。這樣的問題并不限定于在接收來自電容式話筒的信號的輸入電路中，在用于其它 用途的各種輸入電路中產(chǎn)生。

發(fā)明內(nèi)容
本發(fā)明是鑒于這樣的課題而完成的，其一個方式的例示性的目的在于，提供一種 能夠在啟動之后短時間內(nèi)動作的輸入電路。本發(fā)明的一個方式涉及輸入電路。輸入電路包括輸入端子，接收來自外部的信 號；輸入晶體管，其控制端子連接到輸入端子，且狀態(tài)根據(jù)信號而變化；初始化晶體管，設(shè) 置在輸入端子和接地端子之間；以及控制電路，在接通對于該輸入電路的電源時，導(dǎo)通初始化晶體管，之后截止初始化晶體管。在這個方式中，由于就在啟動之后初始化晶體管導(dǎo)通，所以輸入端子的電位被固 定為接地電位附近。之后，在電源電壓穩(wěn)定的狀態(tài)下截止初始化晶體管，從而成為能夠接收 輸入信號的狀態(tài)。即，提供能夠在短時間內(nèi)動作的輸入電路。控制電路也可以在導(dǎo)通初始化晶體管之后，經(jīng)過規(guī)定的時間之后截止初始化晶體管?？刂齐娐芬部梢园娙萜?，連接到初始化晶體管的控制端子；開關(guān)，在接通電 源時，將電容器的電位設(shè)定為初始化晶體管導(dǎo)通的電平；以及放電電路，向初始化晶體管截 止的方向改變電容器的電荷量。放電電路可以是從電容器抽出電流(電荷)的恒流電路。放電電路可以是從電容器抽出電流(電荷)的電阻元件。也可以在輸入端子上連接設(shè)備，該設(shè)備包括在該輸入端子和接地端子之間設(shè)置的 電容器。也可以在輸入端子上連接電容式話筒。在一個方式中，輸入電路也可以包括設(shè)置在輸入端子和接地端子之間的偏置電 阻。也可以在輸入端子中輸入音頻信號。另外，將以上的結(jié)構(gòu)要素的任意的組合和將本發(fā)明的結(jié)構(gòu)要素或表現(xiàn)在系統(tǒng)等之 間相互置換的結(jié)果，作為本發(fā)明的方式也是有效的。根據(jù)本發(fā)明的一個方式，提供一種在啟動后能夠在短時間內(nèi)動作的輸入電路。


圖1是表示電容式話筒和接收其輸出信號的信號處理電路的結(jié)構(gòu)的電路圖。圖2(a)是表示包括本發(fā)明的實(shí)施方式的輸入電路的信號處理電路的結(jié)構(gòu)的圖， 圖2(b)是表示變形例的輸入電路的結(jié)構(gòu)的電路圖。圖3(a)是表示圖2(a)的信號處理電路的動作的定時圖，圖3 (b)是表示圖1的信 號處理電路的動作的定時圖。圖4是表示包括變形例的輸入電路的信號處理電路的結(jié)構(gòu)的電路圖。圖5是表示包括變形例的輸入電路的信號處理電路的結(jié)構(gòu)的電路圖。標(biāo)號說明2……電容式話筒、100……信號處理電路、Pl……輸入端子、P2……接地端子、 10……輸入電路、12……控制電路、14……放電電路、18……偏置電路、20……信號處理單 元、22……差動放大器、24……A/D轉(zhuǎn)換器、26……數(shù)字信號處理電路、Ml……輸入晶體管、 M2……初始化晶體管、M3……開關(guān)、Sl……輸入信號、Cl電容器
具體實(shí)施例方式以下，參照

本發(fā)明的優(yōu)選的實(shí)施方式。對于在各個附圖中示出的相同或 等同的結(jié)構(gòu)要素、構(gòu)件、處理，賦予相同的標(biāo)號，適當(dāng)?shù)厥÷灾貜?fù)的說明。此外，實(shí)施方式只 是例示，并不是用于限定發(fā)明，在實(shí)施方式中記載的所有特征和其組合并不一定是發(fā)明的 本質(zhì)性的特征。
此外，在本說明書中，“構(gòu)件A與構(gòu)件B連接”的狀態(tài)包括構(gòu)件A與構(gòu)件B在物理上 直接連接的情況，以及構(gòu)件A與構(gòu)件B經(jīng)由不影響電連接狀態(tài)的其他構(gòu)件間接連接的情況。同樣地，“在構(gòu)件A與構(gòu)件B之間設(shè)置了構(gòu)件C的狀態(tài)”，除了構(gòu)件A與構(gòu)件C或構(gòu) 件B與構(gòu)件C直接連接的情況之外，還包括經(jīng)由不影響電連接狀態(tài)的其他構(gòu)件間接連接的 情況。圖2(a)是表示包括本發(fā)明的實(shí)施方式的輸入電路10的信號處理電路100的結(jié)構(gòu) 的圖。信號處理電路100包括輸入電路10和信號處理單元20。信號處理電路100在輸 入端子Pl中接收來自外部的輸入信號Si。接地端子P2接地。在輸入端子Pl與接地端子 P2之間設(shè)置了偏置電阻Rbias。輸入晶體管Ml是P溝道M0SFET，其控制端子(柵極)與輸入端子Pl連接，且輸 入輸入信號Si。輸入晶體管Ml的狀態(tài)(導(dǎo)通程度)根據(jù)輸入信號Sl而變化。圖2(a)的 輸入晶體管Ml可作為所謂的源極跟隨電路來理解，在輸入晶體管Ml的源極產(chǎn)生對應(yīng)于輸 入信號Sl的檢測電壓Vs，或者在輸入晶體管Ml中流過對應(yīng)于輸入信號Sl的檢測電流Is。 檢測電壓Vs或者檢測電流Is (以下，將它們稱為檢測信號S2)輸入到后級的信號處理單元 20。在圖2(a)中，輸入信號Sl是來自電容式話筒2的音頻信號。電容式話筒2由包括并 聯(lián)連接的電容Cmic的等效電路示出。初始化晶體管M2設(shè)置在輸入端子Pl和接地端子P2之間。具體地說，初始化晶體 管M2是N溝道M0SFET，其源極連接到接地端子P2，其漏極連接到輸入端子Pl?？刂齐娐?2在接通對于該輸入電路10的電源時，導(dǎo)通初始化晶體管M2，之后截止 初始化晶體管M2。具體地說，控制電路12在導(dǎo)通初始化晶體管M2之后，經(jīng)過規(guī)定的時間 τ 1之后，截止初始化晶體管M2。規(guī)定的時間τ 1，最好設(shè)定為對于輸入電路10(信號處理 電路100)的電源電壓Vdd穩(wěn)定所需的時間程度或者比該時間長。控制電路12包括電容器Cl、開關(guān)Μ3、以及放電電路14。電容器Cl設(shè)置在初始化 晶體管Μ2的控制端子(柵極)和接地端子Ρ2之間。在接通電源時，開關(guān)Μ3將電容器Cl 的電位Vc設(shè)定為初始化晶體管Μ2導(dǎo)通的電平。例如，開關(guān)Μ3是在源極施加電源電壓Vdd 且漏極連接到電容器Cl的P溝道M0SFET。在開關(guān)Μ3的控制端子(柵極)上施加了控制信 號PDB。在控制信號PDB為低電平時，開關(guān)Μ3接通，在高電平時，開關(guān)Μ3斷開。放電電路14向初始化晶體管Μ2截止的方向改變電容器Cl的電位Vc。圖2 (a) 的放電電路14是從電容器Cl抽出電流Ic的恒流電路。放電電路14包括生成基準(zhǔn)電流 Iref的恒流源16 ；以及形成電流鏡電路的晶體管Mll M14。通過電流鏡電路，基準(zhǔn)電流 Iref成為1/(MXN)倍，生成恒流Ic0以上是信號處理電路100的結(jié)構(gòu)。接著說明其動作。圖3 (a)、(b)是分別表示圖2 (a)的信號處理電路100和圖1的信號處理電路200 的動作的定時圖。首先，參照圖3(b)明確圖1的信號處理電路200的問題點(diǎn)。在時刻t0接通電源， 電源電壓Vdd上升至規(guī)定值。追隨于此，輸入晶體管Ml的源極電位Vs上升。由于輸入晶 體管Ml的柵極經(jīng)由柵極源極間電容Cgs與源極耦合，所以柵極電位Vg被牽引至源極電位 Vs。
在圖1中，存儲在連接到輸入端子Pl的電容(Cmic和Cgs)中的電荷的放電路徑 只是偏置電阻Rbias。如上所述那樣，由于偏置電阻Rbias的電阻值為數(shù)GQ，非常大，所以 輸入端子Pl的電荷非常緩慢地放電。其結(jié)果，輸入端子Pl的電位Vg降低至輸入電路210 可接收輸入信號Sl的接地電位附近，需要非常長的時間，例如數(shù)秒。以上是本申請人所認(rèn)識到的課題。接著，參照圖3(a)說明為了解決該課題的圖 2(a)的信號處理電路100的動作。在時刻t0接通電源，電源電壓Vdd上升。就在啟動之后，控制信號PDB是低電平， 開關(guān)M3接通。其結(jié)果，電容器Cl的電位Vc大致成為電源電壓Vdd，初始化晶體管M2導(dǎo)通。 通過初始化晶體管M2導(dǎo)通，輸入端子Pl的電位Vg固定在接地電壓(OV)附近。S卩，不會如 圖3(b)那樣上升。從啟動經(jīng)過規(guī)定時間τ 2之后(tl)，控制信號PDB成為高電平。從而，開關(guān)M3斷 開，電容器Cl通過恒流Ic放電。隨著電容器Cl的放電，電容器Cl的電位Vc隨著時間而 降低。于是在時刻t2，電位Vc比初始化晶體管M2的柵極閾值電壓Vthn低，則初始化晶體 管M2截止。若初始化晶體管M2截止，則輸入端子Pl的電位固定被解除，成為可接收輸入 信號Sl的狀態(tài)。從電容器Cl放電開始到初始化晶體管M2截止為止的期間τ3由電容器 Cl的電容值和恒流Ic決定。根據(jù)圖2(a)的信號處理電路100，能夠在接通電源之后，短時間內(nèi)實(shí)現(xiàn)接收輸入 信號Si的狀態(tài)。實(shí)施方式只是例示，本領(lǐng)域的技術(shù)人員應(yīng)該理解實(shí)施方式的各個結(jié)構(gòu)要素和各個 處理程序的組合可以有各種變形例，且這樣的變形例也包含在本發(fā)明的范圍中。以下，說明 變形例。圖2(b)是表示變形例的輸入電路IOa的結(jié)構(gòu)的電路圖。輸入電路IOa作為將電 容器Cl放電的放電電路而包括電阻14a。在這個結(jié)構(gòu)中，從電容器Cl放電開始到初始化 晶體管M2截止為止的期間τ 2由電容器Cl的電容值和電阻14a的電阻值的時間常數(shù)來提{共。通過該變形例，也能夠在短時間內(nèi)穩(wěn)定為可接收輸入信號Sl的狀態(tài)。在本發(fā)明中，在輸入電路10的方式中存在各種變形例。例如，也可以將圖2(a)、 (b)的輸入晶體管Ml置換為N溝道M0SFET。此時，將圖2 (a)、(b)的輸入電路10上下翻轉(zhuǎn) 即可。此外，輸入電路10并不限定于源極跟隨電路，也可以是差動放大器(運(yùn)算放大器) 或反相器。在差動放大器或反相器的輸入級利用N溝道或P溝道的MOSFET的情況下，產(chǎn)生 與圖1的電路相同的問題。通過本發(fā)明，這個問題也能夠很好地解決。此外，對于信號輸入電路100的輸入信號Sl并不限定于來自電容式話筒2的音頻 帶的信號(音頻信號)。圖4是表示包括變形例的輸入電路IOb的信號處理電路IOOb的結(jié)構(gòu)的電路圖。 輸入電路IOb包括輸入晶體管Ml和與其成對的第2輸入晶體管ΜΓ。第2輸入晶體管ΜΓ 的柵極漏極之間連接。偏置電路18分別對輸入晶體管Ml和第2輸入晶體管ΜΓ提供偏置 電流Ibias。在第2輸入晶體管ΜΓ的源極，產(chǎn)生對應(yīng)于偏置電流Ibias的一定電平的電壓 Vs^。在輸入晶體管Ml的源極，產(chǎn)生以電壓ViT為中心且對應(yīng)于輸入信號Sl而變化的檢測電壓Vs。在信號處理部20的初級設(shè)置有差動放大器22。差動放大器22對來自輸入電路 IOb的電壓Vs和ViT進(jìn)行差動放大，并變換為以基準(zhǔn)電壓Vref為中心(公共電壓)變動的 差動檢測信號VsP、VsN。A/D轉(zhuǎn)換器24對來自差動放大器22的差動檢測信號VsP、VsN進(jìn)行A/D轉(zhuǎn)換。數(shù) 字信號處理電路26對來自A/D轉(zhuǎn)換器24的數(shù)字信號進(jìn)行規(guī)定的信號處理。圖5是表示包括變形例的輸入電路IOc的信號處理電路IOOc的結(jié)構(gòu)的電路圖。輸 入電路IOc包括差動放大器30。輸入晶體管Ml對應(yīng)于輸入差動對的一個晶體管。在輸入 晶體管Ml的漏極側(cè)，作為負(fù)載而連接了電阻R1。第2輸入晶體管M4對應(yīng)于輸入差動對的 另一個晶體管。在第2輸入晶體管M4的漏極側(cè)，作為負(fù)載而連接了電阻R2。第2輸入晶體 管M4的尺寸是晶體管Ml的尺寸的N倍(N是比1大的實(shí)數(shù))。也可以代替電阻Rl、R2，設(shè) 置有源負(fù)載(電流鏡電路)。尾部(tail)電流源32對差動對Ml、M4提供尾部電流II。偏置電流源34生成偏置電流12。輸出晶體管M5設(shè)置在偏置電流12的路徑上。 在輸出晶體管M5的柵極中輸入晶體管M4的漏極電壓，且在該柵極漏極之間設(shè)置了相位補(bǔ) 償用的電容器C2。輸出晶體管M5的漏極成為差動放大器30的輸出端子OUT。差動放大器 30的輸出端子和晶體管M4的柵極連接。根據(jù)輸入電路10c，能夠?qū)⒁設(shè)V為中心變動的輸入信號Sl變換為正的檢測電壓 Vd，并輸出到信號處理單元20。基于實(shí)施方式說明了本發(fā)明，但實(shí)施方式僅僅是示出本發(fā)明的原理、應(yīng)用，在不脫 離權(quán)利要求書中限定的本發(fā)明的思想的范圍內(nèi)，可對實(shí)施方式進(jìn)行較多變形例和配置的變更。
權(quán)利要求
1.一種輸入電路，其特征在于，包括 輸入端子，接收來自外部的信號；輸入晶體管，其控制端子連接到所述輸入端子，且狀態(tài)根據(jù)所述信號而變化； 初始化晶體管，設(shè)置在所述輸入端子和接地端子之間；以及控制電路，在接通對于該輸入電路的電源時，導(dǎo)通所述初始化晶體管，之后截止所述初 始化晶體管。
2.如權(quán)利要求1所述的輸入電路，其特征在于， 所述控制電路包括電容器，連接到所述初始化晶體管的控制端子；開關(guān)，在接通所述電源時，將所述電容器的電位設(shè)定為所述初始化晶體管導(dǎo)通的電平；以及放電電路，向所述初始化晶體管截止的方向改變所述電容器的電荷量。
3.如權(quán)利要求2所述的輸入電路，其特征在于， 所述放電電路是從所述電容器抽出電流的恒流電路。
4.如權(quán)利要求2所述的輸入電路，其特征在于， 所述放電電路是從所述電容器抽出電流的電阻元件。
5.如權(quán)利要求1至4的任一項(xiàng)所述的輸入電路，其特征在于，在所述輸入端子上連接了設(shè)備，該設(shè)備包括在該輸入端子和接地端子之間設(shè)置的電容
6.如權(quán)利要求1至4的任一項(xiàng)所述的輸入電路，其特征在于， 在所述輸入端子上連接了電容式話筒。
7.如權(quán)利要求5或6所述的輸入電路，其特征在于，還包括 偏置電阻，設(shè)置在所述輸入端子和接地端子之間。
8.如權(quán)利要求1至4的任一項(xiàng)所述的輸入電路，其特征在于， 在所述輸入端子中輸入音頻信號。
9.一種輸入電路，其特征在于，包括 輸入端子，接收來自外部的信號；輸入晶體管，其控制端子連接到所述輸入端子，且狀態(tài)根據(jù)所述信號而變化； 初始化晶體管，設(shè)置在所述輸入端子和接地端子之間；控制電路，在接通對于該輸入電路的電源時，導(dǎo)通所述初始化晶體管，之后截止所述初 始化晶體管；第2輸入晶體管，與所述輸入晶體管是同型，且其控制端子與一端連接； 偏置電路，對所述輸入晶體管和所述第2輸入晶體管分別提供偏置電流； 差動放大器，對在所述輸入晶體管與所述偏置電路的連接點(diǎn)上產(chǎn)生的電壓和在所述第 2輸入晶體管與所述偏置電路的連接點(diǎn)上產(chǎn)生的電壓進(jìn)行差動放大；以及 A/D轉(zhuǎn)換器，對所述差動放大器的輸出信號進(jìn)行模數(shù)轉(zhuǎn)換。
10.如權(quán)利要求9所述的輸入電路，其特征在于， 所述控制電路包括電容器，連接到所述初始化晶體管的控制端子；開關(guān)，在接通所述電源時，將所述電容器的電位設(shè)定為所述初始化晶體管導(dǎo)通的電平；以及放電電路，向所述初始化晶體管截止的方向改變所述電容器的電荷量。
11.一種輸入電路，其特征在于，包括 輸入端子，接收來自外部的信號；輸入晶體管，其控制端子連接到所述輸入端子，且狀態(tài)根據(jù)所述信號而變化； 第2輸入晶體管，其一端連接到所述輸入晶體管的一端；負(fù)載電路，分別設(shè)置在所述輸入晶體管的另一端側(cè)和所述第2輸入晶體管的另一端側(cè)；尾部電流源，對所述輸入晶體管和所述第2輸入晶體管提供尾部電流； 初始化晶體管，設(shè)置在所述輸入端子和接地端子之間；控制電路，在接通對于該輸入電路的電源時，導(dǎo)通所述初始化晶體管，之后截止所述初 始化晶體管；輸出晶體管，在其控制端子中輸入所述第2輸入晶體管的另一端的電位；以及 偏置電流源，對所述輸出晶體管提供偏置電流。
12.如權(quán)利要求11所述的輸入電路，其特征在于， 所述控制電路包括電容器，連接到所述初始化晶體管的控制端子；開關(guān)，在接通所述電源時，將所述電容器的電位設(shè)定為所述初始化晶體管導(dǎo)通的電平；以及放電電路，向所述初始化晶體管截止的方向改變所述電容器的電荷量。
全文摘要
提供一種輸入電路，可在短時間內(nèi)轉(zhuǎn)移到接收輸入信號的狀態(tài)。輸入端子(P1)接收來自外部的輸入信號(S1)。輸入晶體管(M1)的控制端子連接到輸入端子(P1)，且狀態(tài)根據(jù)輸入信號(S1)而變化。初始化晶體管(M2)設(shè)置在輸入端子(P1)和接地端子(P2)之間?？刂齐娐?12)在接通對于輸入電路(10)的電源時，導(dǎo)通初始化晶體管(M2)，之后截止初始化晶體管(M2)。
文檔編號H03K19/00GK101997518SQ201010251408
公開日2011年3月30日 申請日期2010年8月9日 優(yōu)先權(quán)日2009年8月7日
發(fā)明者小川徹彌 申請人:羅姆股份有限公司