專利名稱：折疊模數(shù)轉(zhuǎn)換器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明的實(shí)施例涉及在通信元件、數(shù)字信號(hào)處理領(lǐng)域以及電子電路領(lǐng)域中使用的 半導(dǎo)體器件，尤其涉及折疊模數(shù)轉(zhuǎn)換器。
背景技術(shù)：
將模擬信號(hào)轉(zhuǎn)換為數(shù)字信號(hào)是為了有效地存儲(chǔ)、處理和再生信號(hào)。隨著數(shù)字技術(shù) 的發(fā)展，近來(lái)幾乎所有的信息都已從模擬信號(hào)轉(zhuǎn)換成數(shù)字信號(hào)。為此，一直使用模數(shù)轉(zhuǎn)換器 (ADC)將模擬信號(hào)轉(zhuǎn)換成數(shù)字信號(hào)。具有高速和低功率特性的模數(shù)轉(zhuǎn)換器的示例包括閃速模數(shù)轉(zhuǎn)換器、子范圍 (Sub-Range)模數(shù)轉(zhuǎn)換器、流水線模數(shù)轉(zhuǎn)換器以及折疊內(nèi)插模數(shù)轉(zhuǎn)換器。在模數(shù)轉(zhuǎn)換器之中具有最快的轉(zhuǎn)換速度的閃速ADC因?yàn)榫哂写罅抗δ軌K和高輸 入電容的電容器而具有一些缺陷。為了克服閃速ADC的缺陷，提出了通過(guò)折疊內(nèi)插電路技 術(shù)實(shí)現(xiàn)閃速ADC。此外，已在研究將折疊內(nèi)插電路技術(shù)應(yīng)用到均具有少量功能塊的子范圍 ADC和流水線ADC的方法。在早期研究階段中，折疊內(nèi)插ADC是基于雙極結(jié)晶體管(BJT)來(lái) 研究的。而在最近的研究中，隨著互補(bǔ)金屬氧化物半導(dǎo)體(CMOS)電路技術(shù)的最近發(fā)展，也 已開發(fā)了 CMOS折疊內(nèi)插ADC。折疊內(nèi)插ADC的結(jié)構(gòu)同時(shí)具有實(shí)現(xiàn)高速時(shí)沒(méi)有延遲的閃速ADC的優(yōu)點(diǎn)、具有小電 路面積和低功耗的子范圍ADC的優(yōu)點(diǎn)，以及流水線ADC的優(yōu)點(diǎn)。然而，在折疊內(nèi)插ADC的折 疊電路中需要很多電流源，因此大大增加了折疊內(nèi)插ADC的功耗。因此，正在進(jìn)行降低折疊 內(nèi)插ADC的功耗的研究，但尚未得到滿意的結(jié)果。圖1是闡述折疊模數(shù)轉(zhuǎn)換器的基本結(jié)構(gòu)的方框圖。如圖1和圖2所示，折疊ADC 根據(jù)預(yù)定的折疊比來(lái)折疊輸入信號(hào)Vin。然后，折疊ADC利用粗轉(zhuǎn)換器根據(jù)折疊的輸入信號(hào) Vin的一部分來(lái)產(chǎn)生粗比特輸出，同時(shí)，利用精轉(zhuǎn)換器根據(jù)該折疊的輸入信號(hào)Vin的剩余部 分來(lái)產(chǎn)生精比特輸出。粗轉(zhuǎn)換器獲得用于顯示該折疊的輸入信號(hào)的電壓電平屬于任一電壓 范圍的近似信息，而精轉(zhuǎn)換器利用該折疊的輸入信號(hào)獲得精比特信息。通過(guò)對(duì)所述近似信 息和精比特信息求和，來(lái)得到整個(gè)數(shù)字輸出。如圖2中所示，折疊ADC的折疊輸入信號(hào)波形 重復(fù)地示出了增加波形和減少波形。隨著粗轉(zhuǎn)換器的輸入的增加，粗轉(zhuǎn)換器的數(shù)字輸出以 與閃存ADC同樣的方式單調(diào)增加。精轉(zhuǎn)換器的數(shù)字輸出增加一個(gè)粗比特的間隔，然后減少。 也就是說(shuō)，精轉(zhuǎn)換器的數(shù)字輸出波形重復(fù)地示出了在整個(gè)輸入范圍內(nèi)的增加波形和減少波 形。圖3是示出折疊模數(shù)轉(zhuǎn)換器的精轉(zhuǎn)換器電路結(jié)構(gòu)的方框圖。如圖3所示，折疊ADC 10包括參考電壓產(chǎn)生單元20、模擬預(yù)處理單元30、比較單 元40和編碼單元50。
參考電壓產(chǎn)生單元20具有串聯(lián)連接在參考電壓源和地電平電壓源之間的多個(gè)電 阻。參考電壓產(chǎn)生單元20根據(jù)每個(gè)電阻比率對(duì)參考電壓進(jìn)行分壓，以產(chǎn)生分別具有不同值 的多個(gè)參考電壓。模擬預(yù)處理單元30包括多個(gè)折疊器(folder)電路，每個(gè)折疊器電路執(zhí)行對(duì)由參 考電壓產(chǎn)生單元20產(chǎn)生的多個(gè)參考電壓以及模擬輸入信號(hào)Vin的處理操作。 比較單元40包括多個(gè)比較放大器，每個(gè)比較放大器對(duì)從模擬預(yù)處理單元30接收 的一對(duì)差分輸出進(jìn)行比較。編碼單元50將從比較單元40接收到的數(shù)字輸出信號(hào)轉(zhuǎn)換成二 進(jìn)制碼以產(chǎn)生η位二進(jìn)制碼。如上所述，折疊ADClO通常需要具有2η個(gè)電阻的參考電壓產(chǎn)生單元20、具有2n/s 個(gè)折疊器電路的模擬預(yù)處理單元30、以及具有2n/s個(gè)比較放大器的比較單元40等，以獲得 η位輸出信號(hào)，其中“S”為折疊比。折疊比表示模擬預(yù)處理單元30的一個(gè)折疊器電路中的 所述差分信號(hào)對(duì)的數(shù)量或折疊信號(hào)的過(guò)零數(shù)量。在折疊ADClO中，模擬預(yù)處理單元30的27 s個(gè)折疊器電路已知為模擬電路，因此大大提高了折疊ADClO的功耗。此外，很難實(shí)現(xiàn)折疊 ADClO的高集成度。

發(fā)明內(nèi)容
本發(fā)明的實(shí)施例提供了一種可增加轉(zhuǎn)換操作精度和實(shí)現(xiàn)低功耗的折疊模數(shù)轉(zhuǎn)換
ο一方面，提供了一種折疊模數(shù)轉(zhuǎn)換器，包括產(chǎn)生多個(gè)參考電壓的參考電壓產(chǎn)生單 元；包括多個(gè)折疊器的低功率模擬預(yù)處理單元，每個(gè)折疊器將模擬輸入信號(hào)的電壓電平與 多個(gè)參考電壓中的對(duì)應(yīng)參考電壓進(jìn)行比較以產(chǎn)生折疊輸出差分對(duì)；對(duì)低功率模擬預(yù)處理單 元的輸出進(jìn)行比較以輸出數(shù)字信號(hào)的比較單元；以及將比較單元的輸出轉(zhuǎn)換成二進(jìn)制碼信 號(hào)的編碼單元，其中所述低功率模擬預(yù)處理單元的多個(gè)折疊器中的每一個(gè)包括多個(gè)折疊單 元，每個(gè)折疊單元將所述模擬輸入信號(hào)的電壓電平與多個(gè)參考電壓中的對(duì)應(yīng)參考電壓進(jìn)行 比較，其中該多個(gè)折疊單元彼此級(jí)聯(lián)連接，其中當(dāng)多個(gè)折疊單元中的一個(gè)折疊單元接收該 一個(gè)折疊單元的前一個(gè)折疊單元的輸出時(shí)，驅(qū)動(dòng)該一個(gè)折疊單元的電流源以使得以工作模 式來(lái)驅(qū)動(dòng)該一個(gè)折疊單元的下一個(gè)折疊單元的電流源，其中當(dāng)模擬輸入信號(hào)的電壓電平低 于參考電壓時(shí)，驅(qū)動(dòng)該一個(gè)折疊單元的電流源以使該下一個(gè)折疊單元的電流源被轉(zhuǎn)換為睡 眠模式。所述多個(gè)折疊器中的每一個(gè)包括參考電流源和參考晶體管差分對(duì)，該參考晶體管 差分對(duì)連接到參考電流源并輸出信號(hào)差分對(duì)。所述多個(gè)折疊單元級(jí)聯(lián)連接到所述參考晶體 管差分對(duì)并產(chǎn)生折疊輸出差分對(duì)。當(dāng)模擬輸入信號(hào)的電壓電平低于參考電壓時(shí)，第i個(gè)折疊單元的電流源降低第i 個(gè)折疊單元的輸出電流，使得級(jí)數(shù)等于或大于第(i+ι)個(gè)折疊單元的折疊單元的電流源能 夠被轉(zhuǎn)換為睡眠模式，其中i為正整數(shù)。處于睡眠模式的每個(gè)折疊單元不產(chǎn)生輸出。當(dāng)模擬輸入信號(hào)的電壓電平等于或大于參考電壓時(shí)，第i個(gè)折疊單元的電流源增 加第i個(gè)折疊單元的輸出電流，并使得能夠以工作模式驅(qū)動(dòng)第(i+ι)個(gè)折疊單元的電流源。 處于工作模式的折疊單元中的每一個(gè)折疊單元產(chǎn)生用于驅(qū)動(dòng)下一個(gè)折疊單元的電流源的 輸出。
第i個(gè)折疊單元包括與第(i_l)個(gè)折疊單元的Y(i-l)輸出端、以及參考晶體管差 分對(duì)之一相連接的Zi輸入端，與第i個(gè)折疊單元的輸出端的負(fù)載相連接的Xi輸出端，與第 (i+1)個(gè)折疊單元的z(i+l)輸入端相連接的Yi輸出端，接收參考電壓的參考電壓輸入端， 以及接收模擬輸入信號(hào)的模擬電壓輸入端。第i個(gè)折疊單元還包括根據(jù)提供給Zi輸入端的電流來(lái)進(jìn)行驅(qū)動(dòng)的電流源和連接 到電流源的晶體管差分對(duì)。第i個(gè)折疊單元的電流源包括在Zi輸入端和晶體管差分對(duì)之間連接的兩個(gè)電流 鏡像電路。另一方面，本發(fā)明提供了一種折疊模數(shù)轉(zhuǎn)換器，其包括將模擬輸入信號(hào)轉(zhuǎn)換為最 高有效位的粗轉(zhuǎn)換器和將模擬輸入信號(hào)轉(zhuǎn)換為最低有效位的精轉(zhuǎn)換器。


提供對(duì)本發(fā)明的進(jìn)一步理解并引入和構(gòu)成本說(shuō)明書的一部分的附圖闡述了本發(fā) 明的實(shí)施例，并和說(shuō)明書的描述一起解釋本發(fā)明的原理。其中圖1是示出折疊模數(shù)轉(zhuǎn)換器的基本結(jié)構(gòu)的方框圖；圖2是示出在折疊模數(shù)轉(zhuǎn)換器中折疊結(jié)構(gòu)的傳輸特性的曲線圖；圖3是示出折疊模數(shù)轉(zhuǎn)換器中精轉(zhuǎn)換器電路結(jié)構(gòu)的方框圖；圖4是示出根據(jù)本發(fā)明的實(shí)施例的折疊模數(shù)轉(zhuǎn)換器的方框圖；圖5是示出參考電壓產(chǎn)生單元的電阻串的電路圖；圖6和圖7是詳細(xì)示出根據(jù)本發(fā)明的實(shí)施例的低功率模擬預(yù)處理單元的第一折疊 器的一個(gè)示例的電路圖；圖8和圖9是詳細(xì)示出根據(jù)本發(fā)明的實(shí)施例的低功率模擬預(yù)處理單元的第一折疊 器的另一示例的電路圖；圖10示出第i個(gè)折疊單元的輸入和輸出波形的一個(gè)示例的時(shí)序圖；圖11是示出當(dāng)折疊比為8時(shí)，從折疊器中輸出的輸出差分對(duì)的波形圖；圖12是示出比較單元的第一比較放大器的電路結(jié)構(gòu)的電路圖；圖13是示出第一比較放大器的輸入和輸出波形的波形圖；圖14是詳細(xì)示出編碼單元的一部分的電路圖；圖15示出編碼單元的輸入和輸出波形的波形圖；圖16是示出根據(jù)本發(fā)明的實(shí)施例的折疊內(nèi)插模數(shù)轉(zhuǎn)換器的方框圖；圖17示出了內(nèi)插器電路和輸入、輸出波形；以及圖18示出了同步單元的電路結(jié)構(gòu)和輸入、輸出波形。
具體實(shí)施例方式下面將參考示出了本發(fā)明的示例實(shí)施例的附圖更充分地描述本發(fā)明。然而，本發(fā) 明可以許多不同的形式實(shí)施，而不應(yīng)理解為僅限于這里列舉的實(shí)施例。在整個(gè)說(shuō)明書中，相 同的附圖標(biāo)記指示相同的元件。在下面的描述中，如果與本發(fā)明相關(guān)的已知功能或結(jié)構(gòu)的 詳細(xì)描述使得本發(fā)明的主題不清楚，則略掉該詳細(xì)描述。在下面的描述中使用的元件名字是出于說(shuō)明書準(zhǔn)備的便利考慮而選擇的。因此，所述元件名字可能不同于實(shí)際產(chǎn)品中使用的元件名字。
圖4是闡述根據(jù)本發(fā)明的實(shí)施例的折疊模數(shù)轉(zhuǎn)換器的方框圖。圖5是闡述參考電 壓產(chǎn)生單元的電阻串的電路圖。
如圖4和5所示，根據(jù)本發(fā)明的實(shí)施例的折疊模數(shù)轉(zhuǎn)換器(ADC) 100包括參考電壓 產(chǎn)生單元120、低功率模擬預(yù)處理單元130、比較單元140和編碼單元150。如圖5所示，參考電壓產(chǎn)生單元120利用電阻串對(duì)參考電壓進(jìn)行分壓，以產(chǎn)生輸入 到低功率模擬預(yù)處理單元130的折疊器中的多個(gè)參考電壓Vrl到Vr (2n/s-l) S。參考電壓產(chǎn) 生單元120的電阻串包括串聯(lián)連接在參考電壓源VREF和低電位電壓源VSS之間的多個(gè)等 價(jià)電阻Rl到R(27s-l)s。更具體來(lái)講，參考電壓產(chǎn)生單元120根據(jù)每個(gè)等價(jià)電阻Rl-R(27 s-l)s的分壓比來(lái)對(duì)參考電壓進(jìn)行分壓，以產(chǎn)生所述多個(gè)參考電壓Vrl到Vr(2n/s-l)s。低功率模擬預(yù)處理單元130包括多個(gè)折疊器31到3 (2n/s)，每個(gè)折疊器將模擬輸 入信號(hào)Vin與相應(yīng)的參考電壓進(jìn)行比較，以產(chǎn)生折疊的輸出信號(hào)FOutl到F0ut2n/S，其中 “S”表示折疊比，并表示從低功率模擬預(yù)處理單元130輸出的折疊信號(hào)的過(guò)零點(diǎn)的數(shù)量或 者在低功率模擬預(yù)處理單元130的一個(gè)折疊器中的信號(hào)差分對(duì)的數(shù)量。每個(gè)折疊器31到 3(2n/s)包括多個(gè)級(jí)聯(lián)連接的電流觸發(fā)型折疊單元(下面稱為“折疊單元”)，每個(gè)折疊單元 具有多個(gè)電流源。響應(yīng)于模擬輸入信號(hào)Vin和參考電壓，選擇性地驅(qū)動(dòng)每個(gè)折疊單元的電 流源，從而大大降低電流消耗。例如，當(dāng)模擬輸入信號(hào)Vin的電壓電平高于第二參考電壓 Vr2并低于第三參考電壓Vr3時(shí)，僅以工作模式驅(qū)動(dòng)三個(gè)折疊單元，而其它的折疊單元保持 在睡眠模式。在保持在睡眠模式的其它折疊單元中，電流不流動(dòng)。因此，當(dāng)模擬輸入信號(hào) Vin的電壓電平等于或高于參考電壓時(shí)，以工作模式驅(qū)動(dòng)每個(gè)折疊單元的電流源，而當(dāng)模擬 輸入信號(hào)Vin的電壓電平低于參考電壓時(shí)，以睡眠模式驅(qū)動(dòng)每個(gè)折疊單元的電流源。比較單元140包括對(duì)從低功率模擬預(yù)處理單元130接收的輸出信號(hào)進(jìn)行比較以輸 出數(shù)字信號(hào)的多個(gè)放大器41到4(2n/s)。編碼單元150將比較單元140的數(shù)字輸出信號(hào) Coutl到Cout2n/s轉(zhuǎn)換成二進(jìn)制碼，以產(chǎn)生η位二進(jìn)制碼Yout (0 :η_1)。比較單元140和 編碼單元150可通過(guò)圖12到15中示出的電路結(jié)構(gòu)來(lái)執(zhí)行。圖6和圖7是詳細(xì)闡述根據(jù)本發(fā)明的實(shí)施例的低功率模擬預(yù)處理單元130的第一 折疊器31的示例的電路圖。除了參考電壓外，低功率模擬預(yù)處理單元130的其它的折疊器 32到3(2n/s)的電路結(jié)構(gòu)和操作與第一折疊器31基本相同。如圖6和7所示，第一折疊器31包括電流源60、參考晶體管差分對(duì)Tl和T2、s個(gè) 折疊單元61到6s等。電流源60連接在高電位功率電壓源VDD和參考晶體管差分對(duì)Tl、 T2之間，并接收高電位功率電壓VDD以產(chǎn)生恒定電流。參考晶體管差分對(duì)Tl和T2包括根據(jù)模擬輸入信號(hào)Vin調(diào)節(jié)電流量的第一晶體管 Tl、和根據(jù)參考電壓Vr調(diào)節(jié)電流量的第二晶體管T2。在第一晶體管Tl中，模擬輸入信號(hào)
Vin施加到柵極，源極連接到恒定電流源60，且漏極連接到第偶數(shù)個(gè)折疊單元62、64.....
和6s的Xi輸出端和下拉電阻。在第二晶體管T2中，參考電壓Vr施加到柵極，源極連接到 恒定電流源60，且漏極連接到第一折疊單元61的Z輸出端。施加到第二晶體管T2的柵極 的參考電壓Vr低于施加到第一折疊單元61的第一參考電壓Vrl，并由單獨(dú)的電壓源產(chǎn)生。 第一和第二晶體管Tl和T2可實(shí)現(xiàn)為ρ型金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管(MOSFET)。第i個(gè)折疊單元6i包括Z輸入端、Xi輸出端、Yi輸出端、地電平電壓輸入端、參考電壓輸入端以及模擬電壓輸入端，其中“i”為正整數(shù)。第一折疊單元61的Z輸入端連接 到第二晶體管T2的漏極。級(jí)數(shù)等于或大于第二折疊單元62的第i個(gè)折疊單元6i的Z輸
入端連接 到第(i_l)個(gè)折疊單元6(i-l)的Yi輸出端。第奇數(shù)個(gè)折疊單元61、63.....和
6s-l的Xi輸入端XI、X3.....和Xs-I彼此連接。第偶數(shù)個(gè)折疊單元62,64.....和6s的
Xi輸入端X2、X4.....和Xs彼此連接并連接到第一晶體管Tl的漏極。 第i個(gè)折疊單元6i通過(guò)電流源和電流觸發(fā)型折疊電路等等實(shí)現(xiàn)，所述電流源是依 據(jù)施加到第i個(gè)折疊單元6i的Z輸入端的電流來(lái)驅(qū)動(dòng)的，所述電流觸發(fā)型折疊電路包括晶 體管差分對(duì)。第i個(gè)折疊單元6i的電流源是通過(guò)其中第一和第二電流鏡像電路彼此連接 的電流源電路實(shí)現(xiàn)。第一電流鏡像電路包括第一和第二晶體管Tll和T12。在第一晶體管Tll中，源極 和柵極連接到第i個(gè)折疊單元6i的Z輸入端，漏極連接到地電平電壓源GND。在第二晶體 管T12中，柵極連接到第一晶體管Tll的柵極，源極連接到第二電流鏡像電路，漏極連接到 地電平電壓源GND。當(dāng)電流通過(guò)第i個(gè)折疊單元6i的Z輸入端施加到第一晶體管Tll時(shí)， 電流流入第二晶體管T12。確定第一和第二晶體管Tll和T12的通道比，以使得當(dāng)對(duì)應(yīng)于 “I”的電流流入第一晶體管Tll時(shí)，對(duì)應(yīng)于約“1/10”的電流能流入第二晶體管T12。因此， 降低了電流消耗。第一和第二晶體管Tll和T12可作為η型MOSFET來(lái)實(shí)現(xiàn)。當(dāng)電流流入第一電流鏡像中時(shí)驅(qū)動(dòng)第二電流鏡像電路，從而將電流施加到晶體管 差分對(duì)Τ15和Τ16。第二電流鏡像電路包括第三和第四晶體管Τ13和Τ14。第三晶體管Τ13 的漏極和柵極通過(guò)第一節(jié)點(diǎn)W連接到第二晶體管Τ12的源極，且高電位功率電壓VDD施加 到第三晶體管T13的源極。在第四晶體管T14中，柵極連接到第三晶體管T13的柵極，漏極 通過(guò)第二節(jié)點(diǎn)N2連接到晶體管差分對(duì)T15和T16，且高電位功率電壓VDD施加到源極。當(dāng) 電流通過(guò)第一電流鏡像電路的驅(qū)動(dòng)而流入第一節(jié)點(diǎn)m時(shí)，電路流入第三和第四晶體管T13 和T14。確定第三和第四晶體管T13和T14的通道比，以使得當(dāng)對(duì)應(yīng)于“1/10”的電流流入 第三晶體管T13時(shí)，對(duì)應(yīng)于約“I”的電流能流入第四晶體管T14。第三和第四晶體管T13和 T14可作為ρ型MOSFET來(lái)實(shí)現(xiàn)。晶體管差分對(duì)T15和T16將從第二電流鏡像電路接收的電流的電壓與模擬輸入信 號(hào)Vin以及參考電壓Vri進(jìn)行比較，以產(chǎn)生輸出差分對(duì)Xi和Yi。晶體管差分對(duì)T15和T16 包括第五和第六晶體管T15和T16。第五晶體管T15根據(jù)模擬輸入信號(hào)Vin調(diào)節(jié)第二節(jié)點(diǎn) N2和第i個(gè)折疊單元6i的Xi輸出端之間的電流量。模擬輸入信號(hào)Vin被施加到第五晶體 管T15的柵極上，第五晶體管T15的源極通過(guò)第二節(jié)點(diǎn)N2連接到第四晶體管T14的漏極， 且第五晶體管T15的漏極連接到第i個(gè)折疊單元6i的Xi輸出端。第六晶體管T16根據(jù)參 考電壓Vri調(diào)節(jié)第二節(jié)點(diǎn)N2和第i個(gè)折疊單元6i的Yi輸出端之間的電流量。參考電壓 Vri施加到第六晶體管T16的柵極，第六晶體管T16的源極通過(guò)第二節(jié)點(diǎn)N2連接到第四晶 體管T14的漏極，且第六晶體管T16的漏極連接到第i個(gè)折疊單元6i的Yi輸出端。第五 和第六晶體管T15和T16可作為ρ型MOSFET來(lái)實(shí)現(xiàn)。當(dāng)電流施加到第i個(gè)折疊單元6i的Z輸入端時(shí)，與約“1/10”對(duì)應(yīng)的電流通過(guò)第 一電流鏡像電路的驅(qū)動(dòng)而流入第一節(jié)點(diǎn)，同時(shí)，與約“ I ”對(duì)應(yīng)的電流流入第二節(jié)點(diǎn)N2。當(dāng)模 擬輸入信號(hào)Vin的電壓電平低于參考電壓Vri時(shí)，第五晶體管T15的源極和漏極之間的電 流量增加，但是第六晶體管T16的源極和漏極之間的電流量減少。另一方面，當(dāng)模擬輸入信號(hào)Vin的電壓電平高于參考電壓Vri時(shí)，第六晶體管T16的源極和漏極之間的電流量增加， 但是第五晶體管T15的源極和漏極之間的電流量減少。第i個(gè)折疊單元6i根據(jù)從第(i-Ι)個(gè)折疊單元6 (i-1)接收的模擬輸入信號(hào)Vin 的電壓電平，來(lái)驅(qū)動(dòng)第i個(gè)折疊單元6i的第一和第二電流鏡像電路，以在工作模式中操作。 然后，第i個(gè)折疊單元6i通過(guò)Yi輸出端將電流傳送到第(i+Ι)個(gè)折疊單元6(i+l)。如果 第i個(gè)折疊單元6i沒(méi)有從第(i-Ι)個(gè)折疊單元6 (i-Ι)接收模擬輸入信號(hào)Vin，第i個(gè)折疊 單元6i被轉(zhuǎn)換成睡眠模式，因此不產(chǎn)生電流。當(dāng)模擬輸入信號(hào)Vin的電壓電平低于第一參考電壓Vrl時(shí)，電流通過(guò)第一折疊單 元61的Xl輸出端傳送到第一折疊單元61的輸出端的下拉電阻(或負(fù)載)，且電流不流入 第一折疊單元61的Yl輸出端。這種情況下，級(jí)數(shù)等于或高于第二折疊單元62中的每個(gè)折 疊單元62到6s的第一和第二電流鏡像電路被轉(zhuǎn)換成睡眠模式并不產(chǎn)生電流。當(dāng)隨著模擬輸入信號(hào)Vin的電壓電平連續(xù)增加，模擬輸入信號(hào)Vin的電壓電平等 于或高于第一參考電壓Vrl時(shí)，第一折疊單元61的Yl輸出端的電流量增加。因此，第二折 疊單元62的第一和第二電流鏡像電路被轉(zhuǎn)換成工作模式，且電流流入第二折疊單元62的 Y2輸出端中。當(dāng)模擬輸入信號(hào)Vin的電壓電平增加到滿刻度時(shí)，每個(gè)折疊單元61到6s重 復(fù)地執(zhí)行工作模式中的上述操作，并順序地將電流傳送到下一級(jí)的折疊單元。因此，每個(gè)折 疊單元61到6s根據(jù)如圖11中示出的模擬輸入信號(hào)Vin的電壓電平，輸出形成參考電壓的 過(guò)零點(diǎn)的折疊信號(hào)。本發(fā)明的實(shí)施例根據(jù)工作模式或睡眠模式中的模擬輸入信號(hào)Vin的電壓電平來(lái) 驅(qū)動(dòng)折疊單元61到6s，從而降低折疊ADC100的功耗。低功率模擬預(yù)處理單元130的折疊器31到3 (2n/s)不限于圖6和圖7中闡述的電 路結(jié)構(gòu)和操作。例如，折疊器31到3(2n/s)可具有如圖8和9中示出的電路結(jié)構(gòu)和操作。圖8和圖9是詳細(xì)闡述根據(jù)本發(fā)明的實(shí)施例的低功率模擬預(yù)處理單元130的第一 折疊器31的另一示例的電路圖。如圖8和9所示，第一折疊器31包括電流源60、參考晶體管差分對(duì)Tl和T2、s個(gè) 折疊單元61到6s等。電流源60連接到地電平電壓源GND和參考晶體管差分對(duì)Tl和T2 之間。參考晶體管差分對(duì)Tl和T2包括根據(jù)模擬輸入信號(hào)Vin調(diào)節(jié)電流量的第一晶體管 Tl和根據(jù)參考電壓Vr調(diào)節(jié)電流量的第二晶體管T2。在圖8和9中，第一和第二晶體管Tl 和T2是作為η型MOSFET實(shí)現(xiàn)的。在第一晶體管Tl中，模擬輸入信號(hào)Vin被施加到柵極，
源極連接到電流源60，且漏極連接到第偶數(shù)個(gè)折疊單元62、64.....和6s的下拉電阻和Xi
輸出端。在第二晶體管T2中，參考電壓Vr施加到柵極，源極連接到電流源60，且漏極連接 到第一折疊單元61的Z輸出端。施加到第二晶體管T2的柵極的參考電壓Vr低于施加到 第一折疊單元61的第一參考電壓Vrl，并由單獨(dú)的電壓源產(chǎn)生。第i個(gè)折疊單元包括Z輸入端、Xi輸出端、Yi輸出端、地電平電壓輸入端、參考電 壓輸入端以及模擬電壓輸入端，其中“i”為正整數(shù)。第一折疊單元61的Z輸入端連接到第 二晶體管T2的漏極。級(jí)數(shù)等于或大于第二折疊單元62的第i個(gè)折疊單元6i的Z輸入端
連接到第(i-Ι)個(gè)折疊單元6 (i-1)的Yi輸出端。第奇數(shù)個(gè)折疊單元61、63.....和6s_l
的Xi輸入端X1、X3.....和Xs-I彼此連接。第偶數(shù)個(gè)折疊單元62、64.....和6s的Xi輸入端X2、X4.....和Xs彼此連接，并連接到第一晶體管Tl的漏極。第i個(gè)折疊單元6i通過(guò)由施加到第i個(gè)折疊單元6i的Z輸入端的電流驅(qū)動(dòng)的電 流源、和包括晶體管差分對(duì)的電流觸發(fā)型折疊電路等等來(lái)實(shí)現(xiàn)。第i個(gè)折疊單元6i的電流 源通過(guò)其中第一和第二電流鏡像電路彼此連接的電流源電路來(lái)實(shí)現(xiàn)。第一電流鏡像電路包括第一和第二晶體管T21和T22。在第一電流鏡像電路中，第 一和第二晶體管T21和T22是作為ρ型MOSFET實(shí)現(xiàn)的。在第一晶體管T21中，源極連接到 第i個(gè)折疊單元6i的Z輸入端，漏極連接到高電位功率電壓源VDD，且柵極連接到第二晶體 管T22的柵極。在第二晶體管T22中，柵極和源極連接到第一晶體管T21的柵極和第一節(jié) 點(diǎn)Ni，漏極連接到高電位功率電壓源VDD。當(dāng)電流通過(guò)第i個(gè)折疊單元6i的Z輸入端施加 到第一晶體管T21時(shí)，電流流入第二晶體管T22。確定第一和第二晶體管T21和T22的通道 比(channel ratio)，以使得當(dāng)對(duì)應(yīng)于“I”的電流流入第一晶體管T21時(shí)，對(duì)應(yīng)于約“1/10” 的電流能流入第二晶體管T22。因此，降低了電流消耗。當(dāng)電流流入第一電流鏡像中時(shí)驅(qū)動(dòng)第二電流鏡像電路，從而將電流施加到晶體管 差分對(duì)T25和T26。第二電流鏡像電路包括第三和第四晶體管T23和T24。在第二電流鏡 像電路中，第三和第四晶體管T23和T24是作為η型MOSFET實(shí)現(xiàn)的。第三晶體管Τ23的漏 極通過(guò)第一節(jié)點(diǎn)m連接到第二晶體管T22的源極和柵極，且第三晶體管T23的源極連接到 地電平電壓源GND。第四晶體管T24的柵極和漏極連接到第三晶體管T23的柵極，并通過(guò)第 二節(jié)點(diǎn)N2連接到晶體管差分對(duì)T25和T26，且第四晶體管T24的源極連接到地電平電壓源 GND。當(dāng)電流通過(guò)第一電流鏡像電路的驅(qū)動(dòng)而流入第一節(jié)點(diǎn)附時(shí)，電路流入第三和第四晶 體管T23和T24。確定第三和第四晶體管T23和T24的通道比，以使得當(dāng)對(duì)應(yīng)于“ 1/10”的 電流流入第三晶體管T23時(shí)，對(duì)應(yīng)于約“I”的電流能流入第四晶體管T24。晶體管差分對(duì)T25和T26將從第二電流鏡像電路接收的電流的電壓與模擬輸入信 號(hào)Vin以及參考電壓Vri進(jìn)行比較，以產(chǎn)生輸出差分對(duì)Xi和Yi。晶體管差分對(duì)T25和T26 包括第五和第六晶體管T25和T26。第五和第六晶體管T25和T26是作為η型MOSFET實(shí) 現(xiàn)的。第五晶體管Τ25根據(jù)模擬輸入信號(hào)Vin來(lái)調(diào)節(jié)第二節(jié)點(diǎn)Ne和第i個(gè)折疊單元6i的 Xi輸出端之間的電流量。模擬輸入信號(hào)Vin被施加到第五晶體管T25的柵極上，第五晶體 管T25的源極通過(guò)第二節(jié)點(diǎn)N2連接到第四晶體管T24的柵極和漏極，且第五晶體管T25的 漏極連接到第i個(gè)折疊單元6i的Xi輸出端。第六晶體管T26根據(jù)參考電壓Vri調(diào)節(jié)第二 節(jié)點(diǎn)N2和第i個(gè)折疊單元6i的Yi輸出端之間的電流量。參考電壓Vri被施加到第六晶 體管T26的柵極，第六晶體管T26的源極通過(guò)第二節(jié)點(diǎn)連接到第四晶體管T24的漏極，且第 六晶體管T26的漏極連接到第i個(gè)折疊單元6i的Yi輸出端。圖8和9中所示的第一折疊器31的操作與圖6和7中所示的第一折疊器31的操 作基本相同。例如，當(dāng)模擬輸入信號(hào)Vin的電壓電平低于第一參考電壓Vrl時(shí)，電流通過(guò)第 一折疊單元61的Xl輸出端，被傳送到第一折疊單元61的輸出端的下拉電阻(或負(fù)載)，且 電流不流入第一折疊單元61的Yl輸出端。這種情況下，級(jí)數(shù)等于或高于第二折疊單元62 的每個(gè)折疊單元62到6s的第一和第二電流鏡像電路都被轉(zhuǎn)換成睡眠模式，而不產(chǎn)生電流。當(dāng)隨著模擬輸入信號(hào)Vin的電壓電平連續(xù)增加，模擬輸入信號(hào)Vin的電壓電平等 于或高于第一參考電壓Vrl時(shí)，第一折疊單元61的Yl輸出端的電流量增加。因此，第二折 疊單元62的第一和第二電流鏡像電路被轉(zhuǎn)換成工作模式，且電流流入第二折疊單元62的Y2輸出端。當(dāng)模擬輸入信號(hào)Vin的電壓電平增加到滿刻度時(shí)，每個(gè)折疊單元61到6s重復(fù) 地執(zhí)行工作模式中的上述操作，并順序地將電流傳送到下一級(jí)的折疊單元。因此，每個(gè)折疊 單元61到6s輸出了根據(jù)圖11中示出的模擬輸入信號(hào)Vin的電壓電平而形成參考電壓的 過(guò)零點(diǎn)的折疊信號(hào)。圖10是闡述第i個(gè)折疊單元6i的輸入和輸出波形的示例的時(shí)序圖。如圖10所示，當(dāng)模擬輸入信號(hào)Vin的電壓電平等于或高于參考電壓Vri時(shí)，第i 個(gè)折疊單元6i通過(guò)第i個(gè)折疊單元6i的Yi輸出端將電流施加到第(i+Ι)個(gè)折疊單元 6(i+l)，且第(i+Ι)個(gè)折疊單元6(i+l)被轉(zhuǎn)換成工作模式。此外，當(dāng)模擬輸入信號(hào)Vin的 電壓電平低于參考電壓Vri時(shí)，第i個(gè)折疊單元6i降低第i個(gè)折疊單元6i的Yi輸出端的 電流量，且級(jí)數(shù)等于或高于第(i+Ι)個(gè)折疊單元6(i+l)的折疊單元被轉(zhuǎn)換成睡眠模式，而 不產(chǎn)生電流。圖12是闡述圖4中示出的比較單元140的第一比較放大器41的電路結(jié)構(gòu)的電路 圖。比較單元140的其它比較放大器42到4(2n/s)的電路結(jié)構(gòu)和操作與第一比較放大器 41基本相同。圖13是示出第一比較放大器41的輸入和輸出波形的波形圖。如圖12所示，第一比較放大器41接收來(lái)自第一折疊器31的輸出差分對(duì)Iout+和 lout-，以輸出數(shù)字信號(hào)。第一比較放大器41包括輸入晶體管差分對(duì)M8和M9，雙穩(wěn)態(tài)多諧振蕩器M3-M7和 M10-M14，以及S-R鎖存電路SR。在圖12中，第一和第二晶體管Ml和M2以二極管形式彼 此連接，并用作下拉電阻。第一、第二和第十到第十四晶體管M1、M2和M10-M14可作為η型 MOSFET來(lái)實(shí)現(xiàn)，第三到第九晶體管Μ3-Μ9可作為ρ型MOSFET來(lái)實(shí)現(xiàn)。第一時(shí)鐘Φ 1被施 加到第四、第十和第十一晶體管Μ4、MlO和Mll的柵極，第二時(shí)鐘Φ2被施加到第十二晶體 管Μ12的柵極。第一和第二時(shí)鐘Φ1和Φ2被生成為異相的時(shí)鐘。第一和第二時(shí)鐘Φ1和 Φ2將雙穩(wěn)態(tài)多諧振蕩器Μ3-Μ7和Μ10-Μ14控制為再生模式和復(fù)位模式。輸入晶體管差分對(duì)Μ8和Μ9放大輸入信號(hào)差分對(duì)1附和ΙΝ2，以將輸入信號(hào)差分對(duì) INl和ΙΝ2提供到第十三和第十四晶體管Μ13和Μ14的漏極。當(dāng)?shù)诙r(shí)鐘Φ2為高邏輯電 平時(shí)，第一比較放大器41以復(fù)位模式工作。在復(fù)位模式中，由于第二時(shí)鐘Φ2為高邏輯電 平，第十二晶體管Μ12導(dǎo)通，從而允許第十三和第十四晶體管Μ13和Μ14的漏極電壓彼此相 等。結(jié)果，S-R鎖存電路SR的第一和第二輸出Outl和0ut2維持在先前的輸出狀態(tài)。當(dāng)?shù)谝粫r(shí)鐘Φ 1為高邏輯電平時(shí)，第一比較放大器41以再生模式工作。在再生 模式中，由于第二時(shí)鐘Φ 1為高邏輯電平，第十和第十一晶體管MlO和Mll導(dǎo)通。因此，第 十和第i^一晶體管MlO和Mll感應(yīng)被輸入晶體管差分對(duì)M8和M9放大的電流，以產(chǎn)生S-R 鎖存電路SR的置位輸入信號(hào)“S”和復(fù)位輸入信號(hào)“R”。當(dāng)S-R鎖存電路SR的S和R輸入 信號(hào)都為低邏輯電平時(shí)，S-R鎖存電路SR維持在先前的輸出狀態(tài)。當(dāng)S-R鎖存電路SR中 S = 0且R = 1時(shí)，S-R鎖存電路SR輸出Q輸出(OUTl) = 0和Q杠輸出(0UT2) = 1。當(dāng) S-R鎖存電路SR中S = 1且R = 0時(shí)，S-R鎖存電路SR輸出Q輸出(OUTl) = 1和Q杠輸 出(0UT2) = 0。圖14是詳細(xì)闡述圖4中示出的編碼單元150的一部分的電路圖。圖15是闡述圖 14中示出的編碼單元150的輸入和輸出波形的波形圖。如圖14和15所示，編碼單元150可包括異或(XOR)門71到74和格雷編碼器Sl至Ij S8 禾口 INVl 至Ij INV3。每個(gè)XOR門71到74對(duì)比較放大器41到45的兩個(gè)相鄰的比較放大器的Q輸出信 號(hào)OUTl執(zhí)行XOR操作，以輸出運(yùn)算結(jié)果。格雷編碼器Sl到S8和INVl到INV3包括第一 到第八晶體管Sl到S8和逆變器INVl到INV3。第一到第三晶體管Sl到S3分別將高電位 功率電壓VDD提供到第一到第三節(jié)點(diǎn)Nll到附3。第一到第三晶體管Sl到S3是作為ρ型 MOSFET來(lái)實(shí)現(xiàn)的。第四晶體管S4響應(yīng)于第一 XOR門71的高邏輯輸出，對(duì)第三節(jié)點(diǎn)Ν13的 電壓進(jìn)行放電，以將通過(guò)第一逆變器INVl輸出的二進(jìn)制比特(Ν+1)轉(zhuǎn)換為高邏輯電平，其 中N為正整數(shù)。第六和第七晶體管S6、S7響應(yīng)于第二和第三XOR門72和73中的每一個(gè)的 高邏輯輸出，對(duì)第二節(jié)點(diǎn)N12的電壓進(jìn)行放電，以將通過(guò)第二逆變器INV2輸出的二進(jìn)制輸 出Bit N轉(zhuǎn)換為高邏輯電平。第五和第八晶體管S5、S8響應(yīng)于第二和第四XOR門72和74 中的每一個(gè)的高邏輯輸出，對(duì)第一節(jié)點(diǎn)mi的電壓進(jìn)行放電，以將通過(guò)第三逆變器INV3輸 出的二進(jìn)制輸出Bit(N-I)轉(zhuǎn)換為高邏輯電平。當(dāng)XOR門71到74的輸出為低邏輯電平時(shí)， 節(jié)點(diǎn)Nll到附3的電壓電平被轉(zhuǎn)換成高邏輯電平。因此，二進(jìn)制輸出Bit N+l、N和N-I被 轉(zhuǎn)換成低邏輯電平。綜上所述，根據(jù)本發(fā)明的實(shí)施例的折疊ADC 100將模擬輸入信號(hào)Vin輸入到低功 率模擬預(yù)處理單元130。低功率模擬預(yù)處理單元130將該模擬輸入信號(hào)Vin與參考電壓Vri 進(jìn)行比較。只有低功率模擬預(yù)處理單元130的其中模擬輸入信號(hào)Vin的電壓電平等于或大 于參考電壓Vri的折疊單元才工作在工作模式，以將形成過(guò)零點(diǎn)的折疊信號(hào)輸入到比較單 元140。比較單元140對(duì)從低功率模擬預(yù)處理單元130接收的輸出差分對(duì)進(jìn)行比較，以輸出 數(shù)字信號(hào)。編碼單元150將從比較單元140接收的數(shù)字信號(hào)轉(zhuǎn)換成二進(jìn)制碼。參考圖16描述使用上述電流觸發(fā)型折疊電路的根據(jù)本發(fā)明的另一實(shí)施例的折疊 內(nèi)插模數(shù)轉(zhuǎn)換器(ADC)。如圖16所示，根據(jù)本發(fā)明的實(shí)施例的折疊內(nèi)插ADC包括粗轉(zhuǎn)換器和精轉(zhuǎn)換器。粗轉(zhuǎn)換器包括低功率模擬預(yù)處理單元、比較單元和同步單元。粗轉(zhuǎn)換器的低功率 模擬預(yù)處理單元從精轉(zhuǎn)換器的參考電壓產(chǎn)生單元接收參考電壓，并接收模擬輸入信號(hào)Vin 的一部分，以輸出粗比特或最高有效位MSB。當(dāng)由粗轉(zhuǎn)換器的低功率模擬預(yù)處理單元輸出的 最高有效位MSB為m位時(shí)，在粗轉(zhuǎn)換器的低功率模擬預(yù)處理單元中需要有由精轉(zhuǎn)換器的參 考電壓產(chǎn)生單元產(chǎn)生的2"個(gè)參考電壓中的2m個(gè)參考電壓，其中m為小于η的正整數(shù)。粗轉(zhuǎn)換器的低功率模擬預(yù)處理單元具有與圖6-8所示的電路結(jié)構(gòu)基本相同的電 路結(jié)構(gòu)，并由此將模擬輸入信號(hào)Vin與參考電壓進(jìn)行比較，以產(chǎn)生輸出差分對(duì)。粗轉(zhuǎn)換器的 比較單元具有與精轉(zhuǎn)換器的比較單元基本相同的電路結(jié)構(gòu)，并由此從粗轉(zhuǎn)換器的低功率模 擬預(yù)處理單元接收輸出差分對(duì)，以產(chǎn)生數(shù)字輸出。粗轉(zhuǎn)換器的輸出不是直接被編碼為最高 有效位MSB，而是同時(shí)被粗轉(zhuǎn)換器的同步單元編碼為最高有效位MSB和從精轉(zhuǎn)換器輸出的 最低有效位LSB。粗轉(zhuǎn)換器的同步單元接收精轉(zhuǎn)換器的編碼單元的輸出信號(hào)，并選擇粗轉(zhuǎn)換 器的比較單元的輸出信號(hào)，以對(duì)最高有效位MSB編碼。粗轉(zhuǎn)換器的同步單元執(zhí)行用于對(duì)粗 轉(zhuǎn)換器和精轉(zhuǎn)換器的偏移電壓、以及粗轉(zhuǎn)換器和精轉(zhuǎn)換器的輸出之間的時(shí)間差進(jìn)行校正的 誤差連接。精轉(zhuǎn)換器包括參考電壓產(chǎn)生單元、低功率模擬預(yù)處理單元、內(nèi)插器、比較單元和編 碼單元。由于精轉(zhuǎn)換器的參考電壓產(chǎn)生單元、低功率模擬預(yù)處理單元、比較單元和編碼單元的電路結(jié)構(gòu)與圖4和15中所示基本相同，將只簡(jiǎn)要地作進(jìn)一步描述或完全省略。如圖17所示，精轉(zhuǎn)換器的內(nèi)插器可降低在精轉(zhuǎn)換器的低功率模擬預(yù)處理單元中 所需的折疊器的數(shù)量，從而可具有低輸入電容，以及可進(jìn)一步降低芯片尺寸和功耗。此外， 精轉(zhuǎn)換器的內(nèi)插器可降低輸入給精轉(zhuǎn)換器的低功率模擬預(yù)處理單元的參考電壓輸入的數(shù) 量。例如，內(nèi)插比為2的內(nèi)插器可將折疊器的數(shù)量降低1/2，并可將圖4和5中示出的參考 電壓產(chǎn)生單元的電阻的數(shù)量降低到Z^-1)。也可使用其它的內(nèi)插比。例如，可以使用等于或 大于2的整數(shù)來(lái)作為內(nèi)插比。內(nèi)插比大于2的內(nèi)插器可進(jìn)一步降低折疊器的數(shù)量和電阻的 數(shù)量。如圖17中所示，精轉(zhuǎn)換器的內(nèi)插器是通過(guò)分流器來(lái)實(shí)現(xiàn)的。在電流內(nèi)插中，模擬 輸入信號(hào)Vin與參考電壓之間的差是通過(guò)電流差來(lái)表示的，該電流差被輸出到分流器。內(nèi) 插器的輸出信號(hào)被施加到比較單元。在圖17中，圖(a)示出了通過(guò)分流器實(shí)現(xiàn)的內(nèi)插器。分流器將低功率模擬預(yù)處理 單元的輸出電流分割為四份，以便產(chǎn)生在圖17的(b)和(c)中示出的左右兩側(cè)“L”和“R” 的每一側(cè)中具有輸出電流的四分之一的分流。因此，每個(gè)都具有輸出電流的四分之一的兩 個(gè)相鄰分電流相加，以產(chǎn)生新的參考電壓。在圖17的(b)中，標(biāo)記有“X”的折疊器2表示 當(dāng)應(yīng)用電流內(nèi)插時(shí)移除的折疊器?？梢允÷詧D16中示出的內(nèi)插器。因?yàn)檎郫B內(nèi)插ADC同時(shí)并行地產(chǎn)生最高有效位MSB和最低有效位LSB，因此由于 低功率模擬預(yù)處理單元和內(nèi)插器之間的輸入偏移電壓差、比較單元的輸入偏移電壓差以及 兩個(gè)通道間的時(shí)間差等，最高有效位MSB和最低有效位LSB可能不能正確地對(duì)齊。因此， 會(huì)出現(xiàn)干擾脈沖(glitch)。同步單元用于消除這種干擾脈沖。如圖18所示，同步單元包 括兩個(gè)傳輸柵Gl和G2以及一個(gè)逆變器INV。同步單元根據(jù)最低有效位LSB的二進(jìn)制輸出 Bit(N+l)、BitN和Bit(N-I)，選擇性地輸出最高有效位MSB的數(shù)字輸出“Out”，從而執(zhí)行同 步操作。綜上所述，根據(jù)本發(fā)明的實(shí)施例的折疊ADC將模擬輸入信號(hào)與參考電壓進(jìn)行比 較，以根據(jù)比較結(jié)果將低功率模擬預(yù)處理單元的電流源轉(zhuǎn)換成工作模式或睡眠模式。因此， 可大大降低功耗。盡管參考多個(gè)說(shuō)明性實(shí)施例描述了實(shí)施例，但應(yīng)理解的是，可以由本領(lǐng)域的普通 技術(shù)人員構(gòu)思出落入本公開內(nèi)容的原理范圍內(nèi)的許多其它的修改和實(shí)施例。特別地，可以 有很多落入本公開內(nèi)容、附圖和所附權(quán)利要求的范圍內(nèi)的主題組合排列的組成部分和/或 配置的各種變型和修改。除了組成部分和/或配置的變型和修改外，替代使用對(duì)本領(lǐng)域的 普通技術(shù)人員來(lái)說(shuō)也是顯而易見(jiàn)的。
權(quán)利要求
1.一種折疊模數(shù)轉(zhuǎn)換器，包括產(chǎn)生多個(gè)參考電壓的參考電壓產(chǎn)生單元；包括多個(gè)折疊器的低功率模擬預(yù)處理單元，每個(gè)所述折疊器將模擬輸入信號(hào)的電壓電 平與所述多個(gè)參考電壓中的對(duì)應(yīng)參考電壓進(jìn)行比較，以產(chǎn)生折疊輸出差分對(duì)；比較單元，其對(duì)所述低功率模擬預(yù)處理單元的輸出進(jìn)行比較，以輸出數(shù)字信號(hào)；以及 編碼單元，其將所述比較單元的輸出轉(zhuǎn)換為二進(jìn)制碼信號(hào)，其中所述低功率模擬預(yù)處理單元的所述多個(gè)折疊器中的每一個(gè)折疊器包括多個(gè)折疊 單元，每個(gè)折疊單元將所述模擬輸入信號(hào)的電壓電平與所述多個(gè)參考電壓中的對(duì)應(yīng)參考電 壓進(jìn)行比較，其中所述多個(gè)折疊單元彼此級(jí)聯(lián)連接，其中當(dāng)所述多個(gè)折疊單元中的一個(gè)折疊單元接收所述一個(gè)折疊單元的前一折疊單元 的輸出時(shí)，驅(qū)動(dòng)所述一個(gè)折疊單元的電流源，從而以工作模式來(lái)驅(qū)動(dòng)所述一個(gè)折疊單元的 下一個(gè)折疊單元的電流源，其中當(dāng)所述模擬輸入信號(hào)的電壓電平低于所述參考電壓時(shí)，驅(qū)動(dòng)所述一個(gè)折疊單元的 電流源，以使得所述下一個(gè)折疊單元的電流源被轉(zhuǎn)換成睡眠模式。
2.根據(jù)權(quán)利要求1所述的折疊模數(shù)轉(zhuǎn)換器，其中所述多個(gè)折疊器中的每一個(gè)折疊器包 括參考電流源和參考晶體管差分對(duì)，所述參考晶體管差分對(duì)連接到所述參考電流源并輸出 信號(hào)差分對(duì)，其中所述多個(gè)折疊單元級(jí)聯(lián)連接到所述參考晶體管差分對(duì)，并產(chǎn)生折疊的輸出差分對(duì)。
3.根據(jù)權(quán)利要求2所述的折疊模數(shù)轉(zhuǎn)換器，其中當(dāng)模擬輸入信號(hào)的電壓電平低于參考 電壓時(shí)，第i個(gè)折疊單元的電流源降低第i個(gè)折疊單元的輸出電流，并使得級(jí)數(shù)等于或高于 第(i+Ι)個(gè)折疊單元的折疊單元的電流源能夠被轉(zhuǎn)換成睡眠模式，其實(shí)i為正整數(shù)，其中處于睡眠模式的所述折疊單元中的每一個(gè)折疊單元不產(chǎn)生輸出。
4.根據(jù)權(quán)利要求3所述的折疊模數(shù)轉(zhuǎn)換器，其中當(dāng)所述模擬輸入信號(hào)的電壓電平等于 或高于所述參考電壓時(shí)，所述第i個(gè)折疊單元的電流源增加第i個(gè)折疊單元的輸出電流，并 使得能夠以工作模式驅(qū)動(dòng)第(i+Ι)個(gè)折疊單元的電流源，其中處于工作模式的所述折疊單元中的每一個(gè)折疊單元產(chǎn)生用于驅(qū)動(dòng)下一個(gè)折疊單 元的電流源的輸出。
5.根據(jù)權(quán)利要求3所述的折疊模數(shù)轉(zhuǎn)換器，其中第i個(gè)折疊單元包括與第(i-Ι)個(gè)折疊單元的Y(i-l)輸出端、以及所述參考晶體管差分對(duì)之一相連接的Zi 輸入端；與第i個(gè)折疊單元的輸出端的負(fù)載相連接的Xi輸出端； 與第(i+ι)個(gè)折疊單元的z(i+l)輸入端相連接的Yi輸出端； 用于接收參考電壓的參考電壓輸入端；以及 用于接收模擬輸入信號(hào)的模擬電壓輸入端。
6.根據(jù)權(quán)利要求5所述的折疊模數(shù)轉(zhuǎn)換器，其中所述第i個(gè)折疊單元進(jìn)一步包括 根據(jù)提供給Zi輸入端的電流來(lái)驅(qū)動(dòng)的電流源；以及連接到所述電流源的晶體管差分對(duì)。
7.根據(jù)權(quán)利要求6所述的折疊模數(shù)轉(zhuǎn)換器，其中所述第i個(gè)折疊單元的電流源包括在 所述Zi輸入端和晶體管差分對(duì)之間連接的兩個(gè)電流鏡像電路。
8.一種折疊模數(shù)轉(zhuǎn)換器，包括將模擬輸入信號(hào)轉(zhuǎn)換成最高有效位的粗轉(zhuǎn)換器；以及將模擬輸入信號(hào)轉(zhuǎn)換成最低有效位的精轉(zhuǎn)換器，所述精轉(zhuǎn)換器包括產(chǎn)生多個(gè)參考電壓的參考電壓產(chǎn)生單元；包括多個(gè)折疊器的低功率模擬預(yù)處理單元，每個(gè)所述折疊器將模擬輸入信號(hào)的電壓電 平與所述多個(gè)參考電壓中的對(duì)應(yīng)參考電壓進(jìn)行比較，以產(chǎn)生折疊輸出差分對(duì)；比較單元，其對(duì)所述低功率模擬預(yù)處理單元的輸出進(jìn)行比較，以輸出數(shù)字信號(hào)；以及 將所述比較單元的輸出轉(zhuǎn)換為二進(jìn)制碼信號(hào)的編碼單元，其中所述低功率模擬預(yù)處理單元的所述多個(gè)折疊器中的每一個(gè)折疊器包括多個(gè)折疊 單元，每個(gè)折疊單元將模擬輸入信號(hào)的電壓電平與所述多個(gè)參考電壓中的對(duì)應(yīng)參考電壓進(jìn) 行比較，其中所述多個(gè)折疊單元彼此級(jí)聯(lián)連接，其中當(dāng)所述多個(gè)折疊單元中的一個(gè)折疊單元接收所述一個(gè)折疊單元的前一個(gè)折疊單 元的輸出時(shí)，驅(qū)動(dòng)所述一個(gè)折疊單元的電流源，從而以工作模式驅(qū)動(dòng)所述一個(gè)折疊單元的 下一個(gè)折疊單元的電流源，其中當(dāng)所述模擬輸入信號(hào)的電壓電平低于所述參考電壓時(shí)驅(qū)動(dòng)所述一個(gè)折疊單元的 電流源，使得所述下一個(gè)折疊單元的電流源被轉(zhuǎn)換成睡眠模式。
9.根據(jù)權(quán)利要求8所述的折疊模數(shù)轉(zhuǎn)換器，其中所述多個(gè)折疊器中的每一個(gè)折疊器包 括參考電流源和參考晶體管差分對(duì)，所述參考晶體管差分對(duì)連接到所述參考電流源并輸出 信號(hào)差分對(duì)，其中所述多個(gè)折疊單元級(jí)聯(lián)連接到所述參考晶體管差分對(duì)，并產(chǎn)生折疊的輸出差分對(duì)。
10.根據(jù)權(quán)利要求9所述的折疊模數(shù)轉(zhuǎn)換器，其中當(dāng)模擬輸入信號(hào)的電壓電平低于參 考電壓時(shí)，第i個(gè)折疊單元的電流源降低第i個(gè)折疊單元的輸出電流，并使得級(jí)數(shù)等于或高 于第(i+Ι)個(gè)折疊單元的折疊單元的電流源能夠被轉(zhuǎn)換成睡眠模式，其實(shí)i為正整數(shù)，其中處于睡眠模式的所述折疊單元中的每一個(gè)折疊單元不產(chǎn)生輸出。
11.根據(jù)權(quán)利要求10所述的折疊模數(shù)轉(zhuǎn)換器，其中當(dāng)所述模擬輸入信號(hào)的電壓電平等 于或高于所述參考電壓時(shí)，所述第i個(gè)折疊單元的電流源增加第i個(gè)折疊單元的輸出電流， 并使得能夠以工作模式驅(qū)動(dòng)第(i+Ι)個(gè)折疊單元的電流源，其中處于工作模式的所述折疊單元中的每一個(gè)折疊單元產(chǎn)生用于驅(qū)動(dòng)下一個(gè)折疊單 元的電流源的輸出。
12.根據(jù)權(quán)利要求10所述的折疊模數(shù)轉(zhuǎn)換器，其中第i個(gè)折疊單元包括與第(i_l)個(gè)折疊單元的Y(i-l)輸出端、以及參考晶體管差分對(duì)之一相連接的Zi輸 入端；與第i個(gè)折疊單元的輸出端的負(fù)載相連接的Xi輸出端； 與第(i+ι)個(gè)折疊單元的z(i+l)輸入端相連接的Yi輸出端； 用于接收參考電壓的參考電壓輸入端；以及用于接收模擬輸入信號(hào)的模擬電壓輸入端。
13.根據(jù)權(quán)利要求12所述的折疊模數(shù)轉(zhuǎn)換器，其中所述第i個(gè)折疊單元進(jìn)一步包括根據(jù)提供給Zi輸入端的電流來(lái)驅(qū)動(dòng)的電流源；以及連接到所述電流源的晶體管差分對(duì)。
14.根據(jù)權(quán)利要求13所述的折疊模數(shù)轉(zhuǎn)換器，其中所述第i個(gè)折疊單元的電流源包括 在Zi輸入端和晶體管差分對(duì)之間連接的兩個(gè)電流鏡像電路。
15.根據(jù)權(quán)利要求8所述的折疊模數(shù)轉(zhuǎn)換器，其中所述精轉(zhuǎn)換器進(jìn)一步包括內(nèi)插器，所 述內(nèi)插器利用在所述低功率模擬預(yù)處理單元和所述比較單元之間連接的分流器將所述低 功率模擬預(yù)處理單元的輸出電流分割成4份，以獲得每個(gè)具有所述輸出電流的四分之一的 多個(gè)分割電流，將所述多個(gè)分割電流中的兩個(gè)相鄰分割電流相加以產(chǎn)生參考電壓，并將所 述參考電壓提供給所述比較單元。
16.根據(jù)權(quán)利要求8所述的折疊模數(shù)轉(zhuǎn)換器，其中所述粗轉(zhuǎn)換器包括包括多個(gè)折疊器的低功率模擬預(yù)處理單元，每個(gè)折疊器將所述模擬輸入信號(hào)的電壓電 平與從所述精轉(zhuǎn)換器的參考電壓產(chǎn)生單元接收的第二參考電壓進(jìn)行比較，以產(chǎn)生折疊輸出 差分對(duì)；比較單元，其對(duì)所述低功率模擬預(yù)處理單元的輸出進(jìn)行比較，以輸出數(shù)字信號(hào)；以及同步單元，其根據(jù)從所述精轉(zhuǎn)換器接收的最低有效位來(lái)選擇所述比較單元的輸出，以 輸出所述最高有效位，其中所述低功率模擬預(yù)處理單元的所述多個(gè)折疊器中的每一個(gè)折疊器包括多個(gè)折疊 單元，每個(gè)折疊單元將所述模擬輸入信號(hào)的電壓電平與所述第二參考電壓進(jìn)行比較，其中所述多個(gè)折疊單元彼此級(jí)聯(lián)連接，其中當(dāng)所述多個(gè)折疊單元中的一個(gè)折疊單元接收所述一個(gè)折疊單元的前一個(gè)折疊單 元的輸出時(shí)，驅(qū)動(dòng)所述一個(gè)折疊單元的電流源，使得以工作模式驅(qū)動(dòng)所述一個(gè)折疊單元的 下一個(gè)折疊單元的電流源，其中當(dāng)所述模擬輸入信號(hào)的電壓電平低于所述參考電壓時(shí)，驅(qū)動(dòng)所述一個(gè)折疊單元的 電流源，使得所述下一個(gè)折疊單元的電流源被轉(zhuǎn)換成睡眠模式。
全文摘要
本發(fā)明公開了一種折疊模數(shù)轉(zhuǎn)換器(ADC)。該折疊ADC包括產(chǎn)生多個(gè)參考電壓的參考電壓產(chǎn)生單元，包括多個(gè)折疊器的低功率模擬預(yù)處理單元，每個(gè)折疊器將模擬輸入信號(hào)的電壓電平與所述多個(gè)參考電壓中的對(duì)應(yīng)參考電壓進(jìn)行比較，以產(chǎn)生折疊輸出差分對(duì)，對(duì)所述低功率模擬預(yù)處理單元的輸出進(jìn)行比較以輸出數(shù)字信號(hào)的比較單元；以及將所述比較單元的輸出轉(zhuǎn)換為二進(jìn)制碼信號(hào)的編碼單元。
文檔編號(hào)H03M1/34GK102142840SQ20101015398
公開日2011年8月3日 申請(qǐng)日期2010年4月20日 優(yōu)先權(quán)日2010年1月28日
發(fā)明者崔志遠(yuǎn), 鄭仁宰, 金南帥 申請(qǐng)人:樂(lè)金顯示有限公司