專利名稱：鎖相倍頻電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及電子技術(shù)領(lǐng)域，更具體地說，涉及一種鎖相倍頻電路在無干擾背光調(diào) 整中的具體應(yīng)用。
背景技術(shù)：
在現(xiàn)有的IXD中，調(diào)整顯示圖像的亮度一般情況下是通過調(diào)整液晶面板的透光率 來實(shí)現(xiàn)的。這種調(diào)整圖像亮度的方法由于背光始終工作在最大功率狀態(tài)，因此不利于節(jié)能， 同時在調(diào)整范圍較大時會嚴(yán)重影響圖像的顯示效果。在一般高亮LCD中，雖然也有通過調(diào) 整背光亮度的方法來改變顯示圖像亮度的，但因DPWM(數(shù)字脈沖寬度調(diào)制)脈沖的頻率與 圖像信號中場同步脈沖的頻率沒有嚴(yán)格的相位鎖定關(guān)系，表現(xiàn)在所顯示的圖像中有容易覺 察出二者差頻所引起的亮度閃爍。特別是在輸入信號圖像刷新頻率發(fā)生變化的實(shí)際應(yīng)用 中，所產(chǎn)生的這種差頻干擾有時會嚴(yán)重到影響正常觀看。這對于要求極其嚴(yán)格的軍工產(chǎn)品 而言是不能容許的。

發(fā)明內(nèi)容
本發(fā)明要解決的技術(shù)問題在于，針對現(xiàn)有DPWM(數(shù)字脈沖寬度調(diào)制)脈沖的頻率 與圖像信號中場同步脈沖的頻率沒有嚴(yán)格的相位鎖定關(guān)系，從而引起在所顯示的圖像中有 容易覺察出二者差頻所引起的亮度閃爍的缺陷，提供一種在背光調(diào)整電路中應(yīng)用的鎖相倍 頻電路。本發(fā)明解決其技術(shù)問題所采用的技術(shù)方案是提供一種鎖相倍頻電路，其特征在于，包括信號輸入輸出電路、連接所述信號輸 入輸出電路的倍頻鎖相電路，以及連接所述倍頻鎖相電路的分頻電路，其中所述信號輸入輸出電路，用于從VGA信號中獲取場同步信號，并將所述場同步信 號整形后輸出到所述倍頻鎖相電路；所述倍頻鎖相電路用于將所述場同步信號60Hz進(jìn)行十倍增頻后輸出到所述分頻 電路；所述分頻電路用于將所述倍頻后的600Hz進(jìn)行分頻，并將十分頻后的60Hz信號輸 出到所述倍頻鎖相電路與輸入的場同步信號進(jìn)行頻率及相位鎖定；將二分頻后的300Hz的 信號輸出到所述信號輸出電路；所述倍頻鎖相電路將十分頻后的信號輸入到倍頻鎖相電路，將所述十分頻后的信 號與從所述倍頻鎖相電路中輸入的基準(zhǔn)信號進(jìn)行鎖相，所產(chǎn)生的誤差電壓經(jīng)所述倍頻鎖相 電路的低通濾波器后送入所述倍頻鎖相電路的壓控振蕩器的輸入端，對所述壓控振蕩器的 頻率和相位進(jìn)行調(diào)整，使其產(chǎn)生頻率為F = f0Xn(f0為基準(zhǔn)信號的頻率，η為分頻器的分頻 系數(shù))，且與基準(zhǔn)信號保持固定相位差的信號。其中，優(yōu)選的，所述信號輸入輸出電路包括四2輸入與非門(74LS00)；所述倍頻鎖相電路包括帶壓控振蕩器和低通濾波器的鎖相環(huán)(SN74LS4046)；
所述分頻電路包括4位同步十進(jìn)制計(jì)數(shù)器(SN74LS160)；其中所述四2輸入與非門(74LS00)的基準(zhǔn)信號輸出端(8引腳)連接帶壓控振蕩器的 鎖相環(huán)(SN74LS4046)的基準(zhǔn)信號輸入端(14引腳)；所述鎖相環(huán)(SN74LS4046)的信號輸出端G引腳)連接4位同步十進(jìn)制計(jì)數(shù)器 (SN74LS160)的信號輸入端(2引腳)；所述4位同步十進(jìn)制計(jì)數(shù)器(SN74LS160)的信號％輸出端(11引腳)連接所述 所述鎖相環(huán)器件(SN74LS4046)的信號輸入端(3引腳)；所述4位同步十進(jìn)制計(jì)數(shù)器(SN74LS160)的 輸出端(14引腳)連接所述四2輸 入與非門(74LS00)的IB輸入端(2引腳)。其中，優(yōu)選的，所述鎖相環(huán)(SN74LS4046)的振蕩器外接電容端(6引腳)通過兩個 并聯(lián)的電容C12、C13連接所述振蕩器外接電容端(7引腳)，以調(diào)節(jié)所述振蕩器的中心頻率。其中，優(yōu)選的，所述帶壓控振蕩器的鎖相環(huán)器件(SN74LS4046)的禁止端(5引腳) 連接所述帶壓控振蕩器的鎖相環(huán)器件(SN74LS4046)的接地端(8引腳)，以保持該器件處于 正常工作狀態(tài)；所述帶壓控振蕩器的鎖相環(huán)(SN74LS4046)的鑒相器2輸出端(13引腳)通過相 互并聯(lián)的電容C14、C15連接到地，形成低通濾波器，并將此信號加到所述帶壓控振蕩器的 鎖相環(huán)(SN74LS4046)的壓控振蕩器的輸入端(9引腳)；所述帶壓控振蕩器的鎖相環(huán)(SN74LS4046)的振蕩頻率控制端(11引腳)通過并 聯(lián)的電容C16、C17、和并聯(lián)電阻R18、R19連接到地，與所述電容C12、C13共同決定壓控振蕩 器的振蕩頻率；所述帶壓控振蕩器的鎖相環(huán)(SN74LS4046)的鑒相器2的輸出端(13引腳)連接 所述帶壓控振蕩器的鎖相環(huán)(SN74LS4046)的壓控振蕩器控制電壓輸入端(9引腳)；所述帶壓控振蕩器的鎖相環(huán)(SN74LS4046)的電源地端(8引腳)接地；所述帶壓控振蕩器的鎖相環(huán)(SN74LS4046)的電源輸入端(16引腳)接入+5V電 壓，并通過電容ClO接地，以濾除電源中的干擾信號。其中，優(yōu)選的，所述4位同步十進(jìn)制計(jì)數(shù)器(SN74LS160)A端(3引腳)、B端0引 腳)、C端(5引腳)、D端(6引腳)地端(8引腳)都接地；所述4位同步十進(jìn)制計(jì)數(shù)器(SN74LS160)的EP端(7引腳)、RD非端(1引腳)都 接在Vcc端(16引腳)并通過電容Cll接地；所述4位同步十進(jìn)制計(jì)數(shù)器(SN74LS160)的LD非端(9弓丨腳)、ET端(10引腳)、 Vcc端(16引腳)都接入+5V電壓，且通過電容Cll接地。其中，優(yōu)選的，所述四2輸入與非門(74LS00)的接地端(7引腳)接地、所述四2 輸入與非門(74LS00)的^端(14引腳)接電源并通過電容C9接地，所述四2輸入與非門 (74LS00)的Vcc端(14引腳)、2A端(4引腳)和3A端(9引腳)分別接入+5V電壓；所述四2輸入與非門(74LS00)的2Y端(6引腳)連接其3B端(10引腳)；所述四2輸入與非門(74LS00)的2B端(5引腳)輸入VGA信號中的場同步信號， 所述四2輸入與非門(74LS00)的IY端(3引腳)通過電阻R20輸出場同步信號；所述四2輸入與非門(74LS00)的IA端(1引腳)連接所述帶壓控振蕩器的鎖相環(huán)(SN74LS4046)的鎖相識別信號端(1引腳)。實(shí)施本發(fā)明的技術(shù)方案，具有以下有益效果該鎖相倍頻電路將DPWM(300Hz)脈 沖的相位嚴(yán)格鎖定在與所顯示圖像場同步脈沖(60Hz)相同的相位上(固定相位差)。無論 顯示信號的刷新頻率如何變化，由于鎖相電路的作用，這種相位鎖定關(guān)系永遠(yuǎn)成立。從而有 效地克服了由于二者頻率和相位的差異對圖像所產(chǎn)生的差頻干擾。


下面將結(jié)合附圖及實(shí)施例對本發(fā)明作進(jìn)一步說明，附圖中圖1為本發(fā)明實(shí)施例提供的鎖相倍頻電路的實(shí)際電路圖。
具體實(shí)施例方式為了使本發(fā)明的目的、技術(shù)方案及優(yōu)點(diǎn)更加清楚明白，以下結(jié)合附圖及實(shí)施例，對 本發(fā)明進(jìn)行進(jìn)一步詳細(xì)說明。應(yīng)當(dāng)理解，此處所描述的具體實(shí)施例僅僅用以解釋本發(fā)明，并 不用于限定本發(fā)明。本發(fā)明實(shí)施例提供一種鎖相倍頻電路，如圖1所示，其包括信號輸入輸出電路、 連接所述信號輸入輸出電路的倍頻鎖相電路，以及連接所述倍頻鎖相電路的分頻電路，其 中所述信號輸入輸出電路，用于從VGA信號中獲取場同步信號，并將所述場同步信 號進(jìn)行整形后輸出到所述倍頻鎖相電路；所述倍頻鎖相電路用于將所述場同步信號(頻率為60Hz)進(jìn)行十倍頻(頻率變 為600Hz)后輸出到所述分頻電路；所述分頻電路用于將所述倍頻后的信號進(jìn)行分頻，其中將十分頻后的信號輸出到 所述倍頻鎖相電路；將二分頻的場同步信號(頻率變?yōu)?00Hz)輸出到所述信號輸出輸出電 路；所述倍頻鎖相電路將十分頻后的信號輸入到倍頻鎖相電路，將所述十分頻后的信 號與從所述倍頻鎖相電路中輸入的基準(zhǔn)信號進(jìn)行鎖相，(即所述倍頻鎖相電路將十分頻 后的信號輸入到鎖相倍頻電路的鑒相器2端口，與從該倍頻鎖相電路的14引腳輸入的基準(zhǔn) 信號進(jìn)行鎖相)，所產(chǎn)生的誤差電壓經(jīng)低通濾波器后送入壓控振蕩器的輸入端，對壓控振蕩 器的頻率和相位進(jìn)行調(diào)整，使其產(chǎn)生頻率為F = f0Xn(f0為基準(zhǔn)信號的頻率，η為分頻器的 分頻系數(shù))，且與基準(zhǔn)信號保持固定相位差的信號具體的實(shí)施例中所述信號輸入輸出電路包括四2輸入與非門(74LS00)；所述倍頻鎖相電路包括帶壓控振蕩器和低通濾波器的鎖相環(huán)(SN74LS4046)；所述分頻電路包括4位同步十進(jìn)制計(jì)數(shù)器(SN74LS160)；其中四2輸入與非門(74LS00)的基準(zhǔn)信號輸出端(8引腳)連接帶壓控振蕩器的鎖相 環(huán)(SN74LS4046)的基準(zhǔn)信號輸入端(14引腳)；所述鎖相環(huán)(SN74LS4046)的信號輸出端G引腳)連接4位同步十進(jìn)制計(jì)數(shù)器 (SN74LS160)的信號輸入端(2引腳)；
6
所述4位同步十進(jìn)制計(jì)數(shù)器(SN74LS160)的％輸出端(11引腳)連接所述鎖相 環(huán)(SN74LS4046)的鎖相輸入端(3引腳)；所述4位同步十進(jìn)制計(jì)數(shù)器(SN74LS160)的 輸出端(14引腳)連接所述四2輸 入與非門(74LS00)的IB端(2引腳)。在本實(shí)施例中，所述帶壓控振蕩器的鎖相環(huán)(型號為SN74LS4046)的(6引腳)通 過兩個相互并聯(lián)的電容C12、C13連接所述帶壓控振蕩器的鎖相環(huán)(SN74LS4046)的7引腳， 與接入11引腳的C16、C17、R18、R19共同決定壓控振蕩器的中心頻率。在本實(shí)施例中，所述帶壓控振蕩器的鎖相環(huán)(SN74LS4046)的禁止端(5引腳)連 接所述帶壓控振蕩器的鎖相環(huán)(SN74LS4046)的接地端(8引腳)；所述帶壓控振蕩器的鎖相環(huán)(SN74LS4046)的壓控振蕩器的輸入端(引腳)通過 并聯(lián)的電容C14、C15連接所述帶壓控振蕩器的鎖相環(huán)器件(SN74LS4046)的接地端(8引 腳)；所述帶壓控振蕩器的鎖相環(huán)(SN74LS4046)的鑒相輸出端(11引腳)通過并聯(lián)的 電容C16、C17、和并聯(lián)電阻R18、R19連接所述帶壓控振蕩器的鎖相環(huán)器件(SN74LS4046)的 接地端(8引腳)；所述帶壓控振蕩器的鎖相環(huán)(SN74LS4046)的壓控振蕩器輸入端(9引腳)連接所 述帶壓控振蕩器的鎖相環(huán)(SN74LS4046)的鑒相器輸出端(13引腳)；所述帶壓控振蕩器的鎖相環(huán)(SN74LS4046)的接地端(8引腳)接地；所述帶壓控振蕩器的鎖相環(huán)(SN74LS4046)的電源端(16引腳)接入+5V電源，且 所述帶壓控振蕩器的鎖相環(huán)(SN74LS4046)的電源端(16引腳)通過電容ClO接地。在本實(shí)施例中，所述4位同步十進(jìn)制計(jì)數(shù)器(SN74LS160)的A端(3引腳)、B端G 引腳)、C端(5引腳)、D端(6引腳)接地端(8引腳)都接地；所述4位同步十進(jìn)制計(jì)數(shù)器(SN74LS160)的EP端(7引腳)、RD非端(1引腳)、 電源端(16引腳)都通過Cll接地；所述4位同步十進(jìn)制計(jì)數(shù)器(SN74LS160)的LD非端(9引腳)、ET端(10引腳)、 電源端(16引腳)都接入+5V電壓，且都通過電容Cll接地。在本實(shí)施例中，所述四2輸入與非門(74LS00)的接地端(7弓丨腳)接地、所述四2 輸入與非門(74LS00)的電源端(14引腳)通過電容C9接地，所述四2輸入與非門(74LS00) 的電源端(14引腳)、2A端(4引腳)和3A端(9引腳)分別接入+5V電壓；所述四2輸入與非門(74LS00)的2Y端(6引腳)連接其3B端(10引腳)；所述四2輸入與非門(74LS00)的2B端(5引腳)接受輸入的VSYNC(場同步) 信號，所述四2輸入與非門(74LS00)的IY端(3引腳)通過電阻R20輸出場同步信號 (VSYNCO)；所述四2輸入與非門(74LS00)的IA端(1引腳)連接所述帶壓控振蕩器的鎖相 環(huán)(SN74LS4046)的鑒相識別信號端(1引腳)。在本實(shí)施方案中，就是直接從VGA信號中獲取場同步信號(VSYNC)的。該場同步信 號經(jīng)四2輸入與非門(74LS00)的整形后輸出到帶壓控振蕩功能的鎖相環(huán)(SN74LS4046)的 基準(zhǔn)信號輸入端(14引腳)作為鎖相的基準(zhǔn)信號。帶壓控振蕩功能的鎖相環(huán)(SN74LS4046) 的頻率由接在該器件的第6腳及第7腳的電容C12、C13及接在11腳的C16、C17、R18、R19所決定。由于鎖相引入范圍的作用，對此鎖相環(huán)(SN74LS4046)中的壓控振蕩器的頻率沒有 嚴(yán)格的要求，從IOHz到2KHz的范圍內(nèi)鎖相電路均可正常工作。該電路中，所述帶壓控振蕩器的鎖相環(huán)，從其基準(zhǔn)信號(60Hz)輸入端(14引腳) 輸入的基準(zhǔn)信號和從4位同步十進(jìn)制計(jì)數(shù)器(SN74LS160)QD(11引腳)輸出端得到的10 分頻(60Hz)的信號送到帶壓控振蕩功能的鎖相環(huán)(SN74LS4046)的比較信號輸入端(3引 腳)，在該鎖相環(huán)內(nèi)部，兩個信號進(jìn)行頻率及相位比較，產(chǎn)生的誤差電壓經(jīng)低通濾波后對帶 壓控振蕩鎖相環(huán)的頻率及相位進(jìn)行調(diào)整，并從該鎖相環(huán)(SN74LS4046)的壓控振蕩器的輸 出端G引腳)輸出與基準(zhǔn)信號保持固定相位差而頻率為600Hz的倍頻信號。4位同步十進(jìn)制計(jì)數(shù)器(SN74LS160)將輸入的600Hz的信號進(jìn)行分頻，從其QA端 (14引腳)可得到調(diào)光電路所需300Hz并與輸入場同步信號保持嚴(yán)格固定相位差關(guān)系的鎖 相倍頻信號。從QA端(14引腳)得到的鎖相倍頻信號加到所述四2輸入與非門(74LS00)的IB 端(2引腳)，該四2輸入與非門的IA端(1引腳)則受所述鎖相環(huán)(SN74LS4046)鎖相識別 信號端(1引腳)輸出電壓(當(dāng)鎖相工作正常時，該1引腳輸出為高電位，否則為低電位) 的控制。當(dāng)倍頻鎖相電路工作正常時，所述四2輸入與非門(74LS00)的IY端(3引腳)就 會輸出300Hz的鎖相倍頻信號。以上所述僅為本發(fā)明的較佳實(shí)施例而已，并不用以限制本發(fā)明，凡在本發(fā)明的精 神和原則之內(nèi)所作的任何修改、等同替換和改進(jìn)等，均應(yīng)包含在本發(fā)明的保護(hù)范圍之內(nèi)。
權(quán)利要求
1.一種鎖相倍頻電路，其特征在于，包括信號輸入輸出電路、連接所述信號輸入輸出 電路的倍頻鎖相電路，以及連接所述倍頻鎖相電路的分頻電路，其中所述信號輸入輸出電路，用于從VGA信號中獲取場同步信號，并將所述場同步信號整 形后輸出到所述倍頻鎖相電路；所述倍頻鎖相電路用于將所述場同步信號60Hz進(jìn)行十倍增頻后輸出到所述分頻電路；所述分頻電路用于將所述倍頻后的600Hz進(jìn)行分頻，并將十分頻后的60Hz信號輸出到 所述倍頻鎖相電路與輸入的場同步信號進(jìn)行頻率及相位鎖定；將二分頻后的300Hz的信號 輸出到所述信號輸出電路；所述倍頻鎖相電路將十分頻后的信號輸入到倍頻鎖相電路，將所述十分頻后的信號與 從所述倍頻鎖相電路中輸入的基準(zhǔn)信號進(jìn)行鎖相，所產(chǎn)生的誤差電壓經(jīng)所述倍頻鎖相電路 的低通濾波器后送入所述倍頻鎖相電路的壓控振蕩器的輸入端，對所述壓控振蕩器的頻率 和相位進(jìn)行調(diào)整，使其產(chǎn)生頻率為F = f0Xn(f0為基準(zhǔn)信號的頻率，η為分頻器的分頻系 數(shù))，且與基準(zhǔn)信號保持固定相位差的信號。
2.如權(quán)利要求1所述鎖相倍頻電路，其特征在于，所述信號輸入輸出電路包括四2輸入與非門(74LS00)；所述倍頻鎖相電路包括帶壓控振蕩器和低通濾波器的鎖相環(huán)(SN74LS4046)；所述分頻電路包括4位同步十進(jìn)制計(jì)數(shù)器(SN74LS160)；其中所述四2輸入與非門(74LS00)的基準(zhǔn)信號輸出端(8引腳)連接帶壓控振蕩器的鎖相 環(huán)(SN74LS4046)的基準(zhǔn)信號輸入端(14引腳)；所述鎖相環(huán)(SN74LS4046)的信號輸出端G引腳)連接4位同步十進(jìn)制計(jì)數(shù)器 (SN74LS160)的信號輸入端(2引腳)；所述4位同步十進(jìn)制計(jì)數(shù)器(SN74LS160)的信號％輸出端(11引腳)連接所述所述 鎖相環(huán)器件(SN74LS4046)的信號輸入端(3引腳)；所述4位同步十進(jìn)制計(jì)數(shù)器(SN74LS160)的 輸出端(14引腳)連接所述四2輸入 與非門(74LS00)的IB輸入端(2引腳)。
3.如權(quán)利要求2所述鎖相倍頻電路，其特征在于，所述鎖相環(huán)(SN74LS4046)的振蕩器 外接電容端(6引腳)通過兩個并聯(lián)的電容C12、C13連接所述振蕩器外接電容端(7引腳)， 以調(diào)節(jié)所述振蕩器的中心頻率。
4.如權(quán)利要求2所述鎖相倍頻電路，其特征在于，所述帶壓控振蕩器的鎖相環(huán)器件 (SN74LS4046)的禁止端(5引腳)連接所述帶壓控振蕩器的鎖相環(huán)器件(SN74LS4046)的接 地端(8引腳)，以保持該器件處于正常工作狀態(tài)；所述帶壓控振蕩器的鎖相環(huán)(SN74LS4046)的鑒相器2輸出端(13引腳)通過相互并 聯(lián)的電容C14、C15連接到地，形成低通濾波器，并將此信號加到所述帶壓控振蕩器的鎖相 環(huán)(SN74LS4046)的壓控振蕩器的輸入端(9引腳)；所述帶壓控振蕩器的鎖相環(huán)(SN74LS4046)的振蕩頻率控制端11引腳)通過并聯(lián)的電 容C16、C17、和并聯(lián)電阻R18、R19連接到地，與所述電容C12、C13共同決定壓控振蕩器的振 蕩頻率；所述帶壓控振蕩器的鎖相環(huán)(SN74LS4046)的鑒相器2的輸出端(13引腳)連接所述 帶壓控振蕩器的鎖相環(huán)(SN74LS4046)的壓控振蕩器控制電壓輸入端(9引腳)； 所述帶壓控振蕩器的鎖相環(huán)(SN74LS4046)的電源地端(8引腳)接地； 所述帶壓控振蕩器的鎖相環(huán)(SN74LS4046)的電源輸入端(16引腳)接入+5V電壓，并 通過電容ClO接地，以濾除電源中的干擾信號。
5.如權(quán)利要求2所述鎖相倍頻電路，其特征在于，所述4位同步十進(jìn)制計(jì)數(shù)器 (SN74LS160)A端(3引腳)、B端(4引腳)、C端(5引腳)、D端(6引腳)地端(8引腳)都 接地；所述4位同步十進(jìn)制計(jì)數(shù)器(SN74LS160)的EP端(7引腳)、RD非端(1引腳)都接在 Vcc端(16引腳)并通過電容Cll接地；所述4位同步十進(jìn)制計(jì)數(shù)器(SN74LS160)的LD非端(9引腳)、ET端(10引腳)、^端 (16引腳)都接入+5V電壓，且通過電容Cll接地。
6.如權(quán)利要求2所述鎖相倍頻電路，其特征在于，所述四2輸入與非門(74LS00)的接 地端(7引腳)接地、所述四2輸入與非門(74LS00)的^端(14引腳)接電源并通過電容 C9接地，所述四2輸入與非門(74LS00)的Vcc端(14引腳)、2A端(4引腳)和3A端(9引 腳)分別接入+5V電壓；所述四2輸入與非門(74LS00)的2Y端(6引腳)連接其端(10引腳)； 所述四2輸入與非門(74LS00)的2B端(5引腳)輸入VGA信號中的場同步信號，所述 四2輸入與非門(74LS00)的IY端(3引腳)通過電阻R20輸出場同步信號；所述四2輸入與非門(74LS00)的IA端(1引腳)連接所述帶壓控振蕩器的鎖相環(huán) (SN74LS4046)的鎖相識別信號端(1引腳)。
全文摘要
本發(fā)明涉及鎖相倍頻電路，該鎖相倍頻電路，信號輸入輸出電路、連接所述信號輸入輸出電路的倍頻鎖相電路，以及連接所述倍頻鎖相電路的分頻電路，將DPWM脈沖的相位嚴(yán)格鎖定在與所顯示圖像場同步脈沖相同的相位上(固定相位差)。無論顯示信號的刷新頻率如何變化，由于鎖相電路的作用，這種相位鎖定關(guān)系永遠(yuǎn)成立。從而有效地克服了由于二者頻率和相位的差異對圖像所產(chǎn)生的差頻干擾。
文檔編號H03L7/18GK102148617SQ201010112369
公開日2011年8月10日 申請日期2010年2月9日 優(yōu)先權(quán)日2010年2月9日
發(fā)明者付萬鈞, 劉金銳, 方木, 王雪芳 申請人:深圳市新超亮特種顯示設(shè)備有限公司