專(zhuān)利名稱：高分辨率時(shí)間-數(shù)字轉(zhuǎn)換器的制作方法
技術(shù)領(lǐng)域：
所揭示的實(shí)施例涉及時(shí)間-數(shù)字轉(zhuǎn)換器(TDC)。
背景技術(shù)：
時(shí)間-數(shù)字轉(zhuǎn)換器(TDC)是產(chǎn)生數(shù)字輸出值(有時(shí)被稱為時(shí)戳)的電路。時(shí)戳表 示第一信號(hào)的沿與另一信號(hào)的沿之間所經(jīng)過(guò)的時(shí)間。TDC具有若干用途，包括在鎖相環(huán)路 (PLL)中的用途。圖1(現(xiàn)有技術(shù))是TDC PLL 1的高度簡(jiǎn)化的概念框圖。TDC PLL 1包括輸出多 位數(shù)字調(diào)諧字流的環(huán)路濾波器2。數(shù)控振蕩器(DCO) 3接收數(shù)字調(diào)諧字，并輸出對(duì)應(yīng)的信號(hào) DC0_0UT，其頻率由所述數(shù)字調(diào)諧字決定。DC0_0UT可(例如)具有在三GHz到四GHz的范 圍內(nèi)的頻率。累加器4使DC0_0UT的每一周期遞增，且所述累加器的值與參考時(shí)鐘信號(hào)REF 同步鎖存到鎖存器5中。參考相位累加器6遞增其輸入引線7上的值。參考相位累加器6 與參考時(shí)鐘信號(hào)REF同步遞增。經(jīng)由線8將累加器6中所累加的值供應(yīng)到減法器9。加法 器10的輸出經(jīng)由線11供應(yīng)到減法器9。減法器9 (也稱為相位檢測(cè)器)從線8上的值減去 線11上的值，并在線12上以數(shù)字字的形式將所得差值供應(yīng)到環(huán)路濾波器2。累加器6所遞增的輸入引線7上的值是線13上的整數(shù)頻率控制部分與線14上的 分?jǐn)?shù)部分的總和。所述分?jǐn)?shù)部分隨時(shí)間過(guò)去而由Δ-Σ調(diào)制器15改變。線11上的值是鎖 存器5所輸出的整數(shù)部分以及線16上的分?jǐn)?shù)部分的總和。時(shí)間-數(shù)字轉(zhuǎn)換器17產(chǎn)生數(shù)字 輸出時(shí)戳，其表示信號(hào)DC0_0UT的沿與參考時(shí)鐘信號(hào)REF的沿之間的時(shí)差。此實(shí)例中的信 號(hào)REF具有固定但顯著低于DC0_0UT的頻率。TDC 17所輸出的時(shí)戳由標(biāo)準(zhǔn)化電路18標(biāo)準(zhǔn) 化，以產(chǎn)生線16上的分?jǐn)?shù)部分。圖2 (現(xiàn)有技術(shù))是TDC 17的簡(jiǎn)化圖。TDC 17包括反相器19到23的延遲線，以 及一組相關(guān)聯(lián)的觸發(fā)器24到28。DC0_0UT信號(hào)的波前沿反相器的延遲線向下傳播，且當(dāng)參 考時(shí)鐘信號(hào)REF的上升沿出現(xiàn)時(shí)，所述延遲線中的信號(hào)的狀態(tài)被并行計(jì)時(shí)到觸發(fā)器24到28 中。所述觸發(fā)器將此處稱為“時(shí)戳”的多位數(shù)字字輸出到線29上。圖3(現(xiàn)有技術(shù))是說(shuō)明TDC 17的操作的簡(jiǎn)化波形圖。在延遲線內(nèi)捕獲一個(gè)低 脈沖，且所述低脈沖經(jīng)由所述延遲線傳播。一和零的行30表示延遲線的各個(gè)節(jié)點(diǎn)上的值。 當(dāng)DC0_0UT低脈沖到達(dá)圖3中所說(shuō)明的延遲線中的位置時(shí)，信號(hào)REF從低轉(zhuǎn)變到高。DC0_ OUT的低脈沖的結(jié)尾的低到高沿的時(shí)間與REF的低到高轉(zhuǎn)變的時(shí)間之間所過(guò)去的時(shí)間量被 識(shí)別為時(shí)間PD。DC0_0UT信號(hào)保持低(半周期時(shí)間)的持續(xù)時(shí)間被識(shí)別為時(shí)間HPER。如果 延遲線的反相器具有較小的傳播時(shí)間(反相器為“快”)，那么延遲線的節(jié)點(diǎn)上的信號(hào)的狀 態(tài)可如箭頭30所指示那樣表現(xiàn)。PD近似等于七個(gè)反相器傳播延遲，且HPER近似等于八個(gè) 反相器傳播延遲。此處的值PD指示DC0_0UT的低到高沿與REF的低到高沿之間的時(shí)間延 遲。時(shí)間測(cè)量結(jié)果的單位為反相器傳播延遲。TDC PLL使用此相位信息來(lái)使TDC PLL保持 鎖定。然而，如果延遲線的反相器具有較大的傳播時(shí)間(反相器為“慢”)，那么延遲線的節(jié)點(diǎn)上的信號(hào)的狀態(tài)可能如箭頭31所指示那樣表現(xiàn)。指示DC0_0UT的低到高沿與REF的 低到高沿之間的持續(xù)時(shí)間的值PD并非為七，而是值PD為四。類(lèi)似地，值HPER并非為八，而 是值HPER為四。希望如從TDC輸出的時(shí)戳被標(biāo)準(zhǔn)化，使得其較少依賴于延遲線的反相器的
傳播速度變化。圖4(現(xiàn)有技術(shù))是圖1的標(biāo)準(zhǔn)化電路18的簡(jiǎn)化電路圖。標(biāo)準(zhǔn)化電路18接收從 TDC17輸出的未經(jīng)標(biāo)準(zhǔn)化的時(shí)戳值PD，使用乘法器38來(lái)對(duì)其進(jìn)行標(biāo)準(zhǔn)化，并將經(jīng)標(biāo)準(zhǔn)化的 時(shí)戳值PDN輸出到線16上。標(biāo)準(zhǔn)化電路18使用從TDC 17輸出的HPER值來(lái)執(zhí)行所述標(biāo)準(zhǔn) 化。在線32上將四位值HPER供應(yīng)到累加器33。累加器33在慢得多的參考時(shí)鐘CKR的每 一上升沿上遞增值HPER。因此，如果值HPER較小，那么累加器33將需用累加器33的較多 遞增以溢流且在線34上輸出溢流信號(hào)。然而，如果值HPER較大，那么將需用累加器33的相 對(duì)較少的遞增來(lái)使溢流條件發(fā)生。累加器33遞增的次數(shù)由計(jì)數(shù)器35記錄。當(dāng)溢流條件發(fā) 生時(shí)，線34上的溢流信號(hào)轉(zhuǎn)變?yōu)楦?，且致使鎖存器36存儲(chǔ)來(lái)自計(jì)數(shù)器35的計(jì)數(shù)值。因此， 如果HPER較小，那么所捕獲的計(jì)數(shù)值將較大，而如果HPER較大，那么所捕獲的計(jì)數(shù)值將較 小。計(jì)數(shù)值A(chǔ)VE_PER由線37供應(yīng)到乘法器38。如果HPER較小，那么PD也將較小，但乘法 器38將使此較小PD值乘以較大的AVE_PER，從而輸出經(jīng)標(biāo)準(zhǔn)化的PDN。類(lèi)似地，如果HPER 較大，那么PD也將較大，但乘法器38將使此較大PD值乘以較小AVE_PER，從而輸出經(jīng)標(biāo)準(zhǔn) 化的PDN。例如圖1到圖4的TDC PLL 1等PLL可用于許多應(yīng)用中，包括無(wú)線電接收器中和 無(wú)線電發(fā)射器中。需要TDC PLL的性能的改進(jìn)。

發(fā)明內(nèi)容
新穎的時(shí)間-數(shù)字轉(zhuǎn)換器(TDC)所輸出的總時(shí)戳可具有比TDC內(nèi)的延遲線中的延 遲元件的傳播延遲精細(xì)的時(shí)間分辨率。在一個(gè)實(shí)例中，分?jǐn)?shù)延遲元件電路接收TDC輸入信 號(hào)，并從其產(chǎn)生第二信號(hào)，所述第二信號(hào)為第一信號(hào)的時(shí)移復(fù)制物。TDC輸入信號(hào)可(例如) 為全數(shù)字鎖相環(huán)路(ADPLL)中的數(shù)控振蕩器(DCO)輸出信號(hào)。將第一信號(hào)供應(yīng)到第一延遲 線時(shí)戳電路(DLTC)的輸入上，且將第二信號(hào)供應(yīng)到第二 DLTC的輸入上。第一 DLTC產(chǎn)生第 一時(shí)戳，其指示到達(dá)TDC的參考輸入信號(hào)REF的沿與第一信號(hào)的沿之間的時(shí)間。第二 DLTC 產(chǎn)生第二時(shí)戳，其指示REF的沿與第二信號(hào)的沿之間的時(shí)間。第一和第二時(shí)戳經(jīng)組合，且共 同構(gòu)成高分辨率總TDC時(shí)戳，其具有比第一時(shí)戳或第二時(shí)戳精細(xì)的分辨率。在一個(gè)應(yīng)用中， 通過(guò)利用高分辨率TDC來(lái)減少PLL相位噪聲。 在一個(gè)特定實(shí)例中，每一 DLTC包括一反相器延遲線和一組相關(guān)聯(lián)的觸發(fā)器。所述 觸發(fā)器由參考信號(hào)REF計(jì)時(shí)，使得所述觸發(fā)器在信號(hào)REF的沿的時(shí)間處捕獲延遲線的各個(gè) 節(jié)點(diǎn)上的狀態(tài)。第二信號(hào)相對(duì)于第一信號(hào)而時(shí)移反相器傳播延遲的一半。揭示一種新穎的 時(shí)差均衡電路、反饋環(huán)路和可編程延遲元件，其產(chǎn)生第二信號(hào)，使得第二信號(hào)相對(duì)于第一信 號(hào)的時(shí)移被控制，且保持為反相器延遲的一半。 前述內(nèi)容是概述，且因此必然含有細(xì)節(jié)的簡(jiǎn)化、一般化和省略；因此，所屬領(lǐng)域的 技術(shù)人員將了解，所述概述僅為說(shuō)明性的，且無(wú)意以任何方式具有限制性。本文所描述的裝 置和/或過(guò)程(如僅由權(quán)利要求書(shū)界定)的其它方面、發(fā)明性特征和優(yōu)點(diǎn)將在本文所陳述 的非限制性詳細(xì)描述中變得明顯。


圖1 (現(xiàn)有技術(shù))是常規(guī)分?jǐn)?shù)N時(shí)間-數(shù)字轉(zhuǎn)換器(TDC)鎖相環(huán)路(PLL)的簡(jiǎn)化 框圖。圖2(現(xiàn)有技術(shù))是一種類(lèi)型的常規(guī)延遲線時(shí)戳?xí)r間-數(shù)字轉(zhuǎn)換器(TDC)的圖。圖3(現(xiàn)有技術(shù))是說(shuō)明圖2的TDC的時(shí)戳輸出可如何改變的圖。圖4(現(xiàn)有技術(shù))是用于使TDC時(shí)戳標(biāo)準(zhǔn)化的常規(guī)標(biāo)準(zhǔn)化電路的圖。圖5是根據(jù)一個(gè)新穎方面的一種特定類(lèi)型的移動(dòng)通信裝置100的非常簡(jiǎn)化的高級(jí) 框圖。圖6是圖2的RF收發(fā)器集成電路103的更詳細(xì)框圖。圖7是圖6的本機(jī)振蕩器106的更詳細(xì)框圖。圖8是圖7的本機(jī)振蕩器中所使用的重新定時(shí)電路的圖。
圖9是延遲線時(shí)戳電路(DLTC)的圖。圖10是說(shuō)明圖9的DLTC的操作的圖。圖11是說(shuō)明圖9的DLTC所輸出的時(shí)戳值可如何因反相器傳播延遲的改變而改變 的圖。圖12是說(shuō)明TDC量化噪聲可如何為總PLL相位噪聲的較大促成因素的曲線圖。圖13是圖7的本機(jī)振蕩器106的新穎高分辨率時(shí)間-數(shù)字轉(zhuǎn)換器(TDC) 214的電 路圖。圖14是說(shuō)明圖13的TDC的一部分的簡(jiǎn)化圖。圖15是說(shuō)明圖14的電路的節(jié)點(diǎn)A、B和C上的信號(hào)之間的時(shí)移的波形圖。圖16是圖13的新穎高分辨率TDC的反饋控制環(huán)路的圖。圖17是實(shí)現(xiàn)圖13的電路600和602的一種方式的圖。圖18是說(shuō)明圖17的電路600的操作的圖。圖19是實(shí)現(xiàn)圖13的新穎高分辨率TDC的可編程延遲元件508的一種方式的電路圖。圖20是根據(jù)一個(gè)新穎方面的方法700的流程圖。
具體實(shí)施例方式圖5是根據(jù)一個(gè)新穎方面的一種特定類(lèi)型的移動(dòng)通信裝置100的非常簡(jiǎn)化的高級(jí) 框圖。在此特定實(shí)例中，移動(dòng)通信裝置100為3G蜂窩式電話，其使用碼分多址(CDMA)蜂窩 式電話通信協(xié)議。蜂窩式電話包括(包含未說(shuō)明的若干其它部分)天線102以及兩個(gè)集成 電路103和104。集成電路104被稱為“數(shù)字基帶集成電路”或“基帶處理器集成電路”。集 成電路103為RF收發(fā)器集成電路。RF收發(fā)器集成電路103被稱為“收發(fā)器”，因?yàn)槠浒?發(fā)射器以及接收器。圖6是RF收發(fā)器集成電路103的更詳細(xì)框圖。接收器包括被稱為“接收鏈”的部 分105和本機(jī)振蕩器(LO) 106。當(dāng)蜂窩式電話正在接收時(shí)，在天線102上接收高頻RF信號(hào) 107。來(lái)自信號(hào)107的信息經(jīng)過(guò)雙工器108、匹配網(wǎng)絡(luò)109，且經(jīng)過(guò)接收鏈105。信號(hào)107由 低噪聲放大器(LNA) 110放大，且頻率由混頻器111降頻轉(zhuǎn)換。所得經(jīng)降頻轉(zhuǎn)換的信號(hào)由基帶濾波器112濾波，且被傳遞到數(shù)字基帶集成電路104。數(shù)字基帶集成電路104中的模/數(shù) 轉(zhuǎn)換器113將信號(hào)轉(zhuǎn)換成數(shù)字形式，且所得數(shù)字信息由數(shù)字基帶集成電路104中的數(shù)字電 路處理。數(shù)字基帶集成電路104通過(guò)控制由本機(jī)振蕩器106供應(yīng)到混頻器111的本機(jī)振蕩 器信號(hào)(LO) 114的頻率來(lái)調(diào)諧接收器。如果蜂窩式電話正在發(fā)射，那么待發(fā)射的信息由數(shù)字基帶集成電路104中的數(shù)/ 模轉(zhuǎn)換器115轉(zhuǎn)換成模擬形式，且供應(yīng)到“發(fā)射鏈” 116?；鶐V波器117濾出因數(shù)/模轉(zhuǎn) 換過(guò)程而產(chǎn)生的噪聲。在本機(jī)振蕩器119的控制下的混頻器塊118接著將信號(hào)升頻轉(zhuǎn)換成 高頻信號(hào)。驅(qū)動(dòng)器放大器120和外部功率放大器121放大所述高頻信號(hào)以驅(qū)動(dòng)天線102，使 得高頻RF信號(hào)122從天線102發(fā)射。圖7是本機(jī)振蕩器106的更詳細(xì)的圖。本機(jī)振蕩器106包括參考時(shí)鐘信號(hào)源123 和分?jǐn)?shù)N鎖相環(huán)路(PLL) 124。在本實(shí)例中，參考時(shí)鐘信號(hào)源123是到達(dá)外部晶體振蕩器模 塊的連接。在此情況下，參考源123可(例如)為信號(hào)導(dǎo)體?；蛘撸瑓⒖紩r(shí)鐘信號(hào)源123為 安置在RF收發(fā)器集成電路102上的振蕩器，其中晶體在集成電路102外部，但經(jīng)由集成電 路102的端子附接到振蕩器。PLL 124是時(shí)間-數(shù)字(TDC)全數(shù)字鎖相環(huán)路(ADPLL)。PLL 124包括環(huán)路濾波 器200，其輸出數(shù)字調(diào)諧字流。數(shù)控振蕩器(DCO) 201接收數(shù)字調(diào)諧字，并輸出對(duì)應(yīng)的信號(hào) DC0_0UT，其頻率由所述數(shù)字調(diào)諧字決定。DC0_0UT可(例如)具有在4GHz的范圍內(nèi)的頻 率。累加器202使DC0_0UT的每一周期遞增，且累加器的值與參考時(shí)鐘信號(hào)REFl同步鎖存 到鎖存器203中。參考相位累加器204與參考時(shí)鐘信號(hào)REFl同步遞增其輸入引線205上 的值。累加器204中所累加的值經(jīng)由線219供應(yīng)到減法器206。加法器207的輸出經(jīng)由線 208供應(yīng)到減法器206。減法器206 (其也稱為相位檢測(cè)器)從線219上的值減去線208上 的值，并在線209上以數(shù)字字的形式將所得差值供應(yīng)到環(huán)路濾波器200。累加器204所遞增的輸入引線205上的值是線210上的整數(shù)頻率控制部分與線 211上的分?jǐn)?shù)部分的總和。所述分?jǐn)?shù)部分隨時(shí)間過(guò)去而由Δ-Σ調(diào)制器212改變。線208 上的值是鎖存器203所輸出的整數(shù)部分以及線213上的分?jǐn)?shù)部分的總和。新穎的時(shí)間-數(shù) 字轉(zhuǎn)換器214在到達(dá)標(biāo)準(zhǔn)化電路216的線215上產(chǎn)生高分辨率數(shù)字輸出時(shí)戳。每一高分辨 率時(shí)戳表示信號(hào)DC0_0UT的沿與參考時(shí)鐘信號(hào)REF的沿之間所過(guò)去的時(shí)差。此實(shí)例中的信 號(hào)REF具有固定但顯著低于DC0_0UT的頻率。REF可(例如)為IOOMHz信號(hào)，而DC0_0UT 可在從3. ο GHz到4. 4GHz的范圍內(nèi)。標(biāo)準(zhǔn)化電路216將經(jīng)標(biāo)準(zhǔn)化的時(shí)戳值輸出到線213 上。TDC 214所輸出的時(shí)戳由標(biāo)準(zhǔn)化電路216標(biāo)準(zhǔn)化，以產(chǎn)生線213上的分?jǐn)?shù)部分。由DCO 201輸出的DC0_0UT信號(hào)由固定除法器217劃分(例如，除以4)，以產(chǎn)生輸出引線218上的 本機(jī)振蕩器輸出信號(hào)L0。圖8是從參考時(shí)鐘信號(hào)REF產(chǎn)生參考時(shí)鐘信號(hào)REFl的重新定時(shí)電路的圖。所述 電路使REF與DC0_0UT信號(hào)同步。圖9是包含反相器301到305的第一延遲線、反相器306到310的第二延遲線以 及一組相關(guān)聯(lián)的差分輸入觸發(fā)器311到315的差分延遲線時(shí)戳電路(DLTC) 300的圖。使信 號(hào)DC0_0UT沿第一延遲線向下傳播，且使其逆DC0_0UT沿第二延遲線向下傳播。延遲線的對(duì) 應(yīng)節(jié)點(diǎn)上的信號(hào)DC0_0UT和DC0_0UTB大體上同時(shí)轉(zhuǎn)變邏輯電平。由參考時(shí)鐘信號(hào)REF計(jì) 時(shí)的觸發(fā)器311到315在信號(hào)REF從低到高轉(zhuǎn)變時(shí)捕獲各個(gè)節(jié)點(diǎn)m到N5以及WB到N5B數(shù)字值Dl到D4構(gòu)成一多位時(shí)戳PD以及一多位值HPER。值HPER指示 DC0_0UT的半周期的持續(xù)時(shí)間。圖10是說(shuō)明圖9的DLTC 300的操作的波形圖。上部?jī)蓚€(gè)波形說(shuō)明第一時(shí)間時(shí)第 一延遲線的節(jié)點(diǎn)上的值。接下來(lái)的兩個(gè)波形說(shuō)明第二時(shí)間時(shí)第一延遲線的節(jié)點(diǎn)上的值。注 意，所述波形已從左向右傳播了兩個(gè)反相器的距離。在第二時(shí)間時(shí)，參考時(shí)鐘信號(hào)仍處于數(shù) 字邏輯低。下部?jī)蓚€(gè)波形說(shuō)明參考時(shí)鐘信號(hào)REF從低轉(zhuǎn)換到高時(shí)的第三時(shí)間時(shí)第一延遲線 的節(jié)點(diǎn)上的值。注意，信號(hào)DC0_0UT的下半周期在所述延遲線上被捕獲，且低脈沖的結(jié)尾處 的低到高轉(zhuǎn)變316在參考時(shí)鐘REF在第三時(shí)間轉(zhuǎn)變?yōu)楦邥r(shí)已傳播到節(jié)點(diǎn)N4。觸發(fā)器311到 315捕獲第三時(shí)間時(shí)節(jié)點(diǎn)上的值。最初四個(gè)連續(xù)高值指示DC0_0UT的低到高沿316與REF 的低到高沿317之間的時(shí)間。值四(PD)是以反相器傳播延遲為單位。六個(gè)連續(xù)低值的串 指示沿318與316之間DC0_0UT的半周期的持續(xù)時(shí)間。值六(HPER)是以反相器傳播延遲 為單位。圖11是說(shuō)明對(duì)于相同的DC0_0UT對(duì)REF時(shí)差，PD和HPER的值可如何隨著反相器 傳播延遲而改變的簡(jiǎn)化波形圖。如果圖9的DLTC 300的延遲線的反相器具有較小的傳播 時(shí)間(反相器為“快”)，那么延遲線的節(jié)點(diǎn)上的信號(hào)的狀態(tài)可能如箭頭319所指示那樣表 現(xiàn)。PD近似等于四個(gè)反相器傳播延遲，且HPER近似等于六個(gè)反相器傳播延遲。然而，如果 延遲線的反相器具有較大的傳播時(shí)間(反相器為“慢”)，那么延遲線的節(jié)點(diǎn)上的信號(hào)的狀 態(tài)可能如由箭頭320所指示那樣表現(xiàn)。值PD并非為四，而是PD的值為三。HPER的值并非 為六，而是HPER的值為四。所述PD值可由標(biāo)準(zhǔn)化電路(例如圖4的標(biāo)準(zhǔn)化電路18)標(biāo)準(zhǔn) 化?？蓪LTC 300或類(lèi)似電路用作圖7的TDC 214。圖12是說(shuō)明TDC的總相位噪聲400對(duì)所述噪聲的各種促成因素(例如TDC噪聲 401、相位檢測(cè)器噪聲、DCO噪聲和其它促成因素)的曲線圖。如所述曲線圖所指示，TDC量 化噪聲401的相位噪聲促成作用占總PLL相位噪聲400的較大比例。TDC量化噪聲與DLTC 300的延遲線中的延遲元件的傳播延遲成比例。如果認(rèn)識(shí)到此情形，那么可嘗試盡可能多地 減少延遲元件的傳播延遲，且使用盡可能快的半導(dǎo)體工藝，以便使延遲元件傳播時(shí)間保持 盡可能低。舉例來(lái)說(shuō)，如果延遲元件為反相器，那么對(duì)于可使DLTC300的延遲線的反相器多 快存在實(shí)際限制。然而，可能希望將TDC量化噪聲降低到低于此等級(jí)。因此，根據(jù)一個(gè)新穎 方面，使用新穎的TDC 214。圖13是新穎TDC 214的圖。新穎TDC 214包括分?jǐn)?shù)延遲元件電路500、第一延遲 線時(shí)戳電路(DLTC) 501和第二 DLTC 502。分?jǐn)?shù)延遲元件電路500接收輸入信號(hào)(DC0_0UT 在此處也表示為SO)，并輸出輸入信號(hào)的第一時(shí)移版本Sl和輸入信號(hào)的第二時(shí)移版本S2。 將第一時(shí)移版本Sl供應(yīng)到第一 DLTC 501的第一輸入節(jié)點(diǎn)503上。將第二時(shí)移版本S2供 應(yīng)到第一 DLTC 502的第二輸入節(jié)點(diǎn)504上。節(jié)點(diǎn)504上的第二時(shí)移版本S2相對(duì)于節(jié)點(diǎn) 503上的第一時(shí)移版本Sl時(shí)移了兩個(gè)DLTC 501和502的延遲線的延遲元件的傳播延遲的 一半。在此實(shí)例中，兩個(gè)DLTC 501和502的延遲線的延遲元件為反相器，且信號(hào)Sl與S2 之間的時(shí)移為反相器傳播延遲的一半。分?jǐn)?shù)延遲元件電路500包括第一傳播延遲電路，其在輸入引線505上接收輸入信 號(hào)(DC0_0UT)，且將第一時(shí)移版本Sl輸出到節(jié)點(diǎn)503上。分?jǐn)?shù)延遲元件電路500還包括第 二傳播延遲電路，其在輸入引線505上接收輸入信號(hào)(DC0_0UT)，且將第二時(shí)移版本S2輸出
9到節(jié)點(diǎn)504上。分?jǐn)?shù)延遲元件電路500還包括時(shí)差均衡電路506，其控制第二傳播延遲電路 內(nèi)的可編程延遲元件508，以維持信號(hào)Sl與S2之間的所要時(shí)移關(guān)系。如圖13中所指示，第 一 DLTC 501和第二 DLTC 502由輸入引線507上所接收到的同一參考時(shí)鐘信號(hào)REF計(jì)時(shí)。 從第一 DLTC 501輸出的時(shí)戳與從第二 DLTC 502輸出到輸出線215上的時(shí)戳組合，以形成 具有高于DLTC 501或DLTC 502的分辨率的總TDC時(shí)戳。圖14是說(shuō)明圖13的電路的一部分的簡(jiǎn)化圖。信號(hào)DC0_0UT被接收到輸入引線 505上，且逆信號(hào)DC0_0UTB被接收到輸入引線509上。輸入引線505上的信號(hào)DC0_0UT與 節(jié)點(diǎn)A上的信號(hào)之間存在一個(gè)反相器傳播延遲。輸入引線509上的信號(hào)DC0_0UTB與節(jié)點(diǎn) C上的信號(hào)之間存在兩個(gè)反相器傳播延遲。DC0_0UT和DC0_0UTB大體上同時(shí)轉(zhuǎn)變。圖15說(shuō)明節(jié)點(diǎn)A和C上的兩個(gè)信號(hào)，且指示節(jié)點(diǎn)A上的信號(hào)的低到高上升沿與節(jié) 點(diǎn)C上的信號(hào)的低到高上升沿之間存在一個(gè)反相器傳播延遲。為了以與第一時(shí)移信號(hào)Sl成 適當(dāng)關(guān)系的方式將第二時(shí)移信號(hào)S2供應(yīng)到圖13中的節(jié)點(diǎn)504上，希望圖14中的節(jié)點(diǎn)B上 的信號(hào)在節(jié)點(diǎn)A上的信號(hào)的轉(zhuǎn)變時(shí)間與節(jié)點(diǎn)C上的信號(hào)的轉(zhuǎn)變時(shí)間之間的正中及時(shí)轉(zhuǎn)變。 圖14的可編程延遲元件508將被控制，使得節(jié)點(diǎn)B上的信號(hào)在此時(shí)轉(zhuǎn)變。圖16是說(shuō)明圖13的時(shí)差均衡電路506如何控制可編程延遲元件508的簡(jiǎn)化圖。 第一電路600產(chǎn)生輸出信號(hào)，其量值指示節(jié)點(diǎn)A上的信號(hào)的上升沿與節(jié)點(diǎn)B上的信號(hào)的對(duì) 應(yīng)上升沿之間的第一時(shí)差601。第二電路602產(chǎn)生輸出信號(hào)，其量值指示節(jié)點(diǎn)B上的信號(hào)的 上升沿與節(jié)點(diǎn)C上的信號(hào)的對(duì)應(yīng)上升沿之間的第二時(shí)差603。所述電路的其余部分包括反 饋環(huán)路，其操作以控制可編程延遲元件508，使得兩個(gè)電路600和602的輸出隨時(shí)間過(guò)去而 大體上相等。明確地說(shuō)，比較器604經(jīng)耦合以接收從電路600和602輸出的信號(hào)，使得如果 第一時(shí)差601大于第二時(shí)差603，那么比較器的輸出為數(shù)字高。如果第一時(shí)差601小于第二 時(shí)差603，那么比較器604輸出數(shù)字邏輯低。比較器604的輸出由計(jì)數(shù)器605平滑化。比較 器604的數(shù)字輸出為供應(yīng)到計(jì)數(shù)器605的向上/向下輸入控制引線上的數(shù)字值，且使所述 計(jì)數(shù)器在例如REF等參考時(shí)鐘的上升沿上各自遞增或遞減?！癠P/DNB”記號(hào)中的“B”指示向 下“條”，即如果UP/DNB輸入引線上的信號(hào)為數(shù)字邏輯低，那么控制所述計(jì)數(shù)器降計(jì)數(shù)。對(duì) 計(jì)數(shù)器605進(jìn)行計(jì)時(shí)的信號(hào)REF具有固定頻率(在從近似IOMHz到IOOMHz的范圍內(nèi))，且 僅允許信號(hào)REF在節(jié)點(diǎn)C上的信號(hào)轉(zhuǎn)變?yōu)楦咧蟛痪棉D(zhuǎn)變?yōu)楦?，且?duì)計(jì)數(shù)器605進(jìn)行計(jì)時(shí)。 供應(yīng)計(jì)數(shù)器605的四位輸出作為控制字，以控制可編程延遲元件508。此閉合反饋控制環(huán)路 的操作致使第一時(shí)差601大體上等于第二時(shí)差603。圖17是可實(shí)現(xiàn)電路600 (和電路602)的一種方式的電路圖。圖18說(shuō)明電路600 的操作。當(dāng)節(jié)點(diǎn)A和B上的兩個(gè)輸入信號(hào)均為低時(shí)，晶體管Ql和Q2斷開(kāi)。電容器Cl和C2 上所形成的任何電荷因此經(jīng)由電阻Rl和R2排出。接下來(lái)，當(dāng)節(jié)點(diǎn)A上的信號(hào)變高時(shí)，晶體 管Q2接通，且晶體管Q4斷開(kāi)。因?yàn)楣?jié)點(diǎn)NODE是由導(dǎo)電晶體管Q3接地，所以電容器C2由 從電容器C2穿過(guò)Q2且穿過(guò)Q3到達(dá)接地的電流路徑充電。此情形致使節(jié)點(diǎn)OUT上的電壓 減小。節(jié)點(diǎn)A和B上的信號(hào)的此狀態(tài)的持續(xù)時(shí)間決定發(fā)生多少充電，以及節(jié)點(diǎn)OUT上的電 壓變?yōu)槎嗟汀＝酉聛?lái)，當(dāng)節(jié)點(diǎn)B上的信號(hào)變高時(shí)，晶體管Ql接通，且晶體管Q3斷開(kāi)。因?yàn)?晶體管Q3和Q4兩者均斷開(kāi)，所以節(jié)點(diǎn)NODE不再耦合到接地。此情況在圖18中用符號(hào)“Z” 表示。電容器Cl和C2上的電荷將大體上平衡，且經(jīng)由其相應(yīng)的電阻Rl和R2放電。因此， 輸出節(jié)點(diǎn)OUT上的電壓(平均電壓)的量值指示節(jié)點(diǎn)A上的信號(hào)的上升沿與節(jié)點(diǎn)B上的信號(hào)的上升沿之間的時(shí)差的持續(xù)時(shí)間。充電狀態(tài)對(duì)放電狀態(tài)的持續(xù)時(shí)間越長(zhǎng)，節(jié)點(diǎn)OUT上的 電壓就越低。圖19是實(shí)現(xiàn)圖13的可編程延遲元件508的一種方式的圖。經(jīng)由共用反相器的傳 播延遲至少在某種程度上取決于其輸出引線上的負(fù)載。將圖16的計(jì)數(shù)器605所輸出的四位 控制字供應(yīng)到線606上，使得線606上的數(shù)字值的量值決定互補(bǔ)金屬氧化物半導(dǎo)體(CMOS) 反相器607和608上的電容性負(fù)載的量值。圖20是新穎方法700的流程圖。使用(步驟701)可編程延遲元件來(lái)產(chǎn)生作為第 一信號(hào)的時(shí)移復(fù)制物的第二信號(hào)。在一個(gè)實(shí)例中，第一與第二信號(hào)的對(duì)應(yīng)沿之間的時(shí)移是 經(jīng)由反相器的傳播延遲的一半。使用(步驟702)第一延遲線時(shí)戳電路(DLTC)來(lái)產(chǎn)生第一 時(shí)戳，其指示參考信號(hào)的沿與第一信號(hào)的沿之間的時(shí)間。在一個(gè)實(shí)例中，此第一 DLTC為圖 13的DLTC 501。使用(步驟703)第二延遲線時(shí)戳電路(DLTC)來(lái)產(chǎn)生第二時(shí)戳，其指示參 考信號(hào)的沿與第二信號(hào)的沿之間的時(shí)間。在一個(gè)實(shí)例中，此第二DLTC為圖13的DLTC 502。 組合(步驟704)第一與第二時(shí)戳以產(chǎn)生總時(shí)戳，其具有比第一時(shí)戳或第二時(shí)戳精細(xì)的分辨 率。在圖13的實(shí)例中，第一時(shí)戳為多位數(shù)字值DW]、D[2]、D[4]等，而第二時(shí)戳為多位數(shù) 字值D[1]、D[3]、D[5]等?？偟妮^精細(xì)分辨率時(shí)戳為多位數(shù)字值饑0]、0[1]、0[2]、0[3]、 D[4]、D[5]等。在一個(gè)或一個(gè)以上示范性實(shí)施例中，可在硬件、軟件、固件或其任一組合中實(shí)施所 描述的功能。如果在軟件中實(shí)施，那么所述功能可作為一個(gè)或一個(gè)以上指令或代碼存儲(chǔ)在 計(jì)算機(jī)可讀媒體上或在計(jì)算機(jī)可讀媒體上傳輸。計(jì)算機(jī)可讀媒體包括計(jì)算機(jī)存儲(chǔ)媒體和通 信媒體兩者，通信媒體包括促進(jìn)計(jì)算機(jī)程序從一個(gè)位置傳送到另一位置的任何媒體。存儲(chǔ) 媒體可以是可由計(jì)算機(jī)存取的任何可用媒體。作為實(shí)例而非限制，此計(jì)算機(jī)可讀媒體可包 含RAM、ROM、EEPROM、CD-ROM或其它光盤(pán)存儲(chǔ)裝置、磁盤(pán)存儲(chǔ)裝置或其它磁性存儲(chǔ)裝置，或 可用于攜載或存儲(chǔ)呈指令或數(shù)據(jù)結(jié)構(gòu)形式的所要程序代碼且可由計(jì)算機(jī)存取的任何其它 媒體。另外，嚴(yán)格地說(shuō)，任何連接均被稱作計(jì)算機(jī)可讀媒體。舉例來(lái)說(shuō)，如果使用同軸電纜、 光纖電纜、雙絞線、數(shù)字訂戶線(DSL)或例如紅外線、無(wú)線電和微波等無(wú)線技術(shù)從網(wǎng)站、服 務(wù)器或其它遠(yuǎn)程來(lái)源傳輸軟件，那么所述同軸電纜、光纖電纜、雙絞線、DSL或例如紅外線、 無(wú)線電和微波等無(wú)線技術(shù)包括在媒體的定義中。如本文中所使用的磁盤(pán)和光盤(pán)包括壓縮光 盤(pán)(CD)、激光光盤(pán)、光學(xué)盤(pán)、數(shù)字通用光盤(pán)(DVD)、軟磁盤(pán)和藍(lán)光光盤(pán)，其中磁盤(pán)通常以磁性 方式再現(xiàn)數(shù)據(jù)，而光盤(pán)用激光以光學(xué)方式再現(xiàn)數(shù)據(jù)。上述各項(xiàng)的組合也應(yīng)包括在計(jì)算機(jī)可 讀媒體的范圍內(nèi)。盡管上文出于教學(xué)目的描述某些特定實(shí)施例，但本專(zhuān)利文獻(xiàn)的教示具有一般適用 性，且不限于上文所描述的特定實(shí)施例。上文所描述的積分器電路、比較器、升/降計(jì)數(shù)器 和可編程延遲元件電路被陳述為可如何實(shí)施分?jǐn)?shù)延遲元件電路的僅一個(gè)實(shí)例。其中存在由 分?jǐn)?shù)延遲元件電路產(chǎn)生的三個(gè)或三個(gè)以上時(shí)移信號(hào)且其中存在三個(gè)或三個(gè)以上對(duì)應(yīng)DLTC 的實(shí)施例是可能的?？梢愿鞣N不同方式來(lái)編碼時(shí)戳值。DLTC的延遲線內(nèi)的延遲元件無(wú)需為 反相器，而是可為另一類(lèi)型的電路元件(包括無(wú)源元件)，且可使第一與第二信號(hào)之間的時(shí) 移為經(jīng)由此另一類(lèi)型的延遲元件的傳播延遲的分?jǐn)?shù)。因此，可在不脫離下文所陳述的權(quán)利 要求書(shū)的范圍的情況下實(shí)踐所描述的特定實(shí)施例的各種特征的各種修改、修正和組合。
1權(quán)利要求
一種電路，其包含分?jǐn)?shù)延遲元件電路，其接收輸入信號(hào)S0且輸出所述輸入信號(hào)的第一時(shí)移版本(S1)，且其輸出所述輸入信號(hào)的第二時(shí)移版本(S2)，其中S2相對(duì)于S1時(shí)移經(jīng)由延遲元件的傳播延遲的固定分?jǐn)?shù)量；第一延遲線時(shí)戳電路(DLTC)，其接收S1，其中所述第一DLTC包括S1經(jīng)由其傳播的第一延遲線；以及第二DLTC，其接收S2，其中所述第二DLTC包括S2經(jīng)由其傳播的第二延遲線。
2.根據(jù)權(quán)利要求1所述的電路，其中所述延遲元件為反相器，其中所述第一延遲線為 反相器的延遲線，且其中所述第二延遲線為反相器的延遲線。
3.根據(jù)權(quán)利要求1所述的電路，其中所述分?jǐn)?shù)延遲元件電路包括第一傳播延遲電路，其接收所述輸入信號(hào)SO且輸出Sl ；第二傳播延遲電路，其接收所述輸入信號(hào)SO且輸出S2，其中所述第二傳播延遲電路包 括可編程延遲元件；以及時(shí)差均衡電路，其控制所述可編程延遲元件。
4.根據(jù)權(quán)利要求3所述的電路，其中所述分?jǐn)?shù)延遲元件電路檢測(cè)第一節(jié)點(diǎn)上的信號(hào)的 沿與第二節(jié)點(diǎn)上的信號(hào)的沿之間的第一時(shí)差，其中所述分?jǐn)?shù)延遲元件電路檢測(cè)所述第二節(jié) 點(diǎn)上的所述信號(hào)的所述沿與第三節(jié)點(diǎn)上的信號(hào)的沿之間的第二時(shí)差，且其中所述分?jǐn)?shù)延遲 元件電路致使所述第一時(shí)差與所述第二時(shí)差大體上相等。
5.根據(jù)權(quán)利要求4所述的電路，其中所述第一節(jié)點(diǎn)為所述第一傳播延遲電路的節(jié)點(diǎn)， 其中所述第二節(jié)點(diǎn)為所述第二傳播延遲電路的節(jié)點(diǎn)，且其中所述第三節(jié)點(diǎn)為所述第一傳播 延遲電路的節(jié)點(diǎn)。
6.根據(jù)權(quán)利要求3所述的電路，其中所述可編程延遲元件包括具有可編程負(fù)載的邏輯 元件，且其中所述可編程延遲元件接收多位數(shù)字值，其決定所述可編程負(fù)載的量值。
7.根據(jù)權(quán)利要求1所述的電路，其中所述分?jǐn)?shù)延遲元件電路包括反饋環(huán)路。
8.根據(jù)權(quán)利要求1所述的電路，其中所述固定分?jǐn)?shù)量為一半。
9.根據(jù)權(quán)利要求1所述的電路，其中所述第一和第二DLTC為單端型延遲線時(shí)戳電路。
10.根據(jù)權(quán)利要求1所述的電路，其中所述第一和第二DLTC為差分延遲線時(shí)戳電路。
11.一種方法，其包含(a)將第一信號(hào)供應(yīng)到第一延遲線時(shí)戳電路(DLTC)的第一輸入節(jié)點(diǎn)上，其中所述第一 DLTC包括延遲元件的延遲線；(b)將參考信號(hào)供應(yīng)到所述第一DLTC的第二輸入節(jié)點(diǎn)上；(c)將第二信號(hào)供應(yīng)到第二DLTC的第一輸入節(jié)點(diǎn)上，其中所述第二DLTC包括延遲元件 的延遲線；(d)將所述參考信號(hào)供應(yīng)到所述第二DLTC的第二輸入節(jié)點(diǎn)上；以及(e)相對(duì)于所述第二信號(hào)而控制所述第一信號(hào)，使得所述第二信號(hào)為所述第一信號(hào)的 時(shí)移復(fù)制物，且使得所述第二信號(hào)相對(duì)于所述第一信號(hào)時(shí)移經(jīng)由延遲元件的傳播延遲的固 定分?jǐn)?shù)。
12.根據(jù)權(quán)利要求11所述的方法，其中所述第一DLTC的所述延遲線的所述延遲元件為 反相器，其中所述第二 DLTC的所述延遲線的所述延遲元件為反相器，且其中(e)中經(jīng)由所述延遲元件的所述傳播延遲為經(jīng)由反相器的傳播延遲。
13.根據(jù)權(quán)利要求11所述的方法，其中(e)包括控制第二邏輯元件上的負(fù)載，使得經(jīng)由 所述第二邏輯元件的傳播延遲的長(zhǎng)度是經(jīng)由第一邏輯元件的傳播延遲的長(zhǎng)度的一倍半，其 中所述第一和第二邏輯元件為大體上相同的結(jié)構(gòu)。
14.根據(jù)權(quán)利要求11所述的方法，其中(e)包括產(chǎn)生第一時(shí)差信號(hào)，其指示第一信號(hào)沿 退出第一反相器時(shí)的第一時(shí)間與第二信號(hào)沿退出第二反相器時(shí)的第二時(shí)間之間的第一時(shí) 差，其中(e)包括產(chǎn)生第二時(shí)差信號(hào)，其指示所述第二時(shí)間與第三信號(hào)沿退出第三反相器 時(shí)的第三時(shí)間之間的第二時(shí)差，其中可編程負(fù)載耦合到所述第二反相器的輸出引線，且其 中(e)的所述控制包括控制所述可編程負(fù)載。
15.根據(jù)權(quán)利要求14所述的方法，其中(e)進(jìn)一步包括確定所述第一時(shí)差信號(hào)是否大 于所述第二時(shí)差信號(hào)。
16.一種時(shí)間-數(shù)字轉(zhuǎn)換器，其包含第一延遲線時(shí)戳電路(DLTC)，其包含第一延遲線，其中所述第一延遲線為反相器串；以及第二延遲線時(shí)戳電路(DLTC)，其包含第二延遲線，其中所述第二延遲線為反相器串，其 中所述第一 DLTC的所述反相器串的所述反相器中的每一者和所述第二 DLTC的所述反相器 串的所述反相器中的每一者具有大體上相同的傳播延遲，其中所述時(shí)間-數(shù)字轉(zhuǎn)換器輸出 時(shí)戳，其具有大體上小于所述傳播延遲的時(shí)間分辨率。
17.根據(jù)權(quán)利要求16所述的時(shí)間-數(shù)字轉(zhuǎn)換器，其進(jìn)一步包含分?jǐn)?shù)延遲元件電路，其將第一信號(hào)供應(yīng)到所述第一 DLTC的輸入引線上，且將第二信號(hào) 供應(yīng)到所述第二 DLTC的輸入引線上，其中所述第二信號(hào)為所述第一信號(hào)的時(shí)移復(fù)制物。
18.根據(jù)權(quán)利要求17所述的時(shí)間-數(shù)字轉(zhuǎn)換器，其中所述分?jǐn)?shù)延遲元件電路包括反饋 環(huán)路。
19.一種方法，其包含使用可編程延遲元件來(lái)產(chǎn)生第二信號(hào)，其中所述第二信號(hào)為第一信號(hào)的時(shí)移復(fù)制物， 其中所述第二信號(hào)具有相對(duì)于所述第一信號(hào)的時(shí)移；使用第一時(shí)間-數(shù)字轉(zhuǎn)換器(TDC)來(lái)產(chǎn)生第一時(shí)戳，其指示所述第一信號(hào)的沿與參考 信號(hào)的沿之間的時(shí)間；以及使用第二 TDC來(lái)產(chǎn)生第二時(shí)戳，其指示所述第二信號(hào)的沿與所述參考信號(hào)的所述沿之 間的時(shí)間，其中所述時(shí)移具有小于經(jīng)由反相器的傳播延遲的量值，且其中所述第一和第二 時(shí)戳是同時(shí)產(chǎn)生的。
20.根據(jù)權(quán)利要求19所述的方法，其進(jìn)一步包含組合所述第一時(shí)戳與所述第二時(shí)戳以產(chǎn)生總時(shí)戳，其中所述總時(shí)戳具有比所述第一時(shí) 戳的分辨率精細(xì)且比所述第二時(shí)戳的分辨率精細(xì)的分辨率。
21.一種電路，其包含第一延遲線時(shí)戳電路(DLTC)，其具有第一時(shí)戳分辨率；第二 DLTC，其具有與所述第一時(shí)戳分辨率相同的第二時(shí)戳分辨率，其中所述第一和第 二 DLTC響應(yīng)于參考時(shí)鐘信號(hào)的沿而同時(shí)產(chǎn)生所述第一和第二時(shí)戳；以及用于將第一信號(hào)供應(yīng)到所述第一 DLTC且用于將第二信號(hào)供應(yīng)到所述第二 DLTC使得所3述第一和第二時(shí)戳一起形成總時(shí)戳的裝置，其中所述總時(shí)戳具有比所述第一時(shí)戳分辨率或 所述第二時(shí)戳分辨率精細(xì)的時(shí)戳分辨率。
22.根據(jù)權(quán)利要求21所述的電路，其中所述電路接收用于產(chǎn)生所述第一和第二信號(hào)的 輸入信號(hào)，且其中所述總時(shí)戳為數(shù)字值，其指示所述輸入信號(hào)的沿與所述參考時(shí)鐘信號(hào)的 所述沿之間的延遲。
23.根據(jù)權(quán)利要求22所述的電路，其中所述電路是移動(dòng)通信裝置的接收器的一部分。
全文摘要
本發(fā)明提供一種時(shí)間-數(shù)字轉(zhuǎn)換器(TDC)，其可具有比反相器的傳播延遲精細(xì)的分辨率。在一個(gè)實(shí)例中，分?jǐn)?shù)延遲元件電路接收TDC輸入信號(hào)，并從其產(chǎn)生第二信號(hào)，其為第一信號(hào)的時(shí)移復(fù)制物。將所述第一信號(hào)供應(yīng)到第一延遲線時(shí)戳電路(DLTC)，且將所述第二信號(hào)供應(yīng)到第二DLTC。所述第一DLTC產(chǎn)生第一時(shí)戳，其指示到達(dá)所述TDC的參考輸入信號(hào)的沿與所述第一信號(hào)的沿之間的時(shí)間。所述第二DLTC產(chǎn)生第二時(shí)戳，其指示所述參考輸入信號(hào)的所述沿與所述第二信號(hào)的沿之間的時(shí)間。所述第一和第二時(shí)戳經(jīng)組合且一起構(gòu)成高分辨率總TDC時(shí)戳，其具有比所述第一或第二時(shí)戳精細(xì)的分辨率。
文檔編號(hào)H03M1/20GK101960721SQ200980107631
公開(kāi)日2011年1月26日 申請(qǐng)日期2009年3月3日 優(yōu)先權(quán)日2008年3月3日
發(fā)明者孫博, 楊茲翔 申請(qǐng)人:高通股份有限公司