專利名稱：可實時調(diào)整頻率升降的省電式觸發(fā)控制裝置及方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種主機板超降頻技術(shù)，特別是涉及一種可實時調(diào)整頻率升降的省電 式觸發(fā)控制裝置及方法，其可調(diào)整頻率之外，還可同時配合電壓微調(diào)。
背景技術(shù)：
CPU的工作時鐘頻率是由外頻與倍頻所組成；所謂的外頻，指的是整體的系統(tǒng)總 線頻率。倍頻的全稱是倍頻系數(shù)，CPU的時鐘頻率(內(nèi)頻)與外頻之間存在著一個比值關(guān) 系，這個比值就是倍頻系數(shù)。而為了在有限條件下提高計算機系統(tǒng)的效能，手動去設(shè)置CPU 的外頻和倍頻，使CPU工作在更高的頻率下，此即稱之為超頻。目前達到超頻的方式，大致可分為三種方式第一種為改變外頻的方式，藉由改變 CPU與CPU外部周邊組件間溝通的整體的系統(tǒng)總線頻率，來增加外頻頻率；第二種是改變倍 頻的方式，由于倍頻為CPU的內(nèi)頻與外頻的比值關(guān)系，所以改變CPU的倍頻，即可增加CPU 的工作頻率，來達到超頻的效用。第三種方式則是直接改變CPU的工作電壓，由于CPU工 作電壓中的核心電壓是攸關(guān)CPU內(nèi)部運算的電壓值，很多超頻更會同時配合核心電壓的提 升，使CPU運算時更為快速穩(wěn)定。然而，不管采用上述何種方式進行CPU超頻，對現(xiàn)有主機板而言，超頻到達一個高 頻率點時，之后的頻率微調(diào)動作，例如以1 2MH或是其它單位進行調(diào)整，必須在基本輸入 輸出系統(tǒng)菜單(BIOS menu)中調(diào)整，或是在操作系統(tǒng)(OS)下使用軟件或通過固件開發(fā)系統(tǒng) 中斷來寫入時鐘產(chǎn)生器(Clock Generator)中進行微調(diào)，使用上沒彈性。抑或是通過硬件 按鈕去控制，但仍要通過固件不斷去發(fā)出中斷控制，來改變時鐘產(chǎn)生器；此時，反而因過多 的中斷，對整體工作效能大打折扣，并額外增加系統(tǒng)的負載。詳言之，現(xiàn)有的微調(diào)技術(shù)是利用硬件將要增加頻率的信號先預(yù)設(shè)好，存放在寄存 器14內(nèi)，請參考圖1所示，要進行頻率調(diào)整時，先按確認鍵10后，由確認鍵10發(fā)出的信號 通知固件控制器12去讀取寄存器14事先預(yù)設(shè)好要改變頻率的信號；再由固件控制器12通 過系統(tǒng)管理總線(SM BUS)或I2C總線等總線，將要改變頻率的值寫進時鐘產(chǎn)生器16中，以 改變調(diào)整頻率。此種方式不但要通過CPU處理，且動作繁復(fù)又耗時，又會中斷系統(tǒng)及CPU正 在處理的其它程序，無法在應(yīng)用程序于執(zhí)行的過程中進行實時性快速的頻率遞增遞減等切 換動作。另一種現(xiàn)有技術(shù)則是直接在主機板產(chǎn)品上，設(shè)有加速模式(Turbomode)，即系統(tǒng)的 CPU初始頻率再按下Turbo后，只能往上加一個固定的比率n%，例如3%、5%等，再按一下 就又回到CPU初始頻率。此方式僅能進行一次性的超頻，而無法無限往上累加或往下遞減， 也無法進行一次IMHz的小頻率線性增加等更細微的調(diào)整。呈上所述，現(xiàn)有的頻率微調(diào)，無法實時調(diào)整，也就是在實施游戲或測試軟件時，無 法通過實時性的超頻增加效能跟分數(shù)。而按Turbo的方式則有可能因往上跳躍太高頻率而 死機。再者，現(xiàn)有的技術(shù)更無法做到實時性的降低系統(tǒng)頻率達到彈性節(jié)能的效果；例如系統(tǒng) 在電池快沒電時，若正在執(zhí)行某些不需要依賴高效能的CPU頻率時，可以酌量減低頻率，降低CPU功率損耗，爭取電池的使用時間，此是現(xiàn)有技術(shù)所無法完成的。此外，就改變CPU工作電壓而言，目前現(xiàn)有的直流電源調(diào)整器(DC-DCPower regulator)的電壓升降技術(shù)，主要是在BIOS內(nèi)或OS內(nèi)通過啟動軟件調(diào)整電壓，無法彈性的 通過硬件做實時性并精密的調(diào)變電壓，尤其是在升降頻率時。如果要在不經(jīng)由軟件固件程 序化改變下，則可通過調(diào)整可變電阻的硬件直接控制方式，來改變電源調(diào)整器檢測的回授 電壓，進而改變輸出電壓的高低；但通過可變電阻不易控制每次調(diào)變的變化量的大小，容易 造成電壓瞬間變化量太大而損毀。由于現(xiàn)有技術(shù)存在有上述缺失，本發(fā)明提出一種可實時調(diào)整頻率升降的省電式觸 發(fā)控制裝置及方法，以改善上述缺失。

發(fā)明內(nèi)容
本發(fā)明的一目的是提出一種可實時調(diào)整頻率升降的省電式觸發(fā)控制裝置及方法， 其可在系統(tǒng)任何狀態(tài)下，藉由外部的控制，實時線性調(diào)整系統(tǒng)的頻率/電壓，讓使用者可以 視實際使用情況，來實時性的提升系統(tǒng)效能或?qū)崟r性的降頻/降壓，不但可達到動態(tài)調(diào)整 的功效，還兼具電力管理而具有省電的優(yōu)點；不需要啟用任何軟件或固件來做升降頻率/ 電壓的動作，有效發(fā)揮實時的效能，使用上更具彈性。本發(fā)明的另一目的是提出一種可實時調(diào)整頻率升降的省電式觸發(fā)控制裝置及方 法，其可在系統(tǒng)電力不足時，可給予適當?shù)木芪⒄{(diào)降頻/降壓，節(jié)省系統(tǒng)功率消耗，以達 到節(jié)能省電的目的。本發(fā)明的再一目的是提出一種可實時調(diào)整頻率升降的省電式觸發(fā)控制裝置及方 法，其可在超頻競技實施不同的應(yīng)用程序時，無須一直使用固定的頻率執(zhí)行，可視每個項目 的系統(tǒng)負載再給予實時性的微調(diào)。為達到上述目的，本發(fā)明提出的可實時調(diào)整頻率升降的省電式觸發(fā)控制裝置，其 包括有一信號控制單元，包含二信號輸入端，并根據(jù)使用者觸發(fā)次數(shù)分別產(chǎn)生對應(yīng)次數(shù)的 遞增觸發(fā)信號或遞減觸發(fā)信號；并有一計數(shù)控制單元用以計數(shù)接收到的遞增觸發(fā)信號或遞 減觸發(fā)信號的次數(shù)；以及一時鐘產(chǎn)生器根據(jù)計數(shù)控制單元所計數(shù)的遞增觸發(fā)信號或遞減觸 發(fā)信號的次數(shù)，分別線性遞增或遞減輸出頻率給CPU芯片組。其中，此觸發(fā)控制裝置還包括一電源控制器，連接信號控制單元，以根據(jù)上述的遞 增觸發(fā)信號或遞減觸發(fā)信號的次數(shù)，分別線性遞增或遞減輸出電壓。且電源控制器可利用 內(nèi)建的計數(shù)控制器或是外部計數(shù)控制器，來計數(shù)遞增觸發(fā)信號或遞減觸發(fā)信號的次數(shù)。除了上述調(diào)整頻率的觸發(fā)控制裝置之外，本發(fā)明還提出一種觸發(fā)控制方法，可用 以實時調(diào)整頻率/電壓升降，此方法包括下列步驟于升頻階段中觸發(fā)第一信號輸入端，以根據(jù)觸發(fā)次數(shù)產(chǎn)生對應(yīng)次數(shù)的遞增觸發(fā) 信號；再計算遞增觸發(fā)信號的第一累加次數(shù)；最后根據(jù)此第一累加次數(shù)，對輸出頻率進行 相同次數(shù)的線性遞增。于降頻階段中先觸發(fā)第二信號輸入端，以根據(jù)觸發(fā)次數(shù)產(chǎn)生對應(yīng)次數(shù)的遞減觸 發(fā)信號；再計算遞減觸發(fā)信號的第二累加次數(shù)；最后根據(jù)此第二累加次數(shù)，對輸出頻率進 行相同次數(shù)的線性遞減。其中，于上述升頻階段中，還可根據(jù)第一累加次數(shù)，選擇性對輸出電壓進行線性遞
6增；以及于上述降頻階段中，還可根據(jù)第二累加次數(shù)，選擇性對輸出電壓進行線性遞減。下面藉由結(jié)合附圖對具體實施例的詳細說明，更容易了解本發(fā)明的目的、技術(shù)內(nèi) 容、特點及其所實現(xiàn)的功效。


圖1為現(xiàn)有技術(shù)進行頻率調(diào)整的方塊示意圖。圖2為本發(fā)明的觸發(fā)控制裝置的整體架構(gòu)圖。圖3為本發(fā)明結(jié)合電源管理的觸發(fā)控制裝置的整體架構(gòu)圖。圖4為本發(fā)明的頻率觸發(fā)控制裝置的方塊示意圖。圖5為本發(fā)明的電壓觸發(fā)控制裝置的方塊示意圖。圖6為本發(fā)明的電壓觸發(fā)控制裝置的另一實施例的方塊示意圖。圖7為本發(fā)明于每四個脈沖循環(huán)產(chǎn)生一個可改變輸出電源的脈沖的示意圖。附圖符號說明10確認鍵14寄存器20信號控制單元201第一信號輸入端202第一觸控界面22計數(shù)控制單元221邏輯控制器23外部計數(shù)控制器231計數(shù)器233數(shù)字模擬轉(zhuǎn)換器24時鐘產(chǎn)生器241存儲器243鎖相回路245輸出緩沖器25計數(shù)控制器251計數(shù)器253數(shù)字模擬轉(zhuǎn)換器26電源控制器28CPU 芯片組30微控制芯片32時鐘產(chǎn)生芯片34電源控制芯片
具體實施例方式本發(fā)明是利用外部的操作控制，達到實時線性調(diào)整系統(tǒng)的頻率或電壓升降，以期 在計算機系統(tǒng)任何狀態(tài)下，讓使用者皆可視實際使用情況，來實時性的提升系統(tǒng)效能或?qū)?br> 7
12固件控制器 16時鐘產(chǎn)生器
203第二信號輸入端 204第二觸控界面
222計數(shù)器
232寄存器
242可編程分頻器 244時鐘分頻器
252寄存器時性的升降頻率或電壓，以達到動態(tài)調(diào)整及省電的雙重目的。本發(fā)明的省電式觸發(fā)控制裝置的整體架構(gòu)圖，如圖2所示，此觸發(fā)控制裝置包括 有一信號控制單元20，具有二信號輸入端，第一信號輸入端201及第二信號輸入端203，例 如觸控接口、按鈕或按鍵，此第一信號輸入端201可根據(jù)觸發(fā)次數(shù)產(chǎn)生相同次數(shù)的遞增觸 發(fā)信號，且第二信號輸入端203亦可根據(jù)觸發(fā)次數(shù)產(chǎn)生相同次數(shù)的遞減觸發(fā)信號。一計數(shù) 控制單元22電連接至信號控制單元20，以計數(shù)其接收到的遞增觸發(fā)信號或遞減觸發(fā)信號 的次數(shù)。此時，一時鐘產(chǎn)生器24可根據(jù)計數(shù)控制單元22所計數(shù)的遞增觸發(fā)信號或遞減觸 發(fā)信號的次數(shù)，進而分別線性遞增或遞減一固定頻率幅度后的輸出頻率至CPU芯片組28。 另一方面，一電源控制器26亦可連接第一信號輸入端201及第二信號輸入端203，并根據(jù)內(nèi) 建的計數(shù)控制器或外部計數(shù)控制器所計數(shù)的遞增觸發(fā)信號或遞減觸發(fā)信號的次數(shù)，進而分 別線性遞增或遞減一固定電壓幅度后的輸出電壓至CPU芯片組28。其中，當?shù)谝恍盘栞斎攵?01及第二信號輸入端203同時被使用者觸控按下時，輸 出頻率或該輸出電壓的值即可回到系統(tǒng)初始狀態(tài)的默認值。且基于安全性考慮，可同時設(shè) 計限制最高和最低頻率跟電壓點，以有效保護系統(tǒng)。再者，上述的計數(shù)控制單元22設(shè)計為一獨立的外部電路，以分別傳送信號至時鐘 產(chǎn)生器24或電源控制器26 ；除此之外，本發(fā)明亦可將計數(shù)控制單元22直接內(nèi)建至時鐘產(chǎn) 生器24之中，以整合至同一時鐘產(chǎn)生芯片中；當然，計數(shù)控制單元22亦可另外直接內(nèi)建至 電源控制器26中，以整合至同一電源控制芯片中，使時鐘產(chǎn)生器24與電源控制器26各自 具有其內(nèi)建的計數(shù)控制單元22。為了有效控管系統(tǒng)電力，尤其是筆記型計算機的電池電量，還可配合設(shè)置一微控 制芯片30，例如8051芯片，如圖3所示，微控制芯片30電連接至計數(shù)控制單元22，此微控 制芯片30可自動檢測系統(tǒng)電力，當系統(tǒng)電力不足時，微控制芯片30產(chǎn)生遞減觸發(fā)信號至計 數(shù)控制單元22，進而使時鐘產(chǎn)生器24自動遞減輸出頻率，或是使電源控制器26自動遞減輸 出電壓。另外，此微控制芯片30亦可根據(jù)系統(tǒng)中執(zhí)行的應(yīng)用程序所造成的系統(tǒng)負載來產(chǎn)生 遞增觸發(fā)信號或遞減觸發(fā)信號至計數(shù)控制單元22，進而使時鐘產(chǎn)生器24自動遞增或遞減 輸出頻率，或是使電源控制器26自動遞增或遞減輸出電壓。藉此，可有效對計算機系統(tǒng)進 行更進一步的電源管理，以達到省電的目的。以下即針對本發(fā)明的省電式觸發(fā)控制裝置應(yīng)用于調(diào)整頻率或電壓升降的實施例， 其中，下面各實施例是以第一觸控接口與第二觸控接口分別作為第一信號輸入端及第二信 號輸入端，并以正緣觸發(fā)信號和負緣觸發(fā)信號分別作為遞增觸發(fā)信號和遞減觸發(fā)信號，以 此作為較佳范例，來進一步詳細說明本發(fā)明的技術(shù)。首先，請參閱圖4，為本發(fā)明可實時調(diào)整頻率升降的觸發(fā)控制裝置的方塊示意 圖。如圖所示，此頻率觸發(fā)控制裝置是將計數(shù)控制單元22及時鐘產(chǎn)生器24直接整合在 同一時鐘產(chǎn)生芯片32中；計數(shù)控制單元22還包含有一邏輯控制器221，其接收第一觸控 接口 202的正緣觸發(fā)信號或第二觸控接口 204的負緣觸發(fā)信號，以及連接此邏輯控制器 221的一計數(shù)器222，用以計數(shù)正緣觸發(fā)信號或負緣觸發(fā)信號的次數(shù)。時鐘產(chǎn)生器24則包 含有一存儲器241，用以儲存預(yù)設(shè)輸出電壓，并記錄遞增或遞減的次數(shù)，使一可編程分頻器 (programmable divider) 242根據(jù)此計數(shù)次數(shù)將數(shù)值改變后，經(jīng)鎖相回路243的處理，時鐘 分頻器(clock divider) 244的分頻后，經(jīng)輸出緩沖器245后，產(chǎn)生輸出頻率給CPU芯片組。當然時鐘產(chǎn)生器24除了上述的架構(gòu)外，還可使用目前現(xiàn)有的其它架構(gòu)或芯片。此頻率觸發(fā)控制裝置的詳細控制方法，詳述流程如后。于升頻階段中使用者觸控第一觸控接口 202，以根據(jù)觸控次數(shù)產(chǎn)生對應(yīng)次數(shù)的正緣觸發(fā)信號至 邏輯控制單元221 ；計數(shù)器222計算產(chǎn)生正緣觸發(fā)信號的第一累加次數(shù)；以及時鐘產(chǎn)生器24根據(jù)此第一累加次數(shù)，以一固定頻率幅度對輸出頻率進行相同次 數(shù)的線性遞增，以產(chǎn)生使用者所需的輸出頻率。于降頻階段中使用者觸控第二觸控接口 204，以根據(jù)觸控次數(shù)產(chǎn)生對應(yīng)次數(shù)的負緣觸發(fā)信號至 邏輯控制單元221 ；計數(shù)器222計算負緣觸發(fā)信號的第二累加次數(shù)；以及時鐘產(chǎn)生器24根據(jù)此第二累加次數(shù)，以一固定頻率幅度對輸出頻率進行相同次 數(shù)的線性遞減，以產(chǎn)生使用者所需的輸出頻率。其中，在上述升頻階段或降頻階段中，皆可于系統(tǒng)任何狀態(tài)下進行，亦可實時依使 用者需求，隨機升頻或降頻，使用相當具備彈性。請參閱圖5所示，圖5為本發(fā)明可實時調(diào)整電壓升降的觸發(fā)控制裝置的方塊示意 圖。如圖所示，此電壓觸發(fā)控制裝置包含一外部計數(shù)控制器23及一電源控制器26，且此外 部計數(shù)控制器23為一獨立的外部計數(shù)控制器。外部計數(shù)控制器23還包含有一計數(shù)器231， 其計數(shù)第一觸控界面202的正緣觸發(fā)信號或第二觸控界面204的負緣觸發(fā)信號的次數(shù)；一 寄存器232用以儲存預(yù)設(shè)輸出電壓；以及一數(shù)字模擬轉(zhuǎn)換器233，其根據(jù)計數(shù)器231計數(shù)的 次數(shù)與預(yù)設(shè)輸出電壓，改變內(nèi)部參考電壓，使外部計數(shù)控制器23去改變電源控制器26，使 其線性遞增或遞減輸出電壓。隨后產(chǎn)生輸出電壓給CPU芯片組。此電壓觸發(fā)控制裝置的詳細控制方法，詳述流程如后。于升壓階段中使用者觸控第一觸控接口 202，以根據(jù)觸控次數(shù)產(chǎn)生對應(yīng)次數(shù)的正緣觸發(fā)信號至 外部計數(shù)控制器23 ；外部計數(shù)控制器23計算產(chǎn)生正緣觸發(fā)信號的第一累加次數(shù)；以及電源控制器26根據(jù)此第一累加次數(shù)，以一固定電壓幅度對輸出電壓進行相同次 數(shù)的線性遞增，以產(chǎn)生使用者所需的輸出電壓。于降壓階段中使用者觸控第二觸控接口 204，以根據(jù)觸控次數(shù)產(chǎn)生對應(yīng)次數(shù)的負緣觸發(fā)信號至 外部計數(shù)控制器23 ；外部計數(shù)控制器23計算負緣觸發(fā)信號的第二累加次數(shù)；以及電源控制器26根據(jù)此第二累加次數(shù)，以一固定電壓幅度對輸出頻率進行相同次 數(shù)的線性遞減，以產(chǎn)生使用者所需的輸出電壓。其中，在上述升壓階段或降壓階段中，皆可于系統(tǒng)任何狀態(tài)下進行，亦可實時依使 用者需求，隨機升壓或降壓，使用亦具備彈性。圖5所述的實施例是利用一外部計數(shù)控制器配合一現(xiàn)有的電源控制器來實現(xiàn)，除
9此之外，此電壓觸發(fā)控制裝置可將計數(shù)控制器25及電源控制器26直接整合在同一電源控 制芯片34中，如圖6所示，內(nèi)建的計數(shù)控制器25亦包含有計數(shù)器251、寄存器252及數(shù)字模 擬轉(zhuǎn)換器233，其余詳細操作與方法皆與圖5相同，故此不再贅述。再者，時鐘產(chǎn)生器可搭配電源控制器一起，當時鐘產(chǎn)生器升頻降頻時，電源控制器 亦可以跟著一起升壓降壓，但為避免頻率每上升一階，電壓就要上升一階而造成電壓變化 幅度會太大。例如當頻率從133MHz每次增加IMHz到233MHz時，共有100階，亦即上面所 述的100次數(shù)；若假設(shè)初始電壓為1. 5V，電壓一階為0. 01V，則0. 01x100 = IV，頻率到達 233MHz,電壓競已高達2. 5V，若系統(tǒng)的最高承受電壓為2V，就會造成系統(tǒng)裝置損毀或過熱； 所以可以在接收到N個正緣觸發(fā)信號或負緣觸發(fā)信號后，電源控制器才會遞增或遞減一次 該輸出電壓。如圖2所示，電源控制器26接收信號控制單元20的信號，計數(shù)控制單元22 觸發(fā)時鐘產(chǎn)生器24的同時，可以選擇每N個脈沖循環(huán)(Pulse cycle)，只做一次輸出電源的 改變，如圖7所示，是以每四個脈沖循環(huán)產(chǎn)生一個可改變輸出電壓的脈沖。因此，本發(fā)明藉由上述揭示的內(nèi)容，可實時超頻，以無上限的往上累加到時鐘產(chǎn)生 器的最高限度。不需要通過任何軟件固件中斷影響系統(tǒng)效能，故可解決現(xiàn)有技術(shù)利用硬件 和固件以及總線等的問題。其次，本發(fā)明主要由外部硬件直接控制時鐘產(chǎn)生器或電源控制 器，反應(yīng)速度快，可直接改變頻率高低及系統(tǒng)電源高低，不需要通過總線(SMBUS)。再者，本 發(fā)明還可實時手動降頻降壓，可彈性的立即降低系統(tǒng)功耗；更不需要軟件固件的開發(fā)工時。特別是，由于許多主機板超頻在系統(tǒng)開機(未進入操作系統(tǒng)Windows前)可達到 一高點，但在進入Windows的過程中容易死機，所以可以先藉由現(xiàn)有的超頻技術(shù)調(diào)整至一 個可進windows后的適當頻率，然后在Windows下再通過本發(fā)明的外部硬件直接控制微調(diào) 向上累加到期望的頻率，如此，甚至可比原先未進入windows前達到更高點的頻率。另外， 在Windows下調(diào)到一個頻率高點值后，也不一定能執(zhí)行一些耗費較大系統(tǒng)資源，負載重的 軟件程序，所以亦可利用本發(fā)明的特性在執(zhí)行軟件程序時候，再做實時性的頻率調(diào)低調(diào)高， 并可搭配實時性的電壓升降控制，讓使用者使用更加有彈性且操作簡單方便。以上所述的實施例僅是為了說明本發(fā)明的技術(shù)思想及特點，其目的是使本領(lǐng)域的 技術(shù)人員能夠了解本發(fā)明的內(nèi)容并據(jù)以實施，而不能以此限定本發(fā)明的專利范圍，凡依本 發(fā)明所揭示的精神所作的均等變化或修飾，仍應(yīng)涵蓋在本發(fā)明的專利范圍內(nèi)。
權(quán)利要求
一種可實時調(diào)整頻率升降的省電式觸發(fā)控制裝置，包括一信號控制單元，包含至少二信號輸入端，可根據(jù)觸發(fā)次數(shù)分別產(chǎn)生對應(yīng)次數(shù)的遞增觸發(fā)信號或遞減觸發(fā)信號；一計數(shù)控制單元，連接該信號控制單元，以計數(shù)接收到該遞增觸發(fā)信號或該遞減觸發(fā)信號的次數(shù)；以及一時鐘產(chǎn)生器，其根據(jù)該計數(shù)控制單元所計數(shù)的該遞增觸發(fā)信號或遞減觸發(fā)信號的次數(shù)，分別線性遞增或遞減輸出頻率。
2.如權(quán)利要求1所述的省電式觸發(fā)控制裝置，其中該輸出頻率為CPU芯片組的外頻。
3.如權(quán)利要求1所述的省電式觸發(fā)控制裝置，其中該二信號輸入端分別為第一信號輸 入端及第二信號輸入端，該第一信號輸入端可根據(jù)觸控次數(shù)產(chǎn)生相同次數(shù)的該遞增觸發(fā)信 號，以及該第二信號輸入端可根據(jù)觸控次數(shù)產(chǎn)生相同次數(shù)的該遞減觸發(fā)信號。
4.如權(quán)利要求3所述的省電式觸發(fā)控制裝置，其中該第一信號輸入端及該第二信號輸 入端為一觸控接口、按鈕或按鍵。
5.如權(quán)利要求3所述的省電式觸發(fā)控制裝置，其中該二信號輸入端同時被觸控時，該 輸出頻率即回到初始狀態(tài)的默認值。
6.如權(quán)利要求1所述的省電式觸發(fā)控制裝置，其中該計數(shù)控制單元及該時鐘產(chǎn)生器整 合至同一芯片中。
7.如權(quán)利要求1所述的省電式觸發(fā)控制裝置，其中該計數(shù)控制單元還包括一邏輯控制器，其接收該觸控接口的該遞增觸發(fā)信號或該遞減觸發(fā)信號；以及一計數(shù)器，連接該邏輯控制器，以計數(shù)該遞增觸發(fā)信號或該遞減觸發(fā)信號的次數(shù)。
8.如權(quán)利要求1所述的省電式觸發(fā)控制裝置，其中每產(chǎn)生一次該遞增觸發(fā)信號或遞減 觸發(fā)信號，該時鐘產(chǎn)生器遞增或遞減該輸出頻率的一固定頻率幅度。
9.如權(quán)利要求1所述的省電式觸發(fā)控制裝置，還包括一電源控制器，連接該信號控制 單元，該電源控制器可根據(jù)該遞增觸發(fā)信號或該遞減觸發(fā)信號的次數(shù)，分別線性遞增或遞 減輸出電壓。
10.如權(quán)利要求9所述的省電式觸發(fā)控制裝置，其中該電源控制器在接收到N個該遞增 觸發(fā)信號或該遞減觸發(fā)信號后，才遞增或遞減一次該輸出電壓。
11.如權(quán)利要求9所述的省電式觸發(fā)控制裝置，其中該電源控制器內(nèi)建有一計數(shù)控制ο
12.如權(quán)利要求9所述的省電式觸發(fā)控制裝置，其中該計數(shù)控制器還包括一計數(shù)器，其計數(shù)該觸控接口的該遞增觸發(fā)信號或該遞減觸發(fā)信號的次數(shù)；一寄存器，用以儲存預(yù)設(shè)輸出電壓；以及一數(shù)字模擬轉(zhuǎn)換器，其根據(jù)該計數(shù)器計數(shù)的次數(shù)與該預(yù)設(shè)輸出電壓，改變內(nèi)部參考電 壓，使該電源控制器線性遞增或遞減該輸出電壓。
13.如權(quán)利要求1所述的省電式觸發(fā)控制裝置，還包括一電源控制器及一外部計數(shù)控 制器，該外部計數(shù)控制器連接該信號控制單元，使該外部計數(shù)控制器可根據(jù)該遞增觸發(fā)信 號或該遞減觸發(fā)信號的次數(shù)，改變該電源控制器的輸出電壓，使其線性遞增或遞減該輸出 電壓。
14.如權(quán)利要求13所述的省電式觸發(fā)控制裝置，其中該外部計數(shù)控制器在接收到N個該遞增觸發(fā)信號或該遞減觸發(fā)信號后，該電源控制器才會遞增或遞減一次該輸出電壓。
15.如權(quán)利要求10所述的省電式觸發(fā)控制裝置，其中每產(chǎn)生N個該遞增觸發(fā)信號或該 遞減觸發(fā)信號，該電源控制器會遞增或遞減該輸出電壓的一固定電壓幅度。
16.如權(quán)利要求14所述的省電式觸發(fā)控制裝置，其中每產(chǎn)生N個該遞增觸發(fā)信號或該 遞減觸發(fā)信號，該電源控制器會遞增或遞減該輸出電壓的一固定電壓幅度。
17.如權(quán)利要求13所述的省電式觸發(fā)控制裝置，其中該外部計數(shù)控制器還包括 一計數(shù)器，其計數(shù)該觸控接口的該遞增觸發(fā)信號或該遞減觸發(fā)信號的次數(shù)； 一寄存器，用以儲存預(yù)設(shè)輸出電壓；以及一數(shù)字模擬轉(zhuǎn)換器，其根據(jù)該計數(shù)器計數(shù)的次數(shù)與該預(yù)設(shè)輸出電壓，改變內(nèi)部參考電 壓，使該電源控制器線性遞增或遞減該輸出電壓。
18.如權(quán)利要求9所述的省電式觸發(fā)控制裝置，其中該二信號輸入端同時被觸控時，該 輸出電壓即回到初始狀態(tài)的默認值。
19.如權(quán)利要求13所述的省電式觸發(fā)控制裝置，其中該二信號輸入端同時被觸控時， 該輸出電壓即回到初始狀態(tài)的默認值。
20.如權(quán)利要求1所述的省電式觸發(fā)控制裝置，還包括一微控制芯片，電連接該計數(shù)控 制單元，該微控制芯片可自動檢測系統(tǒng)電力，使該系統(tǒng)電力不足時，該微控制芯片產(chǎn)生遞減 觸發(fā)信號至該計數(shù)控制單元，進而使該時鐘產(chǎn)生器自動遞減該輸出頻率。
21.如權(quán)利要求1所述的省電式觸發(fā)控制裝置，還包括一微控制芯片，電連接該計數(shù)控 制單元，以根據(jù)系統(tǒng)中執(zhí)行的應(yīng)用程序所造成的系統(tǒng)負載來產(chǎn)生遞增觸發(fā)信號或遞減觸發(fā) 信號至該計數(shù)控制單元，進而使該時鐘產(chǎn)生器自動遞增或遞減該輸出頻率。
22.如權(quán)利要求1所述的省電式觸發(fā)控制裝置，其中該遞增觸發(fā)信號為一正緣觸發(fā)信 號，且該遞減觸發(fā)信號為一負緣觸發(fā)信號。
23.一種可實時調(diào)整頻率升降的觸發(fā)控制方法，包括下列步驟 于升頻階段中觸發(fā)第一信號輸入端，以根據(jù)觸發(fā)次數(shù)產(chǎn)生對應(yīng)次數(shù)的遞增觸發(fā)信號； 計算該遞增觸發(fā)信號的第一累加次數(shù)；以及 根據(jù)該第一累加次數(shù)，對輸出頻率進行相同次數(shù)的線性遞增；以及 于降頻階段中觸發(fā)第二信號輸入端，以根據(jù)觸發(fā)次數(shù)產(chǎn)生對應(yīng)次數(shù)的遞減觸發(fā)信號； 計算該遞減觸發(fā)信號的第二累加次數(shù)；以及 根據(jù)該第二累加次數(shù)，對該輸出頻率進行相同次數(shù)的線性遞減。
24.如權(quán)利要求23所述的觸發(fā)控制方法，其中該輸出頻率為CPU芯片組的外頻。
25.如權(quán)利要求23所述的觸發(fā)控制方法，其中該第一信號輸入端及該第二信號輸入端 為一觸控接口、按鈕或按鍵。
26.如權(quán)利要求23所述的觸發(fā)控制方法，還包括同時觸控該第一信號輸入端及該第二 信號輸入端，使該輸出頻率回到初始狀態(tài)的默認值。
27.如權(quán)利要求23所述的觸發(fā)控制方法，其中該線性遞增每次遞增該輸出頻率的一固 定頻率幅度。
28.如權(quán)利要求23所述的觸發(fā)控制方法，其中該線性遞減每次遞減該輸出頻率的一固定頻率幅度。
29.如權(quán)利要求23所述的觸發(fā)控制方法，其中于該升頻階段中，還可根據(jù)該第一累加 次數(shù)，對輸出電壓進行線性遞增。
30.如權(quán)利要求29所述的觸發(fā)控制方法，其中該第一累加次數(shù)中每N個次數(shù)，該輸出電 壓遞增一固定電壓幅度。
31.如權(quán)利要求23所述的觸發(fā)控制方法，其中于該降頻階段中，還可根據(jù)該第二累加 次數(shù)，對輸出電壓進行線性遞減。
32.如權(quán)利要求31所述的觸發(fā)控制方法，其中該第二累加次數(shù)中每N個次數(shù)，該輸出電 壓遞減一固定電壓幅度。
33.如權(quán)利要求23所述的觸發(fā)控制方法，其中該遞增觸發(fā)信號為一正緣觸發(fā)信號，且 該遞減觸發(fā)信號為一負緣觸發(fā)信號。
全文摘要
本發(fā)明揭示一種可實時調(diào)整頻率升降的省電式觸發(fā)控制裝置及方法，其是利用一信號控制單元中的至少二信號輸入端受到觸發(fā)的次數(shù)分別產(chǎn)生對應(yīng)次數(shù)的遞增觸發(fā)信號或遞減觸發(fā)信號；再利用一計數(shù)控制單元計數(shù)接收到的遞增觸發(fā)信號或遞減觸發(fā)信號的次數(shù)；最后藉由一時鐘產(chǎn)生器根據(jù)所計數(shù)的遞增觸發(fā)信號或遞減觸發(fā)信號的次數(shù)，分別線性遞增或遞減輸出頻率；還可同時配合電源控制器來調(diào)整輸出電壓。故本發(fā)明可在系統(tǒng)任何狀態(tài)下，藉由外部的控制，實時線性調(diào)整系統(tǒng)的頻率/電壓，還可藉此達到節(jié)能省電的目的。
文檔編號H03L7/00GK101931384SQ200910204210
公開日2010年12月29日 申請日期2009年10月14日 優(yōu)先權(quán)日2009年6月22日
發(fā)明者張中行 申請人:張中行