專利名稱：具有多個(gè)壓控振蕩器的鎖相環(huán)電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及集成電路，且更具體地涉及集成電路上的電路，其 允許幾個(gè)壓控振蕩器中的一個(gè)可選擇地切換到在電路如鎖相環(huán)中 使用。
背景技術(shù)：
數(shù)字集成電路通常包含模擬電路。例如， 一些數(shù)字集成電路包 含模擬鎖相環(huán)電路。模擬鎖相環(huán)電路可用作時(shí)鐘和數(shù)據(jù)恢復(fù)電路 或其他電路的一部分。
在某些類型的電路中，如可編程邏輯電路，邏輯設(shè)計(jì)者可具有 將鎖相環(huán)電路用于多種潛在應(yīng)用的選項(xiàng)。例如，根據(jù)設(shè)計(jì)者的需
要，鎖相環(huán)電路可用作同步光纖網(wǎng)(SONET)收發(fā)器的一部分或 用作千兆比特以太網(wǎng)收發(fā)器的 一部分。這些電路可具有不同的工 作要求。例如，SONET電路可能需要很低的相位噪聲，而這可
一個(gè)例子是可調(diào)用VCO以提供不同的自由運(yùn)行頻率。
鎖相環(huán)電路可包含壓控振蕩器。在壓控振蕩器中，功耗和相 位噪聲之間一般有折衷。注意，與在PLL(鎖相環(huán))環(huán)境中VCO (壓控振蕩器)相關(guān)的功耗一般是固定量。因此，設(shè)計(jì)具有嚴(yán)格 的低相位噪聲、消耗相當(dāng)多功率的PLL對(duì)于不嚴(yán)格要求相位噪 聲的應(yīng)用則是浪費(fèi)。相反，如果VCO設(shè)計(jì)為低功率器件，在更 嚴(yán)格的應(yīng)用中它可能不滿足相位噪聲要求。下面是一個(gè)例子。
當(dāng)收發(fā)器如SONET收發(fā)器要求低相位噪聲，可能必須為該 收發(fā)器使用消耗相當(dāng)大量功率的鎖相環(huán)和壓控振蕩器設(shè)計(jì)。然而 當(dāng)收發(fā)器如千兆比特以太網(wǎng)收發(fā)器不要求同樣的低相位噪聲時(shí)，使用';肖耗較少功率的壓控振蕩器和鎖坤目環(huán)設(shè)計(jì)可節(jié)省功率。
為了使功耗最小，同時(shí)滿足所需的性能水平，常規(guī)的集成電 路有時(shí)使用具有多個(gè)鎖相環(huán)的布置，每個(gè)具有相應(yīng)最優(yōu)的壓控振 蕩器。這種類型的布置使得可以用適當(dāng)定制的鎖相環(huán)電路操作集 成電路，但是導(dǎo)致重復(fù)且因此消耗了大量的電路面積。 因此需要提供改進(jìn)的方法，以在集成電路上實(shí)現(xiàn)振蕩器電路。

發(fā)明內(nèi)容
根據(jù)本發(fā)明，提供了可配置壓控振蕩器電路。可配置壓控振蕩 器電路可由并聯(lián)的多個(gè)壓控振蕩器形成。切換電路可用于將所需的 壓控振蕩器之一切換為使用。這個(gè)布置允許提供多個(gè)壓控振蕩器， 其中每一個(gè)為潛在的不同應(yīng)用而優(yōu)化(例如，不同頻率、噪聲水平、
功耗水平等)。
可配置壓控振蕩器電路可用在任何適合的電路中。例如，可配 置壓控振蕩器電路可用在可配置鎖相環(huán)中。
鎖相環(huán)電路可包括具有緩沖器輸出的緩沖器以及具有輸入和輸 出的復(fù)用器。鎖相環(huán)電路可包括并聯(lián)的多個(gè)壓控振蕩器。每個(gè)壓控 振蕩器可被施加于該壓控振蕩器的控制輸入的控制信號(hào)所控制。每 個(gè)壓控振蕩器的控制輸入可連接到緩沖器輸出。每個(gè)壓控振蕩器的 輸出可連接到對(duì)應(yīng)的復(fù)用器輸入之一。復(fù)用器可調(diào)節(jié)為將所需的其 輸入之一連接到其輸出，因此選擇哪個(gè)壓控振蕩器用于操作鎖相環(huán)。
斷電晶體管可用于禁用不用的壓控振蕩器以節(jié)約功率。斷電晶 體管和復(fù)用器可被來(lái)自可編程元件的靜態(tài)控制信號(hào)控制。
壓控振蕩器中的一個(gè)或多個(gè)可使用單獨(dú)的集成電路實(shí)現(xiàn)。單獨(dú)
的集成電路可用穿透芯片的通孔(through-chip via )也稱為穿透硅的 通孑L (through-silicon via) ( TSV )連接到鎖相環(huán)電路的其余部分在 其中實(shí)現(xiàn)的集成電路。
通過(guò)附圖和優(yōu)選實(shí)施例的下列詳細(xì)說(shuō)明，本發(fā)明的其他特征、本質(zhì)和各種優(yōu)點(diǎn)將更明顯。


圖1所示為常規(guī)鎖相環(huán)。
圖2所示為包含多個(gè)鎖相環(huán)的常規(guī)集成電路。
圖3所示為根據(jù)本發(fā)明的一個(gè)實(shí)施例，包含可配置壓控振蕩器 電路的集成電路。
圖4所示為根據(jù)本發(fā)明的一個(gè)實(shí)施例，包含可配置壓控振蕩器 電路的鎖相環(huán)。
圖5所示為根據(jù)本發(fā)明的一個(gè)實(shí)施例，可用于向圖4所示類型 的鎖相環(huán)中的多個(gè)并聯(lián)的壓控振蕩器饋送控制信號(hào)的示例緩沖器。
圖6所示為根據(jù)本發(fā)明的一個(gè)實(shí)施例，可用于將所需的壓控振 蕩器切換到在鎖相環(huán)中使用的示例復(fù)用器。
圖7所示為根據(jù)本發(fā)明的一個(gè)實(shí)施例的示例系統(tǒng)，其中使用外 部集成電路提供用于可調(diào)鎖相環(huán)的一個(gè)或多個(gè)壓控振蕩器。
圖8所示為根據(jù)本發(fā)明的一個(gè)實(shí)施例，圖7所示類型的示例系 統(tǒng)的截面?zhèn)纫灰妶D。
具體實(shí)施例方式
本發(fā)明涉及包含振蕩器電路的集成電路。振蕩器電路可以是鎖 相環(huán)電路中的壓控振蕩器電路或其他合適的電路。振蕩器、鎖相環(huán) 電路和其他合適的電路可實(shí)現(xiàn)在一個(gè)或多個(gè)集成電路上。集成電路
可以是，例如，存儲(chǔ)器芯片、數(shù)字信號(hào)處理電路、微處理器、專用 集成電路、可編程邏輯器件集成電路、模數(shù)轉(zhuǎn)換器電路、通信電路、 收發(fā)器電路或可使用壓控振蕩器和鎖相環(huán)的任何其他合適的集成電 路。而鎖相環(huán)可用在時(shí)鐘和數(shù)據(jù)恢復(fù)電路、時(shí)鐘合成器電路或任何 其他合適的電^各中。
圖1示出了常規(guī)的鎖相環(huán)電路30。鎖相環(huán)30包括鑒頻鑒相器 36、電荷泵42、環(huán)路濾波器46、壓控振蕩器50和分頻器56。在這
7個(gè)例子中，鎖相環(huán)30鎖定到輸入信號(hào)IN，如線32上的基準(zhǔn)時(shí)鐘， 且提供相應(yīng)的輸出信號(hào)OUT,如線52上的恢復(fù)時(shí)鐘。
鑒頻鑒相器36對(duì)提供給輸入32的輸入信號(hào)IN與在輸入34接 收的來(lái)自反饋路徑60的反饋信號(hào)FB進(jìn)行比較。鑒頻鑒相器36在輸 出38和40上提供誤差信號(hào)UP和DN。信號(hào)UP和DN是在邏輯高 值和邏輯低值之間變化的數(shù)字信號(hào)。邏輯高值典型地是核心邏輯功 率正電源電壓(例如，l.l伏的Vdd值)，以及邏輯低值典型地是地 (例如，0伏的Vss值)。當(dāng)信號(hào)IN在信號(hào)FB之前(早于)時(shí)， 控制信號(hào)UP和DN具有第一狀態(tài)。例如，UP可以是高以及DN可 以是低。當(dāng)信號(hào)IN在信號(hào)FB之后(晚于)時(shí)，控制信號(hào)具有第二 狀態(tài)(即UP可以是低以及DN可以是高)。鑒頻鑒相器輸出UP和 DN,它們作為對(duì)鎖相環(huán)其余部分的控制信號(hào)。這些控制信號(hào)調(diào)節(jié)從 壓控振蕩器50獲得的反饋信號(hào)的頻率，使得反饋信號(hào)FB的頻率與 信號(hào)IN的頻率相匹配。
來(lái)自鑒頻鑒相器36的輸出信號(hào)UP和DN被提供給電荷泵42的 輸入。電荷泵42產(chǎn)生模擬輸出電流S，其與進(jìn)來(lái)的信號(hào)UP和DN 成比例。信號(hào)S通過(guò)路徑44被提供給環(huán)路濾波器46。環(huán)路濾波器 46過(guò)濾信號(hào)S以去除不需要的頻率成分并通過(guò)線48向壓控振蕩器 50提供相應(yīng)的過(guò)濾電壓V。壓控振蕩器50產(chǎn)生輸出信號(hào)OUT，其 頻率與線48上的電壓V成比例。來(lái)自壓控振蕩器50的輸出信號(hào)可 通過(guò)反饋路徑60反饋到鑒頻筌相器36的輸入34。反饋路徑60可包 括路徑54和58以及分頻器56。分頻器56可用于在輸出信號(hào)OUT 的頻率和輸入信號(hào)IN的頻率之間建立所需的整數(shù)比率。例如，如果 需要產(chǎn)生是輸入信號(hào)IN的頻率的10倍的輸出信號(hào)OUT，在反饋路 徑60中可包括執(zhí)行除以10的分頻器56。
為了適應(yīng)多種潛在的應(yīng)用范圍，例如，從^氐相位噪聲SONET應(yīng) 用到低功率G比特以太網(wǎng)應(yīng)用，常規(guī)集成電路有時(shí)包括多個(gè)鎖相環(huán) 電路。這種布置在圖2中示出。如圖2所示，集成電路62可具有第 一鎖相環(huán)電^各如鎖相環(huán)66和第二鎖相環(huán)如鎖相環(huán)68。每個(gè)鎖相環(huán)可優(yōu)化用于不同應(yīng)用中工作。例如，鎖相環(huán)66 (可能在工作中消耗相 對(duì)大量的功率)可設(shè)計(jì)用于處理SONET信號(hào)，而鎖相環(huán)68 (可能 在工作中消耗相對(duì)少量的功率)可設(shè)計(jì)用于處理千兆比特以太網(wǎng)信 號(hào)。當(dāng)需要執(zhí)行SONET操作時(shí)，鎖相環(huán)66可通電并切換到使用。 當(dāng)需要執(zhí)行千兆比特以太網(wǎng)操作時(shí)，可關(guān)閉鎖相環(huán)66并可打開鎖相 環(huán)68。因?yàn)殒i相環(huán)68比鎖相環(huán)66消耗的功率少(在這個(gè)例子中)， 當(dāng)不需要環(huán)66的低相位噪聲屬性時(shí)用鎖相環(huán)68代替鎖相環(huán)66可減 少集成電路62的功耗。
圖2所示類型的常規(guī)布置可在很多情況下令人滿意地工作。但 是需要在給定的集成電路上提供多個(gè)獨(dú)立的鎖相環(huán)電路可能是浪費(fèi) 的，因?yàn)檫@種方法趨于消耗相對(duì)大量的電路芯片面積。
根據(jù)本發(fā)明，通過(guò)提供可配置鎖相環(huán)電路支持多個(gè)鎖相環(huán)的設(shè) 計(jì)，總資源消耗可最小?？膳渲玫逆i相環(huán)電路可具有共享共同的前 端的多個(gè)個(gè)體壓控振蕩器部分。當(dāng)需要支持有指定要求的操作時(shí)(例 如，低相位噪聲，不同中心，即自由運(yùn)行頻率等)，適應(yīng)該類要求 的壓控振蕩器可切換為在鎖相環(huán)中使用。當(dāng)需要支持有不同要求組 的操作時(shí)，不同的壓控振蕩器之一可切換到在鎖相環(huán)中使用?？删?程邏輯如可編程復(fù)用器電路可用于將所需的壓控振蕩器切換到使 用。
鎖相環(huán)的可編程邏輯和其他電路可實(shí)現(xiàn)在任何合適的集成電路 上。利用一個(gè)示例的布置，在這里作為例子說(shuō)明，可編程邏輯和其 他電路可實(shí)現(xiàn)為可編程集成電路如可編程邏輯器件集成電路的一部分。
圖3示出包含可編程邏輯的示例電路10。電路10可以是，例如， 可編程邏輯器件?？删幊踢壿嬈骷?0可具有輸入-輸出電路12,用 于通過(guò)輸入-輸出管腳14從器件IO輸出信號(hào)以及從其他器件接收信 號(hào)?；ミB資源16如全局和局部垂直和水平導(dǎo)線以及總線可用于在器 件IO上路由信號(hào)?；ミB資源16可包括固定互連(導(dǎo)線)和可編程 互連(即各個(gè)固定互連之間的可編程連4妄)?？删幊踢壿?8可包括組合的和順序的邏輯電路?？删幊踢壿?8 可用于執(zhí)行定制的邏輯功能。可認(rèn)為與互連資源16相關(guān)的可編程互
連是可編程邏輯18的一部分。
可編程邏輯器件10包含可編程元件20?？删幊淘?0可基于 任何合適的技術(shù)。例如，可編程元件可由器件IO上的可編程掩膜通 孔結(jié)構(gòu)形成。利用這種布置，在制造中用定制平版印刷掩膜配置器 件10的可編程邏輯。另一個(gè)例子，可編程元件20可由易失性存儲(chǔ) 器元件如寄存器或隨機(jī)存取存儲(chǔ)器(RAM)單元形成。可編程元件 20也可由非易失性存儲(chǔ)器元件如熔斷器、抗熔斷器、電可編程只讀 存儲(chǔ)器元件等形成。
使用管腳14和輸入/輸出電路12，可向可編程元件20加載配置 數(shù)據(jù)(也稱編程數(shù)據(jù))。 一旦加載，每個(gè)可編程元件可提供控制可 編程邏輯18中相關(guān)邏輯組件狀態(tài)的相應(yīng)的靜態(tài)控制輸出信號(hào)。可編 程元件輸出信號(hào)典型地施加于金屬氧化物半導(dǎo)體(MOS)晶體管的 柵極。這些晶體管可包括可編程組件如復(fù)用器(作為例子)中的n 通道金屬氧化物半導(dǎo)體(NMOS )晶體管和p通道金屬氧化物半導(dǎo)體 (PMOS)晶體管。
可編程元件輸出信號(hào)將它們連接到的晶體管接通或斷開，從而 因此配置可編程邏輯18以執(zhí)行其所需的邏輯功能。當(dāng)可編程元件向 NMOS晶體管(作為例子)供應(yīng)高輸出時(shí)，此晶體管被接通且將邏 輯信號(hào)從其輸入傳送到其輸出。當(dāng)存儲(chǔ)器元件輸出為低時(shí)，此晶體
管被斷開且不傳送邏輯信號(hào)。能以此方式配置晶體管使得可編程邏 輯器件的邏輯被編程以實(shí)現(xiàn)所需的邏輯設(shè)計(jì)。
因?yàn)榭删幊淘?0可存儲(chǔ)配置可編程邏輯中使用的配置數(shù)據(jù)， 可編程元件有時(shí)稱為配置隨機(jī)存取存儲(chǔ)器(CRAM)單元。有時(shí)用 于指可編程元件20的其他術(shù)語(yǔ)包括如存儲(chǔ)器單元、靜態(tài)隨機(jī)存取存 儲(chǔ)器元件或單元、RAM單元、RAM元件、CRAM單元、配置元件、 易失性存儲(chǔ)器元件、非易失性存儲(chǔ)器元件、配置比特等。器件10上 可以有任何合適數(shù)量的可編程元件20 (例如，幾十個(gè)元件、幾百個(gè)元件、幾千個(gè)元件、幾百萬(wàn)個(gè)元件等)。
器件10的電路可用任何合適的架構(gòu)組織。例如，可編程邏輯器
件10的邏輯可組織為一系列較大可編程邏輯區(qū)的行和列，每個(gè)區(qū)包 含多個(gè)較小的邏輯區(qū)。器件10的邏輯資源可通過(guò)互連資源16如相 關(guān)的垂直和水平導(dǎo)體互連。這些導(dǎo)體可包括基本跨越器件IO的全部 的全局導(dǎo)線、跨越器件10的一部分的部分線如二分之一線或四分之 一線、指定長(zhǎng)度的交叉線(例如，足以互連幾個(gè)邏輯區(qū)域)、較小 的局部線或任何其他合適的互連資源布置。如果需要，器件10的邏 輯可布置為更多級(jí)或?qū)?，其中多個(gè)大區(qū)互連以形成更大的邏輯部分。 其他器件布置也可使用不布置為行和列的邏輯。
邏輯18中的可編程元件20可從任<可合適的源加載。在典型的 布置中，可編程元件通過(guò)管腳14和輸入-輸出電路12從稱為配置器 件的外部控制芯片加載。配置器件可包含在加載之前存儲(chǔ)配置數(shù)據(jù) 的可擦除可編程只讀存儲(chǔ)器，或可從單獨(dú)的源(例如，可擦除可編 程只讀存儲(chǔ)器芯片)獲得配置數(shù)據(jù)。
具有可選壓控振蕩器的可調(diào)鎖相環(huán)電路可實(shí)現(xiàn)在集成電路如可
編程邏輯器件10上。圖4示出了具有多個(gè)壓控振蕩器的示例鎖相環(huán) 電路。如圖4所示，鎖相環(huán)70可包括鑒頻鑒相器74、電荷泵80、 環(huán)路濾波器84以及可選分頻器144。可能有多個(gè)壓控振蕩器插入在 環(huán)中的環(huán)路濾波器84和分頻器144之間，如壓控振蕩器98、 100和 102。例如，在鎖相環(huán)70中可能有2個(gè)、3個(gè)、4個(gè)或多于4個(gè)壓控 振蕩器。
緩沖器如緩沖器94可插入在環(huán)路濾波器84的輸出與壓控振蕩 器98、 100和102的輸入之間?？烧{(diào)節(jié)切換電路如復(fù)用器138以選 擇壓控振蕩器98、 100和102中哪一個(gè)用作鎖相環(huán)70的激活壓控振 蕩器。如果需要，可斷電剩余的壓控振蕩器以節(jié)約功率。
在圖4的例子中，鎖相環(huán)70用于鎖定輸入信號(hào)IN如線72上的 基準(zhǔn)時(shí)鐘。鎖相環(huán)70提供相應(yīng)的輸出信號(hào)OUT如輸出線140上的 恢復(fù)時(shí)鐘。鑒頻鑒相器74對(duì)提供給鑒頻鑒相器74的輸入72的輸入信號(hào)IN 與在輸入150接收的來(lái)自反饋路徑148的反饋信號(hào)FB進(jìn)行比較?；?于這個(gè)比較，鑒頻鑒相器74在輸出路徑產(chǎn)生誤差信號(hào)。例如，鑒頻 鑒相器74可在輸出76和78上提供誤差信號(hào)UP和DN。信號(hào)UP和 DN可以以可變長(zhǎng)度的數(shù)字信號(hào)的形式提供。信號(hào)UP和DN是在邏 輯高值(例如，1.1伏的Vdd值或其他合適的正電壓)和邏輯低值(例 如，O伏的地電壓Vss)之間變化的數(shù)字信號(hào)。當(dāng)信號(hào)IN在信號(hào)FB 之前時(shí)，控制信號(hào)UP和DN具有第一狀態(tài)(即，UP可以是高以及 DN可以是低)。當(dāng)信號(hào)IN在信號(hào)FB之后時(shí)，控制信號(hào)具有第二 狀態(tài)(即，UP可以是低以及DN可以是高)。
鑒頻鑒相器輸出UP和DN因此用作鎖相環(huán)電路7 0的控制信號(hào)。 這些控制信號(hào)調(diào)節(jié)從所選壓控振蕩器獲得的反饋信號(hào)FB的頻率。這 保證了反饋信號(hào)FB的頻率鎖定到信號(hào)IN的頻率。
鑒頻鑒相器74產(chǎn)生的輸出信號(hào)UP和DN可被提供給電荷泵80 的輸入。響應(yīng)于信號(hào)UP和DN，電荷泵80可產(chǎn)生模擬輸出信號(hào)I， 信號(hào)I可以是，例如，具有與進(jìn)來(lái)的控制信號(hào)UP和DN的值對(duì)應(yīng)大 小的電流。例如，當(dāng)UP是高且DN是低時(shí)，I的值可上升，而當(dāng)UP 是低且DN是高時(shí)I的值可下降。
路徑82上的信號(hào)I可在環(huán)路濾波器84的輸入^C接收。環(huán)路濾波 器84可包括過(guò)濾信號(hào)I的電路。利用圖4所示的一種合適的布置， 環(huán)路濾波器84可包括由串聯(lián)的電阻器90和電容器Cl形成的RC濾 波器。在這種布置中，電阻器90和電容器CL可串聯(lián)在內(nèi)部環(huán)路濾 波器路徑86和地88之間。環(huán)路濾波器路徑86可/人^各徑82接收信 號(hào)I。電阻器90和電容器Cl可從信號(hào)I去除不需要的頻率成分且可 將信號(hào)I轉(zhuǎn)換為輸出路徑92上的電壓信號(hào)VI。
可選擇CL的電容和電阻器90的電阻以提供在合適的頻率處的 濾波。CL的電容值可以，例如，在幾百pF量級(jí)(作為例子)。電阻 器90的電阻值可以在千歐姆量級(jí)(作為例子)。屯容器Cl可以由 金屬-絕緣體-金屬結(jié)構(gòu)、MOS結(jié)構(gòu)或任何其他合適的結(jié)構(gòu)形成。電
12阻器90可由MOS晶體管結(jié)構(gòu)、多晶硅電阻器結(jié)構(gòu)或任何其他合適 的結(jié)構(gòu)形成。
如圖4所示，環(huán)路濾波器如環(huán)路濾波器84可具有旁路電容Cs。 電容C s可串聯(lián)在內(nèi)部環(huán)路濾波器路徑8 6和地8 8之間且可幫助控制 信號(hào)VI中的波紋。電容Cs的大小典型地小于電容CL的大小。例如， 電容Cs可大約比電容Ct小100倍。電容器Cs可以由金屬-絕緣體-金屬電容器或包含在環(huán)路濾波器 84中的MOS電容器形成或可代表 與環(huán)路濾波器84相關(guān)的寄生旁路電容值。
壓控振蕩器98、 100和102可在可調(diào)電容器(有時(shí)稱為變抗器) 決定的頻率振蕩。例如，可通過(guò)控制電容器122呈現(xiàn)的電容來(lái)控制 壓控振蕩器98振蕩的頻率。環(huán)路濾波器84的適當(dāng)操作要求電容Cs 不被與壓控振蕩器98、 IOO和102相關(guān)的附加電容加載蓋過(guò)。如果 線86上的電容變得太大，環(huán)70的操作動(dòng)力將會(huì)受不利影響(如果 緩沖器94不存在)。因此，緩沖器94優(yōu)選地插入在路徑92與壓控 振蕩器98、 100和102之間。緩沖器94防止可調(diào)電容器如壓控振蕩 器98的電容器122以及振蕩器IOO和102的相應(yīng)可調(diào)電容器的集合 電容過(guò)度增加路徑86上的總旁路電容。
緩沖器94可以是，例如，基于差分對(duì)的隔離跟隨器。例如這些 的緩沖器可具有固有的寬帶寬， 一般比閉環(huán)PLL的環(huán)路帶寬要寬。 因此，為緩沖器94使用基于差分對(duì)的隔離跟隨器可避免對(duì)鎖相環(huán)70 帶寬的不利影響。
緩沖器94可接收輸入92上的控制信號(hào)VI且可在其輸出提供相 應(yīng)的控制信號(hào)V2。緩沖器94可具有單位增益、大于單位增益或小 于單位增益(例如當(dāng)緩沖器94用作衰減器時(shí))。在典型的配置中， 緩沖器94配置為單位增益緩沖器，這樣控制信號(hào)V2的大小與控制 信號(hào)VI的大小相同。
信號(hào)V2從緩沖器94的輸出提供到節(jié)點(diǎn)96。路徑如路徑152可 用于并行將信號(hào)V2分配到多個(gè)壓控振蕩器。每個(gè)壓控振蕩器可具有 對(duì)應(yīng)的接收信號(hào)V2的控制輸入，以及可具有提供對(duì)應(yīng)的輸出信號(hào)的輸出。輸出信號(hào)可提供為單端信號(hào)(即，以地為基準(zhǔn)的信號(hào))或差 分信號(hào)(即，互為基準(zhǔn)的信號(hào))。在圖4的例子中，每個(gè)壓控振蕩
器在一對(duì)相關(guān)的差分輸出線上提供輸出。例如，輸出線136A和136B 可用于將壓控振蕩器98的輸出傳遞到復(fù)用器138的Al和Bl差分 輸入。類似地，輸入A2和B2可用于接收壓控振蕩器100的輸出， 以及輸入AN和BN可用于接收壓控振蕩器102的輸出。如點(diǎn)160 所示，在鎖相環(huán)70中可有任何合適數(shù)量的壓控振蕩器塊，其中每一 個(gè)通過(guò)路徑152在其輸入接收控制信號(hào)V2,以及其中每一個(gè)向復(fù)用 器138的輸入之一提供對(duì)應(yīng)的輸出信號(hào)。
復(fù)用器138可被靜態(tài)控制信號(hào)(例如，在可編程元件20的輸出 的信號(hào)或從可編程元件20的輸出獲得的信號(hào))、動(dòng)態(tài)控制信號(hào)(例 如，實(shí)時(shí)從內(nèi)部控制邏輯或外部控制電路接收的控制信號(hào))、或靜 態(tài)和動(dòng)態(tài)控制信號(hào)所控制。在典型的布置中，配置數(shù)據(jù)被加載到器 件10中的可編程元件20中，配置復(fù)用器138將所需的其輸入之一 連接到其輸出140。可執(zhí)行這個(gè)配置操作使得滿足邏輯設(shè)計(jì)者施加的 性能約束。
鎖相環(huán)7 0中每個(gè)壓控振蕩器優(yōu)選地為不同的應(yīng)用而優(yōu)化。例如， 使用低相位噪聲高功耗架構(gòu)，壓控振蕩器98可被優(yōu)化為處理SONET 信號(hào)，而使用功率更高效的設(shè)計(jì)，壓控振蕩器100可被優(yōu)化為處理 千兆比特以太網(wǎng)信號(hào)。 一個(gè)或更多附加的壓控振蕩器如壓控振蕩器 102還設(shè)計(jì)為可用于處理其他信號(hào)。通常，每個(gè)壓控振蕩器可被優(yōu)化 用于在不同頻率、不同頻率范圍以及不同功耗水平范圍工作。因?yàn)?鎖相環(huán)70的邏輯設(shè)計(jì)者或其他用戶有多個(gè)選擇，通過(guò)適當(dāng)選擇壓控 振蕩器，邏輯設(shè)計(jì)者能滿足性能規(guī)范同時(shí)使功耗最小。如果需要， 可實(shí)時(shí)(例如，使用鎖相環(huán)70的集成電路安裝在系統(tǒng)中之后)調(diào)節(jié) 鎖相環(huán)70的設(shè)置。
每個(gè)壓控振蕩器的振蕩頻率可由對(duì)應(yīng)的可調(diào)電容器控制。例如， 可通過(guò)調(diào)節(jié)電容器122的電容來(lái)調(diào)節(jié)壓控振蕩器98的工作頻率。壓 控振蕩器中的可調(diào)電容器可用任何合適的技術(shù)實(shí)現(xiàn)。例如，可調(diào)電容器可用MOS晶體管結(jié)構(gòu)實(shí)現(xiàn)，其中主體、源極和漏極連接以形成
第一電極以及其中柵極端形成第二電極。也可使用基于p-n結(jié)或其他
合適結(jié)構(gòu)的可調(diào)電容器。
每個(gè)可調(diào)電容器可具有從節(jié)點(diǎn)96接收控制電壓V2的控制輸入。 例如，壓控振蕩器98的可調(diào)電容器122可具有控制輸入如控制輸入 120。控制輸入120可電連接到節(jié)點(diǎn)96且可接收控制電壓V2?？赏?過(guò)控制路徑120上電壓V2的大小來(lái)調(diào)節(jié)電容器122的電容。電容器 122的電容可隨著控制電壓V2的增加而減小，或者如果需要，可使 用電容器結(jié)構(gòu)，其中電容器122的電容隨著電壓V2的增加而增加。 可調(diào)電容器如電容器122有時(shí)稱為變抗器。
不論電容器122使用哪種可調(diào)電容器，通過(guò)信號(hào)V2可實(shí)時(shí)調(diào)節(jié) 電容器122的電容以調(diào)節(jié)鎖相環(huán)70的操作。如圖4所示，每個(gè)壓控 振蕩器可具有以環(huán)連接的反相器，以形成環(huán)振蕩器。通常，可有任 何合適數(shù)量的(例如，2個(gè)反相器、3個(gè)反相器、多于3個(gè)反相器等) 反相器連接在環(huán)中。反相器可以是單端反相器或差分反相器。
可調(diào)電容器如電容器122可用作可變延遲控制元件，控制環(huán)的 振蕩頻率。如圖4布置所示， 一個(gè)或多個(gè)電容器如電容器122可耦 合到環(huán)中的反相器的輸入(作為例子)。
特別地，圖4示出壓控振蕩器98如何包括第一反相器104和第 二反相器106。反相器104可由p通道MOS晶體管108和n通道 MOS晶體管110形成。反相器106可由p通道MOS晶體管112和n 通道MOS晶體管114形成。晶體管108和110可串聯(lián)在正電源節(jié)點(diǎn) 158 (在電壓Vddl )和地端88之間。類似地，晶體管112和114可 串耳關(guān)在正電源節(jié)點(diǎn)158和地88之間。
每個(gè)反相器具有輸入和輸出。例如，反相器104具有輸入124 和輸出116。反相器106具有輸入126和輸出130。通過(guò)i 各徑128和 反相器106的節(jié)點(diǎn)118將反相器104的輸出116連接到反相器106 的輸入126,以及通過(guò)路徑132和反相器104的節(jié)點(diǎn)134將反相器 106的輸出130連接到反相器104的輸入124，反相器104和106連接在環(huán)中。
通過(guò)將電容器122的一端連接到節(jié)點(diǎn)126以及將電容器122的 另一端連接到節(jié)點(diǎn)124，可調(diào)電容器122可連接在輸入節(jié)點(diǎn)124和 126之間。電容器122的控制輸入通過(guò)控制輸入路徑120連接到節(jié)點(diǎn) 96。隨著電容器122的電容變化，由反相器104和106形成的環(huán)振 蕩器的振蕩頻率被相應(yīng)地調(diào)節(jié)。
來(lái)自每個(gè)壓控振蕩器的輸出信號(hào)可被路由到復(fù)用器138的對(duì)應(yīng) 輸入。例如，使用線136A和136B組成的差分路徑，壓控振蕩器98 的輸出可連接到復(fù)用器138的輸入端Al和Bl?？烧{(diào)節(jié)復(fù)用器138 使得其輸入的所選之一連接到其輸出140。例如，當(dāng)需要將壓控振蕩 器98,而不是壓控振蕩器IOO和102,切換為使用時(shí)，可調(diào)節(jié)復(fù)用 器138使得與差分輸入端Al和Bl相關(guān)的輸入信號(hào)被路由到輸出 140。路徑142和146以及反饋路徑148中的可選分頻器144可用于 將信號(hào)從壓控振蕩器98反饋到鑒頻鑒相器74的輸入150。分頻器 144可用于調(diào)節(jié)輸入信號(hào)IN對(duì)輸出信號(hào)OUT的頻率比率。分頻器 144可執(zhí)行整數(shù)N的除。N的值(例如l, 2， 3等)可被動(dòng)態(tài)控制 信號(hào)或來(lái)自可編程元件20的靜態(tài)控制信號(hào)調(diào)節(jié)。
當(dāng)鎖相環(huán)電路70中的指定壓控振蕩器不使用時(shí)，可能需要該振 蕩器斷電以節(jié)約功率。例如，如果鎖相環(huán)電路70包含4個(gè)不同的壓 控振蕩器，4個(gè)振蕩器中的3個(gè)在任何指定的時(shí)間都是關(guān)閉的而激活 的那個(gè)壓控振蕩器可以是通電的。
電路斷電。在圖4的例子中，使用p通道MOS斷電晶體管選擇性地 給激活的壓控振蕩器供電同時(shí)使不用的振蕩器斷電?？梢杂信c每個(gè) 壓控振蕩器相關(guān)的單獨(dú)的斷電晶體管。例如，如圖4所示，壓控振 蕩器98的供電可被斷電晶體管156控制。晶體管156可具有連接到 電源端154的一個(gè)源-漏端。電源端154可接收功率Vdd(例如，0.9-1.2 伏的正電源電壓)。晶體管156可具有連接到正電源節(jié)點(diǎn)158的第 二源-漏端。晶體管156的柵極可接收控制信號(hào)?？刂菩盘?hào)可從動(dòng)態(tài)
16控制電路供應(yīng)或以靜態(tài)控制信號(hào)的形式從可編程元件20供應(yīng)，如圖4所示。當(dāng)晶體管156的柵極接收到邏輯低控制信號(hào)(例如Vss ),晶體 管156接通且壓控振蕩器98的電源電壓Vddl提高到Vdd。在這種 情況下，壓控振蕩器98通電且激活。當(dāng)晶體管156的柵極接收到邏 輯高控制信號(hào)(例如Vdd),晶體管156將斷開。隨著晶體管156 斷開，電源軌Vddl將在節(jié)點(diǎn)154與電源Vdd斷開。這將使壓控振 蕩器98斷電并使它無(wú)效以節(jié)約功率。壓控振蕩器IOO的電源電壓Vdd2和壓控振蕩器102的電源電壓 Vddn可以用對(duì)應(yīng)的斷電晶體管以同樣的方式控制。在鎖相環(huán)70工 作期間，用于控制斷電晶體管的控制比特的模式可用于使壓控振蕩 器中指定的一個(gè)通電，這樣它從節(jié)點(diǎn)96接收控制信號(hào)V2且在其輸 出產(chǎn)生對(duì)復(fù)用器138的輸出信號(hào)，同時(shí)使剩余的壓控振蕩器斷電。 圖4例子中的控制信號(hào)由來(lái)自可編程元件20的控制比特Rl ， R2, ...RN產(chǎn)生，但通常斷電晶體管的柵極的控制信號(hào)可從任何合適 的控制電路(動(dòng)態(tài)的或靜態(tài)的)獲得。可用于圖4的緩沖器94的示例緩沖器電路在圖5中示出。如圖 5所示，緩沖器94可具有p通道MOS晶體管M5,以及p通道MOS 晶體管Ml和M2 (形成差分對(duì))，以及n通道MOS晶體管M3和 M4 (連接為電流鏡以及形成激活負(fù)載)。使用正電源線154上的正 電源Vdd以及地電源端88上的地電源Vss，緩沖器94的電路可被 通電。晶體管M5從電壓基準(zhǔn)接收偏置基準(zhǔn)電壓Vref。產(chǎn)生基準(zhǔn)電 壓Vref的電壓基準(zhǔn)可以是，例如，帶隙電壓基準(zhǔn)如帶隙電壓基準(zhǔn)162, 或者從帶隙基準(zhǔn)得到的或通過(guò)產(chǎn)生偏置電壓的其他方法得到的電 壓。在工作期間，輸出96上的電壓V2響應(yīng)于輸入92上的電壓VI 的變化。可能有與緩沖器94相關(guān)的非單位增益或者緩沖器94可具 有單位增益。當(dāng)需要產(chǎn)生單位增益時(shí)，晶體管M3和M4的強(qiáng)度可以 相等，以及當(dāng)需要產(chǎn)生非單位增益時(shí)，可以不相等。使用非單位增益將調(diào)節(jié)鎖相環(huán)70的環(huán)路增益，以及因此當(dāng)實(shí)現(xiàn)電路70用于指定應(yīng)用時(shí)應(yīng)該考慮。在單位增益的配置中，電壓V2跟蹤輸入電壓VI。例如，考慮 電壓V1略微上升的情況。當(dāng)V1上升時(shí)，流經(jīng)緩沖器94左手側(cè)的 電流Il被晶體管Ml減少。電流源晶體管M5產(chǎn)生恒定電流，所以 當(dāng)L減少時(shí)，流經(jīng)緩沖器94右手側(cè)的電流lR的大小增加相應(yīng)的量。 由于激活負(fù)載的電流鏡屬性，晶體管M4的漏極電流等于電流k。因 為IR增加而經(jīng)過(guò)M4的電流(IL)減少，節(jié)點(diǎn)N1上電壓增加。路徑 164將這個(gè)電壓增加傳遞到節(jié)點(diǎn)166并因此傳遞到輸出路徑96。如 這個(gè)例子所示，輸入92上的電壓增加導(dǎo)致輸出96上相應(yīng)的電壓增 加。類似地，輸入92上的電壓降低導(dǎo)致輸出96上的電壓降低。通 常，輸出96上的電壓V2跟蹤輸入92上的輸入電壓VI。可用于圖4的復(fù)用器138的示例電路示出在圖6中。復(fù)用器138 可具有很多差分輸入電路168，每一個(gè)具有激活負(fù)載AL和一對(duì)輸入 晶體管。輸入電路168可在輸入Al和Bl上從壓控振蕩器98接收 差分輸入信號(hào)(使用晶體管T1和T2)以及可在輸入A2和B2上從 壓控振蕩器100接收差分輸入信號(hào)(使用晶體管T3和T4)。在這 個(gè)例子中，復(fù)用器138配置用于處理來(lái)自2個(gè)對(duì)應(yīng)的壓控振蕩器的 輸入。因此，圖6的復(fù)用器138具有2個(gè)輸入電路168。這只是舉例。 如杲需要，復(fù)用器138中可使用任何合適數(shù)量的輸入電路168。當(dāng)指定的輸入電路168激活時(shí)，它接收的差分輸入信號(hào)導(dǎo)致復(fù) 用器輸出140上相應(yīng)的輸出信號(hào)。為了保證在指定時(shí)間僅一個(gè)需要 的輸入連接到輸出140，通過(guò)對(duì)與那些不需要的輸入相關(guān)的輸入電路 168斷電，禁用不需要的輸入。使用功率晶體管如晶體管T,可執(zhí)行斷電操作。晶體管SW1和 182形成的控制電路可用于在需要時(shí)保證晶體管T完全斷開以及沒 有不需要的泄漏電流流經(jīng)禁用的復(fù)用器路徑。每個(gè)晶體管T可被對(duì) 應(yīng)的動(dòng)態(tài)或靜態(tài)控制信號(hào)控制。如圖6的例子所示，每個(gè)晶體管T 可被相應(yīng)的可編程元件20產(chǎn)生的靜態(tài)控制信號(hào)控制?？删幊淘1的輸出通過(guò)路徑174傳遞到開關(guān)SW1的柵極。 Vbias路徑172可從例如帶隙基準(zhǔn)或通過(guò)其他方法接收電壓基準(zhǔn)。當(dāng) 路徑174上的信號(hào)為低時(shí)，晶體管SW1將斷開以及晶體管TN將斷 開。這將使相關(guān)的輸入電路168斷電。當(dāng)路徑174上的信號(hào)為高時(shí)， 晶體管SW1將接通以及電壓Vbias將施加到晶體管T。在這種情況 下，電流將流入相關(guān)的輸入電路168。該輸入電^各168因此將激活且 將其輸入信號(hào)路由到復(fù)用器輸出140。晶體管182用作上拉晶體管。當(dāng)通過(guò)使路徑174上的信號(hào)為低， 開關(guān)SW1打開時(shí)，路徑176上的低電壓將被反相器178反轉(zhuǎn)，使線 180為高。線180上以及晶體管182的柵極的高信號(hào)將接通晶體管 182。而這將使節(jié)點(diǎn)N2連接到正電源線154。當(dāng)節(jié)點(diǎn)N2連接到電源 線154時(shí)，晶體管T的柵極將被拉高以及晶體管T將完全斷開。因 為晶體管T完全斷開，將沒有不需要的泄漏電流流經(jīng)晶體管T流入 禁用的輸入電^各168。如果需要，使用外部芯片可實(shí)現(xiàn)鎖相環(huán)電路70中壓控振蕩器中 的一個(gè)或多個(gè)。利用這種布置，高頻電路或其他專用電路可用于外 部電壓振蕩器電路。在某些情況下，使用包含鎖相環(huán)電路70的剩余 部分的集成電路上可用的資源，這種電路可能很難或不可能實(shí)現(xiàn)。 例如，高頻壓控振蕩器可使用包含雙極晶體管的外部集成電路實(shí)現(xiàn)， 而筌頻鑒相器、電荷泵、環(huán)路濾波器以及鎖相環(huán)電路70的其他部分 可使用互補(bǔ)金屬氧化物半導(dǎo)體(CMOS)晶體管集成電路實(shí)現(xiàn)。如圖7所示，利用外部壓控振蕩器方案，來(lái)自第一集成電路200 上的鎖相環(huán)電3各206的信號(hào)可通過(guò)輸入-輸出管腳210、 216和218 被路由到第二集成電路204上的壓控振蕩器電路202。輸入-輸出管 腳210、216和218可以是任何合適的輸入-輸出連接器，如焊接凸點(diǎn)、 接觸墊、焊線、這些電連接器的組合等。輸入-輸出管腳210、 216和218可包括在路徑208和222中。路 徑208可用作輸出路徑，其將信號(hào)從集成電路200路由到集成電路 204。路徑222可用作差分輸入路徑，其將信號(hào)從集成電路204路由到集成電路200。管腳218和216可用作路徑222中導(dǎo)線對(duì)中傳導(dǎo)路 徑的一部分。差分路徑222可連接到內(nèi)部差分路徑220。差分路徑 220可用于將信號(hào)從壓控振蕩器202路由到復(fù)用器138的輸入。如果 需要，單端信令方案可用于路徑222和220。如圖7所示，路徑208 可用作集成電路200中路徑152的延伸。路徑152可連接到緩沖器 94的輸出。在圖7的例子中，路徑152示出為向2個(gè)內(nèi)部壓控振蕩器224 和1個(gè)外部壓控振蕩器202的輸入分配信號(hào)。來(lái)自這些壓控振蕩器 中每一個(gè)的輸出信號(hào)然后在復(fù)用器138的輸入被接收。這只是舉例。 可以有任何合適數(shù)量的外部壓控振蕩器，如連接在路徑208和復(fù)用 器138之間的壓控振蕩器202 (例如，l個(gè)、2個(gè)、3個(gè)、多于3個(gè) 等)，以及可以有任何合適數(shù)量的連接在路徑152和復(fù)用器138之 間的內(nèi)部壓控振蕩器224 (例如，無(wú)、l個(gè)、2個(gè)、3個(gè)等)。而且，每個(gè)外部壓控振蕩器202可在單獨(dú)的外部集成電路如集 成電路204上提供，或者多于一個(gè)外部壓控振蕩器可實(shí)現(xiàn)在同一外 部集成電路上。也可使用具有多個(gè)外部集成電路的配置，其中每個(gè) 外部集成電路包含一個(gè)或多個(gè)壓控振蕩器如壓控振蕩器202?？墒褂萌魏魏线m的封裝方案將外部壓控振蕩器電路與鎖相環(huán)的 剩余部分互連。圖8示出了示例的安裝布置。在圖8的例子中，使 用常規(guī)的封裝到硅凸點(diǎn)(package-to-silicon bump ) 226,集成電路200 已安裝到封裝224的表面238上。封裝224可包含內(nèi)部路由線和形 成與外部結(jié)構(gòu)如外部印刷電路板結(jié)構(gòu)連接的墊。接觸墊可形成在封裝224的表面238上以及集成電路200的上表面232上。凸點(diǎn)226 可在這些相應(yīng)的接觸墊之間形成電接觸。可以有任何合適數(shù)量的凸 點(diǎn)226 (例如，幾十、幾百等)。凸點(diǎn)可以形成在陣列中。可使用類似的方案互連集成電路204和集成電路200。特別地， 可用凸點(diǎn)230在集成電路200的集成電路下表面234上的接觸墊與 集成電路204的集成電路上表面236上的接觸墊之間形成電連接。 圖8的凸點(diǎn)230可用作圖7的輸入-輸出管腳210、 216和218。集成電路200的鎖相環(huán)電路和其他電路可形成在上表面232上。穿透珪 的通孔如通孔228可用于將信號(hào)從集成電路200的電路路由到凸點(diǎn) 230。通孔228可使用濕蝕刻、干蝕刻或任何其他合適的制造技術(shù)形 成?？稍谕?28中形成金屬或其他合適的傳導(dǎo)材料，以在集成電 路200的鎖相環(huán)電路與集成電路204的壓控振蕩器電路之間形成電 接觸。根據(jù)一個(gè)實(shí)施例，提供一種包括多個(gè)壓控振蕩器的電路，所述 壓控振蕩器具有接收共同控制信號(hào)的對(duì)應(yīng)的控制輸入且具有對(duì)應(yīng)的 壓控振蕩器輸出。根據(jù)另一個(gè)實(shí)施例，提供一種還包括緩沖器的電路，所述緩沖 器具有供應(yīng)共同控制信號(hào)的緩沖器輸出。根據(jù)另一個(gè)實(shí)施例，提供一種還包括復(fù)用器的電路，所述復(fù)用 器具有多個(gè)復(fù)用器輸入，每個(gè)復(fù)用器輸入連接到對(duì)應(yīng)的壓控振蕩器 輸出之一。根據(jù)另一個(gè)實(shí)施例，提供一種電路，其中復(fù)用器具有復(fù)用器輸 出，以及其中緩沖器具有緩沖器輸入，所述電路還包括連接在復(fù)用 器輸出和緩沖器輸入之間的鎖相環(huán)電路。根據(jù)另一個(gè)實(shí)施例，提供一種電路，其中鎖相環(huán)電路包括鑒頻鑒相器。根據(jù)另一個(gè)實(shí)施例，提供一種電路，其中鎖相環(huán)電路包括從鑒 頻鑒相器接收控制信號(hào)的電荷泵。根據(jù)另一個(gè)實(shí)施例，提供一種電路，其中鎖相環(huán)電路包括環(huán)路 濾波器，所述環(huán)路濾波器從電荷泵接收輸出電流以及具有連接到緩 沖器輸入的環(huán)路濾波器輸出。根據(jù)另 一 個(gè)實(shí)施例，提供 一 種還包括多個(gè)斷電晶體管的電路， 每個(gè)斷電晶體管連接在正電源端與對(duì)應(yīng)的壓控振蕩器之一之間。根據(jù)另一個(gè)實(shí)施例，提供一種還包括可編程元件的電路，所述 可編程元件為斷電晶體管供應(yīng)控制信號(hào)。根據(jù)另一個(gè)實(shí)施例，提供一種還包括可編程元件的電路，所述可編程元件為復(fù)用器供應(yīng)控制信號(hào)。根據(jù)另一個(gè)實(shí)施例，提供一種還包括可編程元件的電路，所述 可編程元件為復(fù)用器供應(yīng)控制信號(hào)。根據(jù)另 一 個(gè)實(shí)施例，提供 一 種還包括環(huán)路濾波器和緩沖器的電 路，所述緩沖器具有供應(yīng)共同控制信號(hào)以及將與多個(gè)壓控振蕩器相 關(guān)的電容與所述環(huán)路濾波器隔離的緩沖器輸出。根據(jù)另一個(gè)實(shí)施例，提供一種方法，控制包括多個(gè)壓控振蕩器 的電路，每個(gè)壓控振蕩器連接到共同的緩沖器的輸出以及每個(gè)壓控 振蕩器具有饋送到對(duì)應(yīng)的復(fù)用器輸入的輸出，其中所述復(fù)用器具有 復(fù)用器輸出，所述方法包括將控制信號(hào)施加于所述復(fù)用器，指示 復(fù)用器將信號(hào)從指定的對(duì)應(yīng)輸入之一路由到復(fù)用器輸出以將所選的 壓控振蕩器之一切換為在電路中使用。根據(jù)另一個(gè)實(shí)施例，提供一種方法，還包括當(dāng)在鎖相環(huán)中操 作所選的壓控振蕩器之一 時(shí)，對(duì)除了所選的壓控振蕩器之一 以外的 壓控振蕩器中的至少一個(gè)斷電以節(jié)約功率。根據(jù)另一個(gè)實(shí)施例，提供一種方法，其中壓控振蕩器中至少指 定的一個(gè)位于與包含共同緩沖器的集成電路分離的集成電路上，所 述方法還包括利用包含共同緩沖器的集成電路中穿透芯片的通孔向 指定的壓控振蕩器之一路由信號(hào)或路由來(lái)自指定的壓控振蕩器之一 的信號(hào)。根據(jù)另一個(gè)實(shí)施例，提供一種方法，其中對(duì)復(fù)用器施加控制信 號(hào)包括從可編程元件對(duì)復(fù)用器施加靜態(tài)控制信號(hào)。根據(jù)另一個(gè)實(shí)施例，提供一種方法，其中對(duì)壓控振蕩器斷電包 括從可編程元件向斷電晶體管的柵極施加靜態(tài)控制信號(hào)。根據(jù)另一個(gè)實(shí)施例，提供一種鎖相環(huán)，包括產(chǎn)生誤差信號(hào)的鑒 頻鑒相器，接收誤差信號(hào)并產(chǎn)生相應(yīng)的輸出電流的電荷泵，接收輸 出電流并產(chǎn)生相應(yīng)的第 一 電壓信號(hào)的環(huán)路濾波器，接收第 一 電壓并 在緩沖器輸出產(chǎn)生相應(yīng)的第二電壓的緩沖器，具有多個(gè)復(fù)用器輸入 且具有一個(gè)復(fù)用器輸出的復(fù)用器，從復(fù)用器輸出向鑒頻鑒相器提供信號(hào)的反饋路徑，以及多個(gè)壓控振蕩器，每個(gè)壓控振蕩器具有連接 到緩沖器輸出的輸入且具有向多個(gè)復(fù)用器輸入中對(duì)應(yīng)的 一個(gè)提供信 號(hào)的壓控振蕩器輸出。根據(jù)另一個(gè)實(shí)施例，提供一種鎖相環(huán)，其中緩沖器包括單位增 益緩沖器，它具有接收帶隙基準(zhǔn)電壓的晶體管形成的電流源。根據(jù)另一個(gè)實(shí)施例，提供一種鎖相環(huán)，其中每個(gè)復(fù)用器輸入包 括一對(duì)差分輸入線，其中復(fù)用器包括多個(gè)差分輸入電路，每個(gè)差分 輸入電路具有帶 一對(duì)相應(yīng)柵極的 一對(duì)晶體管，以及其中每個(gè)差分輸 入電路中的柵極對(duì)連接到 一對(duì)差分輸入線。根據(jù)另一個(gè)實(shí)施例，提供一種鎖相環(huán)，其中復(fù)用器包括從可編 程元件接收靜態(tài)控制信號(hào)的控制輸入，復(fù)用器根據(jù)靜態(tài)控制信號(hào)將 所選的壓控振蕩器輸出之一連接到復(fù)用器輸出。根據(jù)另 一個(gè)實(shí)施例，提供一種鎖相環(huán)，還包括多個(gè)斷電晶體管， 每個(gè)斷電晶體管耦合在正電源電壓端與相應(yīng)的壓控振蕩器之一之 間，其中斷電晶體管中至少一個(gè)從可編程元件接收控制信號(hào)，指示 斷電晶體管形成開路使指定的壓控振蕩器之一 斷電以節(jié)約功率。根據(jù)另一個(gè)實(shí)施例，提供一種鎖相環(huán)，其中每個(gè)壓控振蕩器包 括具有連接到緩沖器輸出的控制輸入的可調(diào)電容器。以上只是本發(fā)明的原理的示例，且本領(lǐng)域技術(shù)人員可做出各種 修改而不脫離本發(fā)明的范圍和主旨。
權(quán)利要求
1.一種電路，包括多個(gè)壓控振蕩器，具有接收共同控制信號(hào)的對(duì)應(yīng)的控制輸入且具有對(duì)應(yīng)的壓控振蕩器輸出。
2. 根據(jù)權(quán)利要求1所述的電路，還包括緩沖器，具有供應(yīng)所述 共同控制信號(hào)的緩沖器輸出。
3. 根據(jù)權(quán)利要求2所述的電路，還包括復(fù)用器，具有多個(gè)復(fù)用 器輸入，每個(gè)復(fù)用器輸入連接到對(duì)應(yīng)的所述壓控振蕩器輸出之一。
4. 根據(jù)權(quán)利要求3所述的電路，其中所述復(fù)用器具有復(fù)用器輸 出，以及其中所述緩沖器具有緩沖器輸入，所述電路還包括連接在所述復(fù)用器輸出和所述緩沖器輸入之間的鎖相環(huán)電路。
5. 根據(jù)權(quán)利要求4所述的電路，其中所述鎖相環(huán)電路包括鑒頻鑒相器。
6. 根據(jù)權(quán)利要求5所述的電路，其中所述鎖相環(huán)電路包括從所 述鑒頻鑒相器接收控制信號(hào)的電荷泵。
7. 根據(jù)權(quán)利要求6所述的電路，其中所述鎖相環(huán)電路包括環(huán)路 濾波器，所述環(huán)路濾波器從所述電荷泵接收輸出電流以及具有連接 到所述緩沖器輸入的環(huán)路濾波器輸出。
8. 根據(jù)權(quán)利要求7所述的電路，還包括多個(gè)斷電晶體管，每個(gè) 斷電晶體管連接在正電源端與對(duì)應(yīng)的所述壓控振蕩器之一之間。
9. 根據(jù)權(quán)利要求8所述的電路，還包括為所述斷電晶體管供應(yīng) 控制信號(hào)的可編程元件。
10. 根據(jù)權(quán)利要求9所述的電路，還包括為所述復(fù)用器供應(yīng)控 制信號(hào)的可編程元件。
11. 根據(jù)權(quán)利要求5所述的電路，還包括從所述復(fù)用器輸出向 所述鑒頻鑒相器提供信號(hào)的反饋路徑，
12. 根據(jù)權(quán)利要求3所述的電路，還包括為所述復(fù)用器供應(yīng)控制信號(hào)的可編程元件。
13. 根據(jù)權(quán)利要求3所述的電路，其中每個(gè)所述復(fù)用器輸入包 括一對(duì)差分輸入線，其中所述復(fù)用器包括多個(gè)差分輸入電路，每個(gè) 差分輸入電路具有帶 一對(duì)相應(yīng)柵極的 一對(duì)晶體管，以及其中每個(gè)差 分輸入電路中的所述柵極對(duì)連接到 一對(duì)所述差分輸入線。
14. 根據(jù)權(quán)利要求2所述的電路，其中所述緩沖器包括單位增益緩沖器，它具有接收帶隙基準(zhǔn)電壓的晶體管形成的電流源。
15. 根據(jù)權(quán)利要求2所述的電路，其中每個(gè)所述壓控振蕩器包 括具有連接到所述緩沖器輸出的控制輸入的可調(diào)電容器。
16. 根據(jù)權(quán)利要求1所述的電路，還包括 環(huán)^各濾波器；以及緩沖器，具有供應(yīng)共同控制信號(hào)以及將與所述多個(gè)壓控振蕩 器相關(guān)的電容與所述環(huán)路濾波器隔離的緩沖器輸出。
17. —種控制包括多個(gè)壓控振蕩器的電路的方法，每個(gè)壓控振 蕩器連接到共同的緩沖器的輸出以及每個(gè)壓控振蕩器具有饋送到對(duì) 應(yīng)的復(fù)用器輸入的輸出，其中所述復(fù)用器具有復(fù)用器輸出，包括將控制信號(hào)施加于所述復(fù)用器，指示所述復(fù)用器將信號(hào)從指定 的對(duì)應(yīng)輸入之一路由到所述復(fù)用器輸出以將所選的壓控振蕩器之一 切換為在所述電路中使用。
18. 根據(jù)權(quán)利要求17所述的方法，還包括當(dāng)在鎖相環(huán)中操作所述所選的壓控振蕩器之 一 時(shí)，對(duì)除了所述 所選的壓控振蕩器之一以外的所述壓控振蕩器中的至少 一個(gè)斷電以 節(jié)約功率。
19. 根據(jù)權(quán)利要求18所述的方法，其中所述壓控振蕩器中至少 指定的一個(gè)位于與包含所述共同緩沖器的集成電路分離的集成電路 上，所述方法還包括利用包含所述共同緩沖器的所述集成電路中穿透芯片的通孔向 所述指定的壓控振蕩器之一路由信號(hào)或路由來(lái)自所述指定的壓控振 蕩器之一的信號(hào)。
20. 根據(jù)權(quán)利要求18所述的方法，其中對(duì)所述復(fù)用器施加所述控制信號(hào)包括從可編程元件對(duì)所述復(fù)用器施加靜態(tài)控制信號(hào)。
21. 根據(jù)權(quán)利要求20所述的方法，其中對(duì)所述壓控振蕩器斷電 包括從可編程元件向斷電晶體管的柵極施加靜態(tài)控制信號(hào)。
全文摘要
提供了一種可配置鎖相環(huán)電路?？膳渲面i相環(huán)電路可包括具有緩沖器輸出的緩沖器以及具有輸入和輸出的復(fù)用器。鎖相環(huán)電路可包括多個(gè)壓控振蕩器。鎖相環(huán)電路可用于將所需的壓控振蕩器之一切換為使用。每個(gè)壓控振蕩器可被施加于該壓控振蕩器的控制輸入的控制信號(hào)所控制。每個(gè)壓控振蕩器的控制輸入可連接到緩沖器輸出。每個(gè)壓控振蕩器的輸出可連接到對(duì)應(yīng)的復(fù)用器輸入之一。斷電晶體管可用于禁用不用的壓控振蕩器以節(jié)約功率。斷電晶體管和復(fù)用器可被來(lái)自可編程元件的信號(hào)控制。使用用穿透硅的通孔連接的單獨(dú)的集成電路可實(shí)現(xiàn)壓控振蕩器中的一個(gè)或多個(gè)。
文檔編號(hào)H03L7/08GK101610084SQ20091014245
公開日2009年12月23日 申請(qǐng)日期2009年6月16日 優(yōu)先權(quán)日2008年6月19日
發(fā)明者R·H·帕特爾, W·W·貝雷扎 申請(qǐng)人:阿爾特拉公司