專利名稱：半導(dǎo)體集成電路器件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種電壓箝位電路(電壓電平移位電路)、開(kāi)關(guān)式電 源器件以及可應(yīng)用于該電壓箝位電路(電壓電平移位電路)和開(kāi)關(guān)式 電源器件的半導(dǎo)體集成電路器件，還涉及例如可有效地用于開(kāi)關(guān)式電 源器件的技術(shù)，開(kāi)關(guān)式電源器件用于將高電壓轉(zhuǎn)換到低電壓。
背景技術(shù)：
作為使用MOSFET的電壓箝位電路的示例，在JP-A-6-69435和 JP-A-5-327465中公開(kāi)了已知的電壓箝位電路。 (專利文獻(xiàn)1) JP-A-6-69435 (專利文獻(xiàn)2 ) JP-A-5-32746
發(fā)明內(nèi)容
發(fā)明所要解決的問(wèn)題
在上述出版物公開(kāi)的電壓箝位電路中，用于產(chǎn)生由MOSFET箝 位的輸出電壓的輸出側(cè)節(jié)點(diǎn)呈現(xiàn)浮動(dòng)狀態(tài)，因此存在幾個(gè)缺點(diǎn)，包括 當(dāng)漏電流在輸出側(cè)節(jié)點(diǎn)流過(guò)時(shí)，輸出節(jié)點(diǎn)側(cè)上的電壓被升高到柵極電 壓或更高的電壓使得不能執(zhí)行電壓箝位操作的缺點(diǎn)。
本發(fā)明的目的是提供一種以穩(wěn)定方式工作并具有筒單結(jié)構(gòu)的電壓 箝位電路以及能夠高速工作的開(kāi)關(guān)式電源器件。通過(guò)說(shuō)明書和附圖的
5說(shuō)明，本發(fā)明的上述和其它目的以及新穎的特點(diǎn)將變得顯而易見(jiàn)。 解決問(wèn)題的手段
為了筒要地說(shuō)明此說(shuō)明書公開(kāi)的本發(fā)明中典型發(fā)明的概述，它們 被如下給出。也就是，源極/漏極線路之一連接到輸入端子，輸入電壓 被提供到輸入端子，將要限制的預(yù)定電壓被提供到柵極，并使用在另
一個(gè)源極/漏極線路與電路的地電位之間提供電流源的MOSFET,從 另 一個(gè)源極/漏極線路獲得對(duì)應(yīng)于輸入電壓的箝位輸出電壓。
在開(kāi)關(guān)式電源器件中，開(kāi)關(guān)式電源器件包括第一開(kāi)關(guān)元件和第二 開(kāi)關(guān)元件，第一開(kāi)關(guān)元件通過(guò)串聯(lián)連接電容器和感應(yīng)器產(chǎn)生平滑的輸 出電壓，并通過(guò)控制從輸入電壓流入感應(yīng)器中的電流使得輸出電壓呈 現(xiàn)出預(yù)定電壓；第二開(kāi)關(guān)元件在第一開(kāi)關(guān)元件呈現(xiàn)出OFF狀態(tài)時(shí)將感 應(yīng)器中產(chǎn)生的反電動(dòng)勢(shì)箝位在預(yù)定電壓。開(kāi)關(guān)式電源器件包括控制邏 輯電路，控制邏輯電路通過(guò)第 一驅(qū)動(dòng)電路使用對(duì)應(yīng)于輸入電壓的高電 壓信號(hào)來(lái)驅(qū)動(dòng)第一開(kāi)關(guān)元件，通過(guò)第二驅(qū)動(dòng)電路使用高電壓來(lái)驅(qū)動(dòng)第 二開(kāi)關(guān)元件，控制邏輯電路工作在小于輸入電壓的低電壓，并形成 PWM信號(hào)使得從電容器獲得的輸出電壓呈現(xiàn)出預(yù)定電壓，由此形成 第一驅(qū)動(dòng)電路和第二驅(qū)動(dòng)電路的驅(qū)動(dòng)信號(hào)。開(kāi)關(guān)式電源器件還包括第 一電壓箝位電路和第二電壓箝位電路，第一電壓箝位電路對(duì)應(yīng)于低電 壓執(zhí)行第一開(kāi)關(guān)元件的驅(qū)動(dòng)信號(hào)的電壓箝位，并將箝位電壓反饋至第 二驅(qū)動(dòng)電路的輸入端，第二電壓箝位電路對(duì)應(yīng)于低電壓執(zhí)行第二開(kāi)關(guān) 元件的驅(qū)動(dòng)信號(hào)的電壓箝位，并將箝位電壓反饋至第一驅(qū)動(dòng)電路的輸 入端。執(zhí)行開(kāi)關(guān)控制以防止第一和第二開(kāi)關(guān)元件同時(shí)呈現(xiàn)ON狀態(tài)， 電壓箝位電路使其源極和漏極布線之一連接到輸入端子，驅(qū)動(dòng)信號(hào)被 提供到輸入端子，低電壓被提供至其柵極。使用在源極和漏極布線中 另一個(gè)與電路的地電位之間包括電流源的MOSFET，從所述源極和漏 極布線中另一個(gè)獲得對(duì)應(yīng)于驅(qū)動(dòng)信號(hào)的反饋信號(hào)。
本發(fā)明的優(yōu)點(diǎn)
本發(fā)明允許電壓箝位電路和開(kāi)關(guān)式電源高速執(zhí)行穩(wěn)定的電壓箝位 操作并具有較低的功耗。 -


圖l是顯示按照本發(fā)明的電壓箝位電路的一個(gè)實(shí)施例的電路圖； 圖2是用于說(shuō)明按照本發(fā)明的電壓箝位電路的操作的特征圖； 圖3是用于說(shuō)明按照本發(fā)明的電壓箝位電路的等效電路圖； 圖4是用于說(shuō)明按照本發(fā)明的電壓箝位電路的等效電路圖； 圖5是顯示說(shuō)明按照本發(fā)明的電壓箝位電路的一個(gè)實(shí)施例的具體 電路圖6是用于說(shuō)明按照本發(fā)明的電壓箝位電路的工作波形圖7是顯示按照本發(fā)明的電壓箝位電路的輸入電壓與箝位電壓之
間關(guān)系的特征圖8是按照本發(fā)明的電壓箝位電路的輸入電壓的上升特征圖； 圖9是按照本發(fā)明的電壓箝位電路的輸入電壓的下降特征圖； 圖10是顯示應(yīng)用了按照本發(fā)明的電壓箝位電路的開(kāi)關(guān)式電源器
件的一個(gè)實(shí)施例的方塊圖ll是顯示圖IO所示的驅(qū)動(dòng)器IC的一個(gè)實(shí)施例的方塊圖； 圖12是顯示圖IO所示的驅(qū)動(dòng)器IC的另一個(gè)實(shí)施例的方塊圖。 參考標(biāo)記和符號(hào)的說(shuō)明
Dl、 D2: 二極管；Ml至M6: MOSFET; Io:電流源；Ci:電 容器；Cds:寄生電容；IB:輸入電流；CPNT:控制電路；EA:誤 差放大器；CMP:電壓比較器；TWG:三角波發(fā)生電路；CI:自舉 電容；LO:感應(yīng)器；CO、 CI:電容器；HSD:第一驅(qū)動(dòng)電路；LSD: 第二驅(qū)動(dòng)電路；CP1至CP3:電壓箝位電路；Reg:電源電路；LSU: 電壓電平移位電路；G1至G5:柵極電路；SBD:肖特基勢(shì)壘二極管； Ql、 Q2:功率MOSFET(第一、第二開(kāi)關(guān)元件)；CHP1至CHP3: 硅芯片；
具體實(shí)施例方式
圖1顯示了按照本發(fā)明的電壓箝位電路的一個(gè)實(shí)施例的電路圖。將附圖中顯示的電壓箝位電路引向輸入電路，輸入電路對(duì)具有高信號(hào)
幅度VCC的輸入信號(hào)Vin進(jìn)行電壓箝位，輸入信號(hào)Vin對(duì)應(yīng)于輸入 電路IB的工作電壓VDD電平從半導(dǎo)體集成電路器件的外部輸入端子 被提供到輸入電壓VI，輸入電路IB形成在半導(dǎo)體集成電路器件中。
將構(gòu)成靜電擊穿防止電路的二極管Dl、 D2提供給輸入端子Vin。 盡管沒(méi)有具體地限制，但是具有此實(shí)施例的輸入電路的半導(dǎo)體集成電 路器件包括高電壓VCC和低于電壓VCC的電壓VDD的兩個(gè)電源端 子。上述的二極管Dl提供在輸入端子Vin與高電源端子VCC之間， 而上述的二極管D2提供在輸入端子Vin與電路的地電位VSS之間。 盡管沒(méi)有特別地限制，但電源電壓VCC是大約12V的高電壓，而電 源電壓VDD是大約5V的低電壓。在圖1中，符號(hào)Vin用于表示輸入 端子和輸入信號(hào)。
上述的輸入端子Vin連接到N溝道MOSFET Ml的源極/漏極線 路之一，N溝道MOSFET Ml構(gòu)成用于形成輸入節(jié)點(diǎn)的電壓箝位電路。 將要限制的電源電壓VDD提供給MOSFET Ml的柵極。從MOSFET Ml的另一個(gè)源極/漏極線路獲得了通過(guò)電源電壓VDD箝位的輸出電 壓，并且將輸出電壓提供到輸入電路IB的輸入端子。在此實(shí)施例中， 為了確保依靠MOSFET Ml的穩(wěn)定的電壓箝位操作，在另一個(gè)源極/ 漏極線路與電路的地電位之間提供能夠流過(guò)DC電流分量的電流源 Io。此外，與電流源Io并聯(lián)的設(shè)置電容器Ci。
在此實(shí)施例中，將由附圖中波形所示的具有例如VCC - 0V (12V -0V)的大信號(hào)幅度的輸入端子Vin施加到輸入端子Vin，并通過(guò) MOSFET Ml的另一個(gè)源極/漏極線路將輸入信號(hào)轉(zhuǎn)換成具有由電源 VDD限制的例如(VDD-Vth) -0V的小信號(hào)幅度的信號(hào)。此外， 通過(guò)輸入電路IB的輸出信號(hào)Vo獲得了 CMOS幅度，例如由附圖中 波形所示的VDD-OV (5V-0V)。此處，Vth是MOSFET Ml的閾 值電壓。假設(shè)MOSFET Ml的襯底連接到輸入端子Vin，則MOSFET Ml執(zhí)行的功能等效于通過(guò)在從輸入端子Vin到輸入電路IB的方向中 連接二極管所獲得的功能，因此不能夠獲得電壓箝位效果。此外，盡
8管MOSFET Ml的襯底可以連接到地電位VSS,但是由于襯底偏壓效 應(yīng)導(dǎo)致閾值電壓Vth增加，因此來(lái)自輸入端子Vin的輸入信號(hào)不能到 達(dá)下一級(jí)中輸入電路IB的邏輯閾值，與此提高了發(fā)生錯(cuò)誤操作的可能 性。因此，在此實(shí)施例中，MOSFET Ml形成在與襯底電隔離的P型 阱區(qū)域中，這樣的P型阱(溝道區(qū)域)在MOSFET Ml的輸出側(cè)連接 到另一個(gè)源極/漏極線路。由于這樣的構(gòu)造，所以電壓箝位電路能夠執(zhí) 行穩(wěn)定的箝位操作。
圖2顯示了用于說(shuō)明按照本發(fā)明的電壓箝位電路的操作的特征 圖。圖2 (A)是輸入/輸出電壓的特征圖，其中當(dāng)輸入電壓Vin從0V 朝著電源電壓VCC改變時(shí)，輸出電壓VI對(duì)應(yīng)于輸入電壓Vin改變直 至VDD-Vth，甚至在輸入電壓Vin升高到VDD-Vth或更高時(shí)，輸 出電壓VI呈現(xiàn)出VDD-Vth的固定電平，由此執(zhí)行箝位操作。
圖2 (B)是輸入電壓-電流特征圖，并顯示了由于電流源Io使 得相對(duì)于輸入電壓的升高只有恒定電流流過(guò)。因此，能夠獲得對(duì)應(yīng)于 電流源Io的電流值的低功耗。此處，盡管可以通過(guò)使用電阻元件和恒 定電壓元件(例如二極管)來(lái)執(zhí)行電壓箝位操作，但是在此情況下， 當(dāng)電阻元件的電阻值下降以實(shí)現(xiàn)電路的高速操作時(shí)，輸入電流Ii增加。 相反的，當(dāng)為了實(shí)現(xiàn)低功耗而增加電阻元件的電阻值時(shí)，犧牲了電路 的高速操作。
圖2(C)顯示了電壓改變特性。在此實(shí)施例中，由于通過(guò)MOSFET Ml的源極/漏極線路來(lái)傳輸輸入信號(hào)Vin，因此箝位輸出電壓VI基本 上與輸入電壓Vin的升高同步地改變。由于圖2 (B)和圖2 (C)所 示的特性，在本發(fā)明的電壓箝位電路中，能夠同時(shí)實(shí)現(xiàn)高速操作和低 功耗。
圖3是用于說(shuō)明按照本發(fā)明的電壓箝位電路的等效電路圖。如圖 所示，當(dāng)在MOSFET Ml的輸出側(cè)上的節(jié)點(diǎn)VI形成由于電路的不良 絕緣等產(chǎn)生的高電阻LR所導(dǎo)致的漏電流時(shí)，假設(shè)不存在電流源Io， 則電壓箝位操作變得無(wú)效。但是，通過(guò)提供電流源Io，抑制了上述輸 出節(jié)點(diǎn)VI的電位的升高，由此能夠進(jìn)行穩(wěn)定的電壓箝位操作。因此，
9通過(guò)為電流源Io設(shè)置大于沒(méi)有被考慮為缺陷時(shí)的漏電流的精細(xì)電流，
能夠?qū)崿F(xiàn)如圖2(B)所示的低功耗。
圖4是用于說(shuō)明按照本發(fā)明的電壓箝位電路的等效電路圖。如圖 所示，在MOSFET Ml的源極和漏極之間存在寄生電容Cds。由于提 供了寄生電容Cds，當(dāng)輸入信號(hào)Vin改變?yōu)槔鏥CC的高電壓時(shí)， 就會(huì)出現(xiàn)由于耦合使得輸出側(cè)VI之值變得等于或大于電源電壓VDD 的缺點(diǎn)。為了避免這樣的缺點(diǎn)，與電流源Io并聯(lián)的提供電容器Ci。 由于這樣的結(jié)構(gòu)，寄生電容Cds和電容器Ci串聯(lián)連接，因此對(duì)應(yīng)于 電容比的反比分配了輸入電壓Vin,由此防止了輸出側(cè)VI呈現(xiàn)出等于 或大于電源電壓VDD的值。此處，在輸入電路IB中，在MOSFET Ml 的另一端子與地電位VSS之間、在MOSFET Ml的另一端與電源電 壓VDD之間等存在用于構(gòu)成輸入電路的MOSFET的柵極電容。但是， 只釆用這樣的柵極電容，由于上述的耦合使得輸出側(cè)VI的值變得等 于或大于電源電壓VDD。因此，與輸入電路IB的輸入電容相比，將 上述電容器Ci的值設(shè)置為足夠大。
圖5顯示了按照本發(fā)明的電壓箝位電路的一個(gè)實(shí)施例的具體電路 圖。MOSFET Ml等于圖1所示的MOSFET Ml,電容器Ci由MOS 電容形成。輸入電路IB由級(jí)聯(lián)電路構(gòu)成，該級(jí)聯(lián)電路包括由P溝道 MOSFET M3和N溝道MOSFET M4形成的輸入側(cè)CMOS反相器以 及由P溝道MOSFET M5和N溝道MOSFET M6形成的輸出側(cè) CMOS反相器。盡管沒(méi)有特別的限制，但是在輸出側(cè)CMOS反相器 電路的輸入端子與電路的地電位之間提供N溝道MOSFET M7,由此 將輸出信號(hào)Vo反饋至柵極。
由于這樣的構(gòu)成，在輸入側(cè)CMOS反相器電路中，當(dāng)輸出信號(hào) Vo呈現(xiàn)出低電平時(shí)，MOSFET M7呈現(xiàn)出OFF狀態(tài)，反相器電路具 有對(duì)應(yīng)于MOSFET M3和M4之間電導(dǎo)比的第 一邏輯閾值。另 一方面， 當(dāng)輸出信號(hào)Vo呈現(xiàn)出高電平時(shí)，MOSFET M7呈現(xiàn)出ON狀態(tài)，因 此MOSFET M4和MOSFET M7彼此并聯(lián)設(shè)置，MOSFET M7的邏 輯閾值電壓由此變?yōu)榈陀谏鲜龅谝贿壿嬮撝档碾妷骸Ｒ虼?，輸入電路IB具有滯后傳輸特性，其中當(dāng)輸入信號(hào)從低電平變?yōu)楦唠娖綍r(shí)， MOSFET M7呈現(xiàn)出為高電壓的上述第 一邏輯閾值電壓，而當(dāng)輸入信 號(hào)從高電平變?yōu)榈碗娖綍r(shí)，MOSFET M7呈現(xiàn)出為低電壓的第二邏輯 閾值電壓。因此，輸入信號(hào)Vin呈現(xiàn)出上述的第一邏輯閾值電壓或更 高，輸出信號(hào)Vo不改變，除非輸入信號(hào)Vin呈現(xiàn)出小于第一邏輯閾 值電壓的第二邏輯閾值電壓或更小的電壓，因此即使在輸入信號(hào)Vin 為輸入電路的邏輯閾值電壓附近時(shí)產(chǎn)生噪聲，輸入信號(hào)Vo也不會(huì)響 應(yīng)噪聲而改變，因此能夠獲得穩(wěn)定的輸入信號(hào)。
在此實(shí)施例中，電流源Io由抑制型N溝道MOSFET M2構(gòu)成。 MOSFET M2通過(guò)連接其柵極和源極來(lái)執(zhí)行恒定電流操作。電流源Io 可以由增強(qiáng)型N溝道MOSFET構(gòu)成，增強(qiáng)型N溝道MOSFET使預(yù) 定電壓施加到其柵極或者具有由多晶硅等形成的高電阻元件。在附圖 中，省略了用于防止靜電擊穿的上述二極管。
盡管沒(méi)有特別的限制，作為形成電容器Ci的MOSFET,使用P 溝道晶體管的柵極電容。例如，通過(guò)使用相當(dāng)于幾十個(gè)諸如MOSFET M4等普通MOSFET的MOSFET來(lái)形成此柵極電容。也就是說(shuō)，形 成柵極電容，使其具有大約lpF的電容值。此處，構(gòu)成MOSFETMl 和MOSFET M2，使其分別具有大的尺寸，因此MOSFET Ml具有 20 ju m的溝道寬度W和800nm的溝道長(zhǎng)度L， MOSFET M2具有20 m的溝道寬度W和8 jn m的溝道長(zhǎng)度L。相反，配置用于構(gòu)成CMOS 反相器電路的N溝道MOSFET M4和N溝道MOSFET M6，使其分 別具有小尺寸，因此N溝道MOSFET M4具有8jum的溝道寬度W 和2jam的溝道長(zhǎng)度L， N溝道MOSFET M6具有7 |i m的溝道寬度 W和800nm的溝道長(zhǎng)度L。
圖6顯示了用于說(shuō)明按照本發(fā)明的電壓箝位電路的工作波形圖。 在圖6中，顯示了輸入電壓Vin、箝位電壓VI和輸出電壓Vo的實(shí)際 測(cè)量的波形圖。電壓箝位電路是圖5所示的電路，其中輸入電壓Vin 具有0-12V的高幅度和5V的低電壓VDD。如圖所示，相對(duì)于輸入 電壓Vin獲得例如VDD - Vth ( MOSFET Ml的閾值電壓)的箝位電
ii壓VI，由此能夠通過(guò)具有上述滯后特性的兩個(gè)CMOS反相器電路獲 得CMOS級(jí)的輸出電壓Vo。
圖7是顯示使用電壓箝位電路中的電容器Ci的電容值作為參數(shù)的 按照本發(fā)明的電壓箝位電路的輸入電壓Vin與箝位電壓VI之間關(guān)系 的上升特征圖。在將電容器Ci設(shè)為Ci-0的狀態(tài)中，也就是沒(méi)有連接 電容器Ci的狀態(tài)，由于在MOSFET Ml的源極與漏極之間耦合了寄 生電容Cds，箝位電壓VI基本上被升高了大約7.8V,之后隨同由上 述電流源Io執(zhí)行的放電，箝位電壓VI被逐步降低。也就是說(shuō)，由 MOSFET M3和MOSFET M4形成的CMOS反相器電路的反相器電 路的輸入電容4艮小，因此由于寄生電容Cds分擔(dān)的電壓導(dǎo)致箝位電壓 VI基本上被升高了大約7.8V。
當(dāng)電容器Ci的電容值分別i殳為Ci-0.5pF、 Ci-lpF、 Ci=1.5pF 和Ci = 2pF時(shí)，箝位電壓VI^皮分別抑制為大約3.6V、 3V、 2.6V、 2.2V。 由于電容器Ci也是輸入電路的輸入電容，所以當(dāng)電容值增加時(shí)，延長(zhǎng) 了經(jīng)過(guò)MOSFET Ml上升到箝位電壓VI的充電時(shí)間或者在升高電壓 時(shí)的放電時(shí)間，因此在此實(shí)施例中，將電容值Ci設(shè)置成Ci=lpF, Ci-lpF被視為必然的最小值。對(duì)于寄生電容Cds的耦合操作，通過(guò) 適當(dāng)?shù)卦O(shè)定電容器Ci的電容值，能夠通過(guò)使用該耦合高速地升高或者 降低箝位電壓VI。
圖8是按照本發(fā)明的電壓箝位電路的輸入電壓Vin的上升特征圖。 該圖以放大的方式顯示了圖6所示的上升部分。在此實(shí)施例的電壓箝 位電路中，輸入電壓Vin在Ins內(nèi)從0V升高到12V，由于寄生電容 的耦合使得在大約相同的時(shí)間內(nèi)上升到接近3V的電壓，并最終通過(guò) MOSFET Ml的充電操作上升到VDD (5V) - Vth。在兩級(jí)CMOS 反相器電路的輸入電路IB中，允許輸出電壓Vo通過(guò)大約2ns的信號(hào) 傳輸延遲時(shí)間上升到高電平。
圖9顯示了按照本發(fā)明的電壓箝位電路的輸入電壓Vin的下降特 征圖。該圖以放大的方式顯示了圖6所示的電壓下降部分的時(shí)間。在 此實(shí)施例的電壓箝位電路中，輸入電壓Vin在Ins內(nèi)從12V下降到0V，并且在大約相同的時(shí)間內(nèi)由于寄生電容Cds的耦合以及MOSFET Ml 的放電操作，下降到等于或小于輸入電路IB的閾值電壓的值。盡管還 需要Ins使得輸入電壓Vin最終下降到0V，但從上述的輸入電路IB 來(lái)看，輸入電壓大約等于OV。在由兩級(jí)CMOS反相器電路形成的輸 入電路IB中，允許輸出電壓Vo通過(guò)大約2ns的信號(hào)傳輸延遲時(shí)間下 降到低電平。
圖10是應(yīng)用了按照本發(fā)明的電壓箝位電路的開(kāi)關(guān)式電源器件的 一個(gè)實(shí)施例的方塊圖。此實(shí)施例的開(kāi)關(guān)式電源器件包括控制IC和驅(qū) 動(dòng)器IC，并且是降壓型開(kāi)關(guān)式電源器件，其使得由高電壓形成的輸入 電壓Vin下降到由低電壓形成的輸出電壓Vout。盡管沒(méi)有特別的限制， 但是上述降壓型開(kāi)關(guān)式電源器件用于進(jìn)一步將通過(guò)把100V的市場(chǎng)上 可獲得的AC電壓轉(zhuǎn)換成12V的DC電壓而形成的高電壓轉(zhuǎn)換成大約 3V的低電壓，在構(gòu)成微機(jī)的CPU (中央處理單元)、存儲(chǔ)器電路等 的操作中使用3V的低電壓。
開(kāi)關(guān)式電源器件包括驅(qū)動(dòng)器IC的第一開(kāi)關(guān)元件和第二開(kāi)關(guān)元件， 第一開(kāi)關(guān)元件通過(guò)串聯(lián)連接電容器CO和感應(yīng)器LO來(lái)形成平滑的輸 出電壓Vout，并控制從輸入電壓Vin (例如大約12V)流入上述感應(yīng) 器LO中的電流，由此允許輸出電壓Vout呈現(xiàn)出預(yù)定電壓；第二開(kāi)關(guān) 元件將在第一開(kāi)關(guān)元件呈現(xiàn)出OFF狀態(tài)時(shí)在感應(yīng)器LO中產(chǎn)生的反電 動(dòng)勢(shì)箝位在預(yù)定電位(PGND)。為了允許上述輸出電壓Vout呈現(xiàn)出 預(yù)定電壓，由電阻R1、 R2分擔(dān)輸出電壓Vout，并將輸出電壓Vout 施加到提供給控制IC的誤差放大器EA并與預(yù)定電壓進(jìn)行比較。將誤 差放大器EA的輸出電壓和通過(guò)三角波發(fā)生電路TWG形成的三角波 提供給電壓比較器CMP,并將電壓比較器CMP的輸出信號(hào)發(fā)送至控 制電路CONT，由此形成PWM (脈寬調(diào)制)信號(hào)。使用此PWM信 號(hào)作為用于上述驅(qū)動(dòng)器IC的上述第一開(kāi)關(guān)元件和第二開(kāi)關(guān)元件的控 制信號(hào)。也就是說(shuō)，通過(guò)響應(yīng)PWM信號(hào)控制上述第一開(kāi)關(guān)元件的ON 周期來(lái)控制流過(guò)上述感應(yīng)器LO中的電流。
盡管沒(méi)有特別的限制，但是將高電壓VDD (例如12V)提供至控
13制IC,而上述誤差放大器的輸入電壓是小電壓，因此通過(guò)內(nèi)部電源電 路形成了大約5V的低電壓，并且通過(guò)輸入電壓操作誤差放大器EA、 比較器CMP、三角波發(fā)生電路TWG和形成PWM信號(hào)的控制電路 CONT。因此，可以將例如5V的低電壓直接施加到控制IC。
在上述的驅(qū)動(dòng)器IC中，盡管沒(méi)有特別的限制，但是將等于輸入 電壓Vin的高電壓(例如12V)提供至上述電源電壓端子VDD。端子 REG是外部端子，用于穩(wěn)定稍后所述的內(nèi)部降壓電源電路Reg之輸出 電壓的電容器C2連接到上述端子REG，而用于驅(qū)動(dòng)(如稍后所述) 上述第二開(kāi)關(guān)元件的驅(qū)動(dòng)電路的工作電壓被提供到端子VLDRV。端 子BOOT連接到自舉電容Cl,自舉電容Cl升高用于驅(qū)動(dòng)(如稍后所 述)上述第一開(kāi)關(guān)元件的驅(qū)動(dòng)電路的工作電壓。此電容Cl的另一個(gè) 電極連接到輸出端子LX，感應(yīng)器Lo提供到上述輸出端子LX。將用 于執(zhí)行驅(qū)動(dòng)器IC的操作控制(ON/OFF)的操作控制信號(hào)輸入到端子 DISBL。
圖11是顯示圖10所示的驅(qū)動(dòng)器IC的一個(gè)實(shí)施例的方塊圖。上 述第一開(kāi)關(guān)元件由功率MOSFET Ql構(gòu)成，并且響應(yīng)對(duì)應(yīng)于從第一驅(qū) 動(dòng)電路(高側(cè)驅(qū)動(dòng)器)HSD提供的輸入電壓Vin的自舉電壓信號(hào)而被 驅(qū)動(dòng)。也就是說(shuō)，MOSFETQl由N溝道類型構(gòu)成，因此當(dāng)對(duì)應(yīng)于輸 入電壓Vin的驅(qū)動(dòng)電壓提供給MOSFETQl的柵極時(shí)，輸出電壓降低 了對(duì)應(yīng)于閣值電壓的量。
因此，為了允許將輸入電壓Vin提供到感應(yīng)器LO,當(dāng)MOSFET Ql呈現(xiàn)出OFF狀態(tài)時(shí)，也就是當(dāng)輸出端子LX基本上呈現(xiàn)出由用于 箝位的開(kāi)關(guān)元件MOSFET Q2之ON狀態(tài)所引起的電路之地電位 PGND時(shí)，自舉電容Cl通過(guò)例如大約5V的電壓充電，該例如大約 5V的電壓是由通過(guò)肖特基勢(shì)壘二極管SBD的內(nèi)部電源Reg形成的。 然后，MOSFET Q2呈現(xiàn)出OFF狀態(tài)，MOSFET Ql呈現(xiàn)出ON狀態(tài)， 隨著由于自舉電容器Cl引起的MOSFET Ql的源極輸出電壓的升高， 端子BOOT的電壓升高了與存儲(chǔ)在自舉電容Cl中的電壓對(duì)應(yīng)的量， 并且通過(guò)第一驅(qū)動(dòng)電路HSD將升高的電壓傳送到MOSFET Ql的柵極。因此，MOSFET Ql的柵極呈現(xiàn)出的電壓比輸入電壓Vin高出了 存儲(chǔ)在自舉電容Cl中的電壓，因此，能夠?qū)⑤敵龆俗覮X的電壓升 高到電壓Vin。
在此實(shí)施例中，配置用于構(gòu)成第二開(kāi)關(guān)元件的MOSFET Q2，使 其通過(guò)第二驅(qū)動(dòng)電路(低側(cè)驅(qū)動(dòng)器)LSD以上述的高電壓驅(qū)動(dòng)。也就 是說(shuō)，配置第二驅(qū)動(dòng)電路LSD，使其通過(guò)從端子VLDRV提供的電壓 工作。上述的12V或者大約5V的低電壓可以提供給上述的端子 VLDRV。用戶能夠任意地設(shè)定提供至端子VLDRV的這樣的電壓。當(dāng) 端子VLDRV以例如12V的高電壓工作時(shí)，能夠降低MOSFET Q2的 ON電阻值，因此能夠減小開(kāi)關(guān)式電源中的無(wú)效電流。
在上述的控制IC中，通過(guò)以小于上述輸入電壓的低電壓工作的 控制電路CONT形成PWM信號(hào)，使得從電容器CO獲得的輸出電壓 Vout呈現(xiàn)出預(yù)定電壓(例如，大約3V)。在驅(qū)動(dòng)器IC中，用于形成 第一驅(qū)動(dòng)電路HSD和第二驅(qū)動(dòng)電路LSD的驅(qū)動(dòng)信號(hào)的控制邏輯電路 由柵極電路G1至G5構(gòu)成，如圖中的虛線表示，上述柵極電路G1至 G5以通過(guò)電源電路Reg形成的低電壓工作。在開(kāi)關(guān)式電源中，必須 將停止時(shí)間提供給用于構(gòu)成第一開(kāi)關(guān)元件的MOSFET Ql和用于構(gòu)成 第二開(kāi)關(guān)元件的MOSFET Q2 ，以防止MOSFET Ql和MOSFET Q2 同時(shí)呈現(xiàn)ON狀態(tài)，因此防止由直通電流引起的元件擊穿。
因此，通過(guò)圖l或圖5所示的電壓箝位電路CP3來(lái)箝位提供至用 于構(gòu)成第一開(kāi)關(guān)元件的MOSFET Ql的柵極的驅(qū)動(dòng)信號(hào)之電壓，使得 對(duì)應(yīng)于上述低電壓輸入到電壓箝位電路CP3之輸入節(jié)點(diǎn)的、提供至 MOSFET Ql的柵極的驅(qū)動(dòng)信號(hào)的電壓被箝位，使用驅(qū)動(dòng)信號(hào)作為用 于柵極電路G5的反饋信號(hào)，形成被發(fā)送至第二驅(qū)動(dòng)電路LSD的輸入 信號(hào)。通過(guò)圖l或圖5所示的電壓箝位電路CP2來(lái)箝位提供至用于構(gòu) 成第二開(kāi)關(guān)元件的MOSFET Q2的柵極的驅(qū)動(dòng)信號(hào)之電壓，使得對(duì)應(yīng) 于上述低電壓輸入到電壓箝位電路CP2之輸入節(jié)點(diǎn)的、提供至 MOSFET Q2的柵極的驅(qū)動(dòng)信號(hào)的電壓被箝位，使用驅(qū)動(dòng)信號(hào)作為用 于柵極電路G4的反饋信號(hào)，形成被發(fā)送至第一驅(qū)動(dòng)電路HSD的輸入
15信號(hào)。也就是，電壓箝位電路CP3、 CP2作為電平移位電路工作，將 高幅度的驅(qū)動(dòng)信號(hào)轉(zhuǎn)換成低幅度的信號(hào)，并設(shè)定停止時(shí)間以防止第一 和第二開(kāi)關(guān)元件同時(shí)呈現(xiàn)出ON狀態(tài)，即，當(dāng)接收使MOSFETQl成 為OFF狀態(tài)的信號(hào)時(shí)將MOSFET Q2設(shè)置為ON狀態(tài)，當(dāng)接收使 MOSFET Q2成為OFF狀態(tài)的信號(hào)時(shí)將MOSFET Qli殳置為ON狀 態(tài)。
在此實(shí)施例中，使用電壓箝位電路作為執(zhí)行上述電平移位操作的 電路。此實(shí)施例的電壓箝位電路表現(xiàn)出高速傳輸特性，因此電壓箝位 電路能夠設(shè)定小的停止時(shí)間，用于防止MOSFET Ql和MOSFET Q2 同時(shí)呈現(xiàn)出ON狀態(tài)。也就是，如果MOSFET Ql和MOSFET Q2的 開(kāi)關(guān)循環(huán)周期相等，通過(guò)對(duì)應(yīng)于縮短的停止時(shí)間的量能夠?qū)崿F(xiàn)高精度 的電壓控制。
如上所述，柵極電路G4的輸出信號(hào)是低電壓信號(hào)，因此通過(guò)用 于將輸出信號(hào)轉(zhuǎn)換成高電壓信號(hào)的電平移位電路LSU將輸出信號(hào)轉(zhuǎn) 換成第一驅(qū)動(dòng)電路HSD的輸入信號(hào)。此外，在電平移位電路LSU和 第一驅(qū)動(dòng)電路HSD中，使用輸出端子LX的電位作為電路的參考電位。 在控制邏輯電路、電源電路Reg、 PWM的輸入電路IB以及電壓箝位 電路CP1和下面說(shuō)明的低電平檢測(cè)電路UVL中，使用從端子CGND 提供的電位作為這些電路的參考電位。也就是，通過(guò)將這些電路的地 電位CGND與用于箝位感應(yīng)器的反電動(dòng)勢(shì)的地電位PGND分開(kāi)，能 夠穩(wěn)定操作。
來(lái)自用于控制驅(qū)動(dòng)器IC操作的有效/無(wú)效(ON/OFF)狀態(tài)的 DISBL的輸入信號(hào)能夠使用落入5V至12V范圍內(nèi)的簡(jiǎn)單幅度。因此， 通過(guò)估計(jì)以高信號(hào)幅度(例如12V)工作 的驅(qū)動(dòng)器IC的情況，提供 圖1所示的電壓箝位電路CP1。由于這樣的構(gòu)成，即使當(dāng)驅(qū)動(dòng)器IC 以例如12V的高信號(hào)幅度工作，驅(qū)動(dòng)器IC也能夠以低功耗工作。當(dāng) 偶爾施加了例如5V的低電壓輸入信號(hào)時(shí)，則不執(zhí)行實(shí)質(zhì)的箝位操作。 但是驅(qū)動(dòng)器IC的操作本質(zhì)上不受影響。
按照上述實(shí)施例，能夠以穩(wěn)定的方式高速和低功耗的執(zhí)行箝位操作。此外，由于快速響應(yīng)輸入電壓改變的電壓箝位操作，所以能夠縮 短用于改變開(kāi)關(guān)式電源器件的第一開(kāi)關(guān)元件和第二開(kāi)關(guān)元件的停止時(shí) 間。
圖12是顯示圖10所示的驅(qū)動(dòng)器IC的另一個(gè)實(shí)施例的方塊圖。 在此實(shí)施例中，驅(qū)動(dòng)器IC采用通過(guò)在一個(gè)封裝內(nèi)密封三個(gè)硅芯片構(gòu) 成的多芯片模塊結(jié)構(gòu)。也就是，功率MOSFET Ql和功率MOSFET Q2 形成在由硅等形成的分開(kāi)的半導(dǎo)體襯底上，由圖中(硅芯片)CHP1、 CHP2的虛線所示，除了上述功率MOSFET Ql和功率MOSFET Q2 之外構(gòu)成驅(qū)動(dòng)器IC的電路形成在由硅等(硅芯片)CHP3形成的一個(gè) 半導(dǎo)體襯底上，這些芯片密封在一個(gè)封裝中，由此構(gòu)成了上述的驅(qū)動(dòng) 器IC。在采用多芯片模塊結(jié)構(gòu)的這樣的驅(qū)動(dòng)器IC中，與圖ll所示的 在一個(gè)半導(dǎo)體襯底上形成構(gòu)成驅(qū)動(dòng)器IC的所有電路相比，能夠以低 成本制造具有高性能的產(chǎn)品。
明，但是本發(fā)明不限于這樣的實(shí)施例，在不脫離本發(fā)明主旨的情況下， 可以進(jìn)行各種修改。例如，在圖1和圖6中，可以根據(jù)電壓箝位的應(yīng) 用來(lái)適當(dāng)?shù)卮_定MOSFET Ql的尺寸、電容器Ci的電容值和電流源 Io的電流。本發(fā)明通常用于電壓箝位電路(電平移位電路)、開(kāi)關(guān)式 電源器件以及開(kāi)關(guān)式電源器件中使用的半導(dǎo)體集成電路器件中。
1權(quán)利要求
1.一種半導(dǎo)體集成電路器件，包括第一開(kāi)關(guān)元件，其通過(guò)降低輸入電壓控制用于形成輸出電壓的電流；端子，其允許電流通過(guò)其中；第二開(kāi)關(guān)元件，執(zhí)行開(kāi)關(guān)操作以便控制電流，在該開(kāi)關(guān)操作期間，當(dāng)?shù)谝婚_(kāi)關(guān)元件呈現(xiàn)OFF狀態(tài)時(shí)，第二開(kāi)關(guān)元件呈現(xiàn)ON狀態(tài)；第一驅(qū)動(dòng)電路，通過(guò)對(duì)應(yīng)于輸入電壓的第一電壓工作，以便驅(qū)動(dòng)第一開(kāi)關(guān)元件；第二驅(qū)動(dòng)電路，通過(guò)第二電壓工作，以便驅(qū)動(dòng)第二開(kāi)關(guān)元件；和控制邏輯電路，通過(guò)輸入電壓或者等于或小于第二電壓的第三電壓工作，并通過(guò)接收用于第一驅(qū)動(dòng)元件和第二驅(qū)動(dòng)元件的控制信號(hào)形成用于第一驅(qū)動(dòng)電路和第二驅(qū)動(dòng)電路的驅(qū)動(dòng)信號(hào)，其中所述控制邏輯電路包括第一電壓電平移位電路和第二電壓電平移位電路，第一電壓電平移位電路響應(yīng)第三電壓將第一開(kāi)關(guān)元件的驅(qū)動(dòng)信號(hào)的電壓電平移位并將第一開(kāi)關(guān)元件的驅(qū)動(dòng)信號(hào)反饋至第二驅(qū)動(dòng)電路的輸入端，第二電壓電平移位電路響應(yīng)第三電壓將第二開(kāi)關(guān)元件的驅(qū)動(dòng)信號(hào)的電壓電平移位并將第二開(kāi)關(guān)元件的驅(qū)動(dòng)信號(hào)反饋至第一驅(qū)動(dòng)電路的輸入端，所述控制邏輯電路執(zhí)行開(kāi)關(guān)控制以防止第一和第二開(kāi)關(guān)元件同時(shí)呈現(xiàn)ON狀態(tài)，第一開(kāi)關(guān)元件、所述端子、第二開(kāi)關(guān)元件、第一驅(qū)動(dòng)電路、第二驅(qū)動(dòng)電路和控制邏輯電路被密封在一個(gè)封裝內(nèi)。
2. 如權(quán)利要求l所述的半導(dǎo)體集成電路器件，其中 所述控制信號(hào)是PWM信號(hào)， 第一和第二電壓電平移位電路分別包括輸入節(jié)點(diǎn)，驅(qū)動(dòng)信號(hào)被提供到該輸入節(jié)點(diǎn)； MOSFET，其源極和漏極布線之一連接到所述輸入節(jié)點(diǎn)，第三電 壓被提供至其柵極；和電流源，位于所述MOSFET的源極和漏極布線中另一個(gè)與電路 的地電位之間，并允許DC電流分量流過(guò)其中，其中該半導(dǎo)體集成電路器件從所述MOSFET的源極和漏極布線中另 一個(gè)獲得通過(guò)移位驅(qū)動(dòng)信號(hào)之電壓電平而產(chǎn)生的反饋信號(hào)。
3. 如權(quán)利要求l所述的半導(dǎo)體集成電路器件，其中 所述控制信號(hào)是PWM信號(hào)，該半導(dǎo)體集成電路器件還包括第三電壓電平移位電路， 第三電壓電平移位電路被密封在一個(gè)封裝中， 第三電壓電平移位電路包括輸入端子，用于控制該半導(dǎo)體集成電路器件的有效/無(wú)效 (ON/OFF)狀態(tài)的輸入信號(hào)被提供到該輸入端子；MOSFET，其源極和漏極布線之一連接到所述輸入端子，第三電 壓被提供至其柵極；和電流源，位于所述MOSFET的源極和漏極布線中另一個(gè)與電路 的地電位之間并允許DC電流分量流過(guò)其中，和該第三電壓電平移位電路從所述MOSFET的源極和漏極布線中 另一個(gè)獲得通過(guò)移位輸入信號(hào)之電壓電平而產(chǎn)生的控制信號(hào)。
4. 如權(quán)利要求2所述的半導(dǎo)體集成電路器件，其中 與所述電流源并聯(lián)地提供電容器。
5. 如權(quán)利要求4所述的半導(dǎo)體集成電路器件，其中 所述電容器是MOS電容，其被配置成相對(duì)于MOSFET的漏極-源極寄生電容具有足夠大的電容值；以及所述電流源是柵極和源極彼此連接的抑制型MOSFET。
6. 如權(quán)利要求2所述的半導(dǎo)體集成電路器件，其中 所述反饋信號(hào)被發(fā)送至通過(guò)小于所述驅(qū)動(dòng)信號(hào)的第三電壓工作的控制邏輯電路的輸入部分。
7. 如權(quán)利要求l所述的半導(dǎo)體集成電路器件，其中 所述電流是從輸入電壓的產(chǎn)生部分流入感應(yīng)器從而由感應(yīng)器和與該感應(yīng)器串聯(lián)設(shè)置的電容形成輸出電壓的電流。
8. 如權(quán)利要求1所述的半導(dǎo)體集成電路器件，其中第一開(kāi)關(guān)元 件形成在第一半導(dǎo)體襯底上，第二開(kāi)關(guān)元件形成在第二半導(dǎo)體村底上，和 第一和第二半導(dǎo)體襯底被密封在一個(gè)封裝內(nèi)。
9. 如權(quán)利要求8所述的半導(dǎo)體集成電路器件，其中 第一驅(qū)動(dòng)電路、第二驅(qū)動(dòng)電路以及所述控制邏輯電路形成在第三半導(dǎo)體襯底上，和第三半導(dǎo)體襯底被密封在一個(gè)封裝內(nèi)。
10. 如權(quán)利要求l所述的半導(dǎo)體集成電路器件，其中 第一開(kāi)關(guān)元件、第二開(kāi)關(guān)元件、第一驅(qū)動(dòng)電路、第二驅(qū)動(dòng)電路以及所述控制邏輯電路形成在一個(gè)半導(dǎo)體村底上，該一個(gè)半導(dǎo)體襯底被 密封在一個(gè)封裝內(nèi)。
11，如權(quán)利要求l所述的半導(dǎo)體集成電路器件，其中該半導(dǎo)體集成電路器件包括第一控制端子，用于控制該半導(dǎo)體集成電路器件的有效/無(wú)效狀 態(tài)的輸入信號(hào)被提供到第 一控制端子； 接收PWM信號(hào)的第二控制端子； 提供第二電壓的電源端子；以及通過(guò)從外部向所述電源端子提供電源，允許在預(yù)定范圍內(nèi)任意設(shè) 定第二電壓。
12.如權(quán)利要求11所述的半導(dǎo)體集成電路器件，其中該半導(dǎo)體 集成電路器件包括用于檢測(cè)輸入電壓的檢測(cè)電路，并根據(jù)檢測(cè)結(jié)果控 制所述控制邏輯電路。
全文摘要
本發(fā)明提供一種半導(dǎo)體集成電路器件，包括第一開(kāi)關(guān)元件；端子；第二開(kāi)關(guān)元件；第一驅(qū)動(dòng)電路；第二驅(qū)動(dòng)電路。其中所述控制邏輯電路包括第一電壓電平移位電路和第二電壓電平移位電路，其中，第一開(kāi)關(guān)元件、所述端子、第二開(kāi)關(guān)元件、第一驅(qū)動(dòng)電路、第二驅(qū)動(dòng)電路和控制邏輯電路被密封在一個(gè)封裝內(nèi)。
文檔編號(hào)H03K19/0944GK101577504SQ20091013065
公開(kāi)日2009年11月11日 申請(qǐng)日期2005年1月14日 優(yōu)先權(quán)日2004年1月21日
發(fā)明者工藤良太郎, 立野孝治 申請(qǐng)人:株式會(huì)社瑞薩科技