專利名稱：信號(hào)轉(zhuǎn)換器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明是關(guān)于一種信號(hào)轉(zhuǎn)換器，尤指一種調(diào)整信號(hào)準(zhǔn)位的信號(hào)轉(zhuǎn)換器。
背景技術(shù)：
請(qǐng)參考圖1A，為先前技術(shù)的信號(hào)轉(zhuǎn)換器的電路示意圖，用以將一輸入信號(hào)的準(zhǔn)位 調(diào)整至合適的準(zhǔn)位輸出。該信號(hào)轉(zhuǎn)換器包含一反向器IN、N型晶體管開關(guān)M1、M2、M5、M6，以 及P型晶體管開關(guān)M3、M4、M7、M8。反向器IN連接于接地一參考電位Vss及一低驅(qū)動(dòng)電壓參 考電位VDD，并將一輸入信號(hào)TIN反向輸出。N型晶體管開關(guān)M1、M2的源極連接接地參考電位 Vss，其漏極分別與N型晶體管開關(guān)M5、M6的源極連接。N型晶體管開關(guān)M5、M6的柵極接收 一低參考電位VKEFL，其漏極分別與P型晶體管開關(guān)M7、M8的漏極連接。P型晶體管開關(guān)M7、 M8的柵極接收一高參考電位VKEFH，其源極分別與P型晶體管開關(guān)M3、M4的漏極連接。P型 晶體管開關(guān)M3、M4的源極連接一高驅(qū)動(dòng)電壓參考電位HVDD，而P型晶體管開關(guān)M3的柵極與 P型晶體管開關(guān)M4的漏極連接，P型晶體管開關(guān)M4的柵極與P型晶體管開關(guān)M3的漏極連 接。輸入信號(hào)Tin輸入至N型晶體管開關(guān)Ml的柵極，且經(jīng)反向器IN反向處理后亦輸入 至N型晶體管開關(guān)M2的柵極。請(qǐng)同時(shí)參考圖1B，為圖1A所示的信號(hào)轉(zhuǎn)換器的信號(hào)波形圖。 當(dāng)輸入信號(hào)Tin由低準(zhǔn)位轉(zhuǎn)為高準(zhǔn)位時(shí)，N型晶體管開關(guān)Ml由截止轉(zhuǎn)為導(dǎo)通，N型晶體管開 關(guān)M2由導(dǎo)通轉(zhuǎn)為截止，使N型晶體管開關(guān)Ml的漏極電位CLS01為由高準(zhǔn)位轉(zhuǎn)為低準(zhǔn)位至 接地參考電位Vss，而N型晶體管開關(guān)M2的漏極電位CLS02由低準(zhǔn)位轉(zhuǎn)為高準(zhǔn)位。由于晶 體管開關(guān)本身有寄生電容，故N型晶體管開關(guān)Ml的漏極電位CLS01、N型晶體管開關(guān)M2的 漏極電位CLS02轉(zhuǎn)變至穩(wěn)定會(huì)有時(shí)間上的延遲Delay。N型晶體管開關(guān)M2的柵極電位等于 低參考電位VKEFL，故此時(shí)其漏極電位CLS02穩(wěn)定時(shí)為VKEFf Vtn，其中Vtn為N型晶體管開關(guān)M2 的閾值電壓(Threshold Voltage)。同時(shí)，N型晶體管開關(guān)Ml的漏極電位CLS01為由高準(zhǔn) 位轉(zhuǎn)為低準(zhǔn)位而下降時(shí)，P型晶體管開關(guān)M3的漏極電位CLS03亦往下降，使P型晶體管開關(guān) M4導(dǎo)通，因此P型晶體管開關(guān)M4的漏極電位CLS04往上升至高驅(qū)動(dòng)電壓參考電位HVDD，致 使P型晶體管開關(guān)M3導(dǎo)截止，P型晶體管開關(guān)M3的漏極電位CLS03下降至V_-Vtp穩(wěn)定， 其中Vtp為P型晶體管開關(guān)M3的閾值電壓。同理，由于晶體管開關(guān)的寄生電容，P型晶體管 開關(guān)M5的漏極電位CLS03、P型晶體管開關(guān)M6的漏極電位CLS04轉(zhuǎn)變至穩(wěn)定會(huì)有時(shí)間上的 延遲Delay。而當(dāng)輸入信號(hào)TIN由高準(zhǔn)位轉(zhuǎn)為低準(zhǔn)位時(shí)，電位CLS02、CLS04由高準(zhǔn)位經(jīng)時(shí)間 延遲Delay后轉(zhuǎn)至低準(zhǔn)位，而電位CLS01、CLS03亦經(jīng)時(shí)間延遲Delay后由低準(zhǔn)位轉(zhuǎn)至高準(zhǔn) 位。通過上述的轉(zhuǎn)換，使準(zhǔn)位在低驅(qū)動(dòng)電壓參考電位VDD及接地參考電位Vss之間的輸入信 號(hào)轉(zhuǎn)換成高驅(qū)動(dòng)電壓參考電位HVdd及(HVDD-VKEFh)之間的信號(hào)CLS03及反向的成信號(hào)CLS04 輸出。由于先前技術(shù)的信號(hào)轉(zhuǎn)換器的信號(hào)轉(zhuǎn)換過程，會(huì)有明顯瞬態(tài)響應(yīng)的時(shí)間延遲，使 電路的性能表現(xiàn)上受影響，且瞬態(tài)響應(yīng)的時(shí)間越長，造成的切換功率損失亦越大。

發(fā)明內(nèi)容
鑒于先前技術(shù)中的信號(hào)轉(zhuǎn)換電路的瞬態(tài)響應(yīng)的時(shí)間過長，造成電路的性能受影 響。本發(fā)明利用切換的瞬間提供大電流以加速切換速率，進(jìn)而縮短瞬態(tài)響應(yīng)的時(shí)間以避免 前述的瞬態(tài)響應(yīng)時(shí)間過長的問題。為達(dá)上述目的，本發(fā)明提供了一種信號(hào)轉(zhuǎn)換器，用以轉(zhuǎn)換信號(hào)的準(zhǔn)位基準(zhǔn)，包含兩 輸入元件以及一輸出單元。每一輸入元件包含一輸入單元、一輸出觸發(fā)單元以及一電流產(chǎn) 生單元。該輸入單元耦接一第一共同準(zhǔn)位及一第二共同準(zhǔn)位，接收一輸入信號(hào)并據(jù)此產(chǎn)生 一電流產(chǎn)生信號(hào)及一觸發(fā)信號(hào)，其中該輸入信號(hào)的準(zhǔn)位位于該第一共同準(zhǔn)位及該第二共同 準(zhǔn)位之間。該輸出觸發(fā)單元耦接一第三共同準(zhǔn)位及該輸入單元，根據(jù)該觸發(fā)信號(hào)產(chǎn)生一輸 出觸發(fā)信號(hào)。該電流產(chǎn)生單元耦接該輸入單元及該輸出觸發(fā)單元，并包含一快速電流產(chǎn)生 元件，該快速電流產(chǎn)生元件根據(jù)該電流產(chǎn)生信號(hào)產(chǎn)生一電流脈沖信號(hào)以縮短該輸出觸發(fā)單 元產(chǎn)生該輸出觸發(fā)信號(hào)的瞬態(tài)響應(yīng)時(shí)間。該輸出單元耦接該第三共同準(zhǔn)位及一第四共同準(zhǔn) 位，根據(jù)兩該輸出觸發(fā)單元的兩該輸出觸發(fā)信號(hào)產(chǎn)生相位相反的兩輸出信號(hào)，該兩輸出信 號(hào)的準(zhǔn)位位于該第三共同準(zhǔn)位及該第四共同準(zhǔn)位之間。上述快速電流產(chǎn)生元件可以包含一電容，耦接該第一共同準(zhǔn)位及該第二共同準(zhǔn)位 其中之一以及耦接對(duì)應(yīng)的該輸入單元。在輸入信號(hào)準(zhǔn)位轉(zhuǎn)換時(shí)，該快速電流產(chǎn)生元件的電 容提供一微分電流來加速該兩輸入元件以及該輸出單元內(nèi)的晶體管開關(guān)的切換速率，以達(dá) 到改善電路的瞬態(tài)響應(yīng)。


以上的概述與接下來的詳細(xì)說明皆為示范性質(zhì)，是為了進(jìn)一步說明本發(fā)明的申請(qǐng) 專利范圍。而有關(guān)本發(fā)明的其它目的與優(yōu)點(diǎn)，將在后續(xù)的說明與附圖加以闡述，其中圖1A為先前技術(shù)的信號(hào)轉(zhuǎn)換器的電路示意圖。圖1B為圖1A所示的信號(hào)轉(zhuǎn)換器的信號(hào)波形圖。圖2為根據(jù)本發(fā)明的一較佳實(shí)施例的信號(hào)轉(zhuǎn)換器的電路示意圖。圖3A為根據(jù)本發(fā)明的一較佳實(shí)施例的脈沖信號(hào)產(chǎn)生器的電路示意圖。圖3B為根據(jù)本發(fā)明的另一較佳實(shí)施例的脈沖信號(hào)產(chǎn)生器的電路示意圖。圖3C為圖3A及圖3B所示脈沖信號(hào)產(chǎn)生器的信號(hào)波形圖。圖4為根據(jù)本發(fā)明的另一較佳實(shí)施例的信號(hào)轉(zhuǎn)換器的電路示意圖。圖5A及圖5B為圖4所示的信號(hào)轉(zhuǎn)換器及脈沖產(chǎn)生器的信號(hào)波形圖。圖6為根據(jù)本發(fā)明的再一較佳實(shí)施例的信號(hào)轉(zhuǎn)換器的電路示意圖。圖7為根據(jù)本發(fā)明的又一較佳實(shí)施例的信號(hào)轉(zhuǎn)換器的電路示意圖。圖8A為可應(yīng)用于圖7所示的信號(hào)轉(zhuǎn)換器的脈沖信號(hào)產(chǎn)生器的電路示意圖。圖8B為圖8A所示脈沖信號(hào)產(chǎn)生器的信號(hào)波形圖。
具體實(shí)施例方式請(qǐng)參考圖2，為根據(jù)本發(fā)明的一較佳實(shí)施例的信號(hào)轉(zhuǎn)換器的電路示意圖。信號(hào)轉(zhuǎn)換 器100用以轉(zhuǎn)換信號(hào)的準(zhǔn)位基準(zhǔn)，其包含一第一輸入元件、一第二輸入元件以及一輸出單 元130。第一輸入元件及第二輸入元件耦接一第一共同準(zhǔn)位VCCH及一第三共同準(zhǔn)位VSSL，而輸出單元130耦接第三共同準(zhǔn)位VSSL及一第四共同準(zhǔn)位VCCL。第一輸入元件包含一第 一輸入單元125S、一第一輸出觸發(fā)單元120S以及一第一電流產(chǎn)生單元105S。第二輸入元 件包含一第二輸入單元125R、一第二輸出觸發(fā)單元120R以及一第二電流產(chǎn)生單元105R。第一輸入單元125S及第二輸入單元125R耦接第一共同準(zhǔn)位VCCH及一第二共同 準(zhǔn)位VSSH。第一輸入單元125S包含串聯(lián)的一第一 P型晶體管開關(guān)P2及一第二 P型晶體 管開關(guān)P1，即第一 P型晶體管開關(guān)P2的漏極與第二 P型晶體管開關(guān)P1的源極耦接。第一 P型晶體管開關(guān)P2的柵極接收一第一輸入信號(hào)VHS，第一 P型晶體管開關(guān)P2的源極耦接第 一電流產(chǎn)生單元105S ；第二 P型晶體管開關(guān)P1的柵極耦接第二共同準(zhǔn)位VSSH，第二 P型晶 體管開關(guān)P1的漏極耦接第一輸出觸發(fā)單元120S。第二輸入單元125R包含串聯(lián)的一第三P 型晶體管開關(guān)P4及一第四P型晶體管開關(guān)P3，即第三P型晶體管開關(guān)P4的漏極與第四P 型晶體管開關(guān)P3的源極耦接。第三P型晶體管開關(guān)P4的柵極接收一第二輸入信號(hào)VHR，第 三P型晶體管開關(guān)P4的源極耦接第二電流產(chǎn)生單元105R ；第四P型晶體管開關(guān)P3的柵極 耦接第二共同準(zhǔn)位VSSH，第四P型晶體管開關(guān)P3的漏極耦接第二輸出觸發(fā)單元120R。第 一輸入單元125S及第二輸入單元125R分別根據(jù)第一輸入信號(hào)VHS及第二輸入信號(hào)VHR產(chǎn) 生一第一電流產(chǎn)生信號(hào)VP1、一第一觸發(fā)信號(hào)VN1、一第二電流產(chǎn)生信號(hào)VP2及一第二觸發(fā) 信號(hào)VN2。其中，第一輸入信號(hào)VHS及第二輸入信號(hào)VHR的準(zhǔn)位位于第一共同準(zhǔn)位VCCH及 第二共同準(zhǔn)位VSSH之間。另外，為了消除第一輸入元件及第二輸入元件中的晶體管開關(guān)于切換時(shí)所產(chǎn)生的 高頻震蕩噪聲，可以于第二 P型晶體管開關(guān)P1的任兩端點(diǎn)及第四P型晶體管開關(guān)P3的任 兩端點(diǎn)之間加入一濾波電容來濾除。例如，可以如圖式般于第二 P型晶體管開關(guān)P1及第 四P型晶體管開關(guān)P3的源極與柵極之間分別加入一第一濾波電容CF1及一第二濾波電容 CF2，以濾除切換動(dòng)作所造成的高頻噪聲，避免電路受此噪聲影響。而且，第二 P型晶體管開 關(guān)P1及第四P型晶體管開關(guān)P3的柵極耦接第二共同準(zhǔn)位VSSH，故更可以使第一輸入元件 及第二輸入元件可以快速跟隨第二共同準(zhǔn)位VSSH的變化而避免第二共同準(zhǔn)位VSSH的任何 變化所造成的第二 P型晶體管開關(guān)P1及第四P型晶體管開關(guān)P3的誤動(dòng)作。第一輸出觸發(fā)單元120S及第二輸出觸發(fā)單元120R耦接第三共同準(zhǔn)位VSSL及分 別耦接第一輸入單元125S及第二輸入單元125R。第一輸出觸發(fā)單元120S包含并聯(lián)的一第 一電阻RPULD1及一第一 N型晶體管開關(guān)m。第一 N型晶體管開關(guān)m的漏極耦接第一輸入 單元125S中的第二 P型晶體管開關(guān)P1的漏極，第一 N型晶體管開關(guān)m的柵極與輸出單元 130耦接，而第一 N型晶體管開關(guān)m的源極耦接第三共同準(zhǔn)位VSSL。第一電阻RPULD1的 一端耦接第一 N型晶體管開關(guān)m的漏極，第一電阻RPULD1的另一端耦接第一 N型晶體管 開關(guān)附的源極。第二輸出觸發(fā)單元120R包含并聯(lián)的一第二電阻RPULD2及一第二 N型晶 體管開關(guān)N2。第二 N型晶體管開關(guān)N2的漏極耦接第二輸入單元125R中的第四P型晶體管 開關(guān)P3的漏極，第二 N型晶體管開關(guān)N2的柵極與輸出單元130耦接，而第二 N型晶體管開 關(guān)N2的源極耦接第三共同準(zhǔn)位VSSL。第二電阻RPULD2的一端耦接第二 N型晶體管開關(guān) N2的漏極，第二電阻RPULD2的另一端耦接第二 N型晶體管開關(guān)N2的源極。通過第一電阻 RPULD1及第二電阻RPULD2，第一 N型晶體管開關(guān)附及第二 N型晶體管開關(guān)N2在截止時(shí)， 可避免漏極處于浮接(floating)狀態(tài)，從而避免可能的電路錯(cuò)誤。第一輸出觸發(fā)單元120S 及第二輸出觸發(fā)單元120R分別根據(jù)第一觸發(fā)信號(hào)VN1及第二觸發(fā)信號(hào)VN2而產(chǎn)生一第一
6輸出觸發(fā)信號(hào)VM1及第二輸出觸發(fā)信號(hào)VM2至輸出單元130。第一電流產(chǎn)生單元105S及第二電流產(chǎn)生單元105R分別耦接第一輸入單元125S、 第二輸入單元125R以及通過第一輸入單元125S、第二輸入單元125R耦接第一輸出觸發(fā) 單元120S、第二輸出觸發(fā)單元120R。第一電流產(chǎn)生單元105S包含并聯(lián)的一第一電流電阻 RVCS及一第一電流電容CVCS，第一電流電阻RVCS的一端耦接第一共同準(zhǔn)位VCCH，第一電流 電阻RVCS的另一端耦接第二輸入單元125S，其中第一電流電容CVCS作為快速電流產(chǎn)生元 件，根據(jù)第一電流產(chǎn)生信號(hào)VP1產(chǎn)生電流脈沖信號(hào)。也就是，在第一輸入元件中的晶體管于 進(jìn)行切換時(shí)，第一電流電容CVCS提供足夠大的瞬間電流以縮短第一輸出觸發(fā)單元120S產(chǎn) 生第一輸出觸發(fā)信號(hào)VM1的瞬態(tài)響應(yīng)時(shí)間(transient response time)，而達(dá)到加速切換的 目的。第二電流產(chǎn)生單元105R包含并聯(lián)的一第二電流電阻RVCR及一第二電流電容CVCR， 第二電流電阻RVCR的一端耦接第一共同準(zhǔn)位VCCH，第二電流電阻RVCR的另一端耦接第二 輸入單元125R，其中第二電流電容CVCR亦作為快速電流產(chǎn)生元件，根據(jù)第二電流產(chǎn)生信號(hào) VP2產(chǎn)生電流脈沖信號(hào)，以縮短第二輸出觸發(fā)單元120R產(chǎn)生第二輸出觸發(fā)信號(hào)VM2的瞬態(tài) 響應(yīng)時(shí)間。瞬態(tài)響應(yīng)時(shí)間的長短亦可通過調(diào)整第一電流電容CVCS、第一電流電阻RVCS、第 二電流電容CVCR，第二電流電阻RVCR的方式來達(dá)到。輸出單元130包含串聯(lián)的一第五P型晶體管開關(guān)P5及一第三N型晶體管開關(guān)N3、 串聯(lián)的第六P型晶體管開關(guān)P6及一第四N型晶體管開關(guān)N4及一初始電阻ROD。第三N型 晶體管開關(guān)N3的源極耦接第三共同準(zhǔn)位VSSL，第三N型晶體管開關(guān)N3的柵極耦接第一輸 出觸發(fā)信號(hào)VM1，而第三N型晶體管開關(guān)N3的漏極耦接第五P型晶體管開關(guān)P5的漏極以產(chǎn) 生一第一輸出信號(hào)Q。第四N型晶體管開關(guān)N4的源極耦接第三共同準(zhǔn)位VSSL，第四N型晶 體管開關(guān)N4的柵極耦接第二輸出觸發(fā)信號(hào)VM2，而第四N型晶體管開關(guān)N4的漏極耦接第 六P型晶體管開關(guān)P6的漏極以產(chǎn)生一第二輸出信號(hào)QN。第五P型晶體管開關(guān)P5的柵極 耦接第二輸出信號(hào)QN( S卩，第六P型晶體管開關(guān)P6的漏極及第四N型晶體管開關(guān)N4的漏 極的連接點(diǎn))，第五P型晶體管開關(guān)P5的源極耦接第四共同準(zhǔn)位VCCL。第六P型晶體管開 關(guān)P6的柵極耦接第一輸出信號(hào)Q(即，第五P型晶體管開關(guān)P5的漏極及第三N型晶體管開 關(guān)N3的漏極的連接點(diǎn))，第六P型晶體管開關(guān)P6的源極耦接第四共同準(zhǔn)位VCCL。初始電 阻ROD耦接第五P型晶體管開關(guān)P5的漏極及第三N型晶體管開關(guān)N3的漏極的連接點(diǎn)，以 及耦接第三共同準(zhǔn)位VSSL，以設(shè)定輸出單元130的初始狀態(tài)。輸出單元130根據(jù)第一輸出 觸發(fā)單元120S及第二輸出觸發(fā)單元120R所產(chǎn)生的第一輸出觸發(fā)信號(hào)VM1及第二輸出觸發(fā) 信號(hào)VM2而產(chǎn)生第一輸出信號(hào)Q及第二輸出信號(hào)QN，而第一輸出信號(hào)Q及第二輸出信號(hào)QN 的相位為相反(即，相位差為180度)。由于輸出單元130耦接于第三共同準(zhǔn)位VSSL及第 四共同準(zhǔn)位VCCL之間，故第一輸出信號(hào)Q以及第二輸出信號(hào)QN的準(zhǔn)位位于第三共同準(zhǔn)位 VSSL及第四共同準(zhǔn)位VCCL之間。一般而言，第一輸入信號(hào)VHS與第二輸入信號(hào)VHR為彼此反相的信號(hào)。而為了減 少第一輸入元件及第二輸入元件中的晶體管開關(guān)處于導(dǎo)通狀態(tài)下所造成的功率損耗，第一 輸入信號(hào)VHS可以為一脈沖信號(hào)，而第二輸入信號(hào)VHR與第一輸入信號(hào)VHS為相位差180 度的另一脈沖信號(hào)。請(qǐng)參考圖3A，為根據(jù)本發(fā)明的一較佳實(shí)施例的脈沖信號(hào)產(chǎn)生器的電路示意圖，用 以將脈寬(pulse width)為50%的輸入信號(hào)轉(zhuǎn)換成一脈沖信號(hào)(即脈寬很小的信號(hào))，使第一輸入元件及第二輸入元件中的晶體管開關(guān)處于導(dǎo)通的時(shí)間縮短而達(dá)到減少功率損失 的優(yōu)點(diǎn)。脈沖信號(hào)產(chǎn)生器200耦接于第一共同準(zhǔn)位VCCH及第二共同準(zhǔn)位VSSH，其包含一第 一反向器202、一或非門(NOR GATE) 204、一第二反向器206以及一晶體管212。第一反向 器202接收一輸入前信號(hào)SIN，并輸出經(jīng)反向處理的信號(hào)至或非門204。晶體管212的柵極 耦接第一反向器202的輸出端，而晶體管212的基極(body)、漏極及源極均耦接至第二共同 準(zhǔn)位VSSH，故晶體管212的作用等同于一電容。故脈沖信號(hào)產(chǎn)生器亦可如圖3B所示的第 二實(shí)施例的脈沖信號(hào)產(chǎn)生器200’般，將晶體管212以一電容214取代?；蚍情T204接收輸 入前信號(hào)SIN及第一反向器202所輸出的信號(hào)，并經(jīng)或非運(yùn)算后輸出至第二反向器206。第 二反向器206將或非門204所輸出的信號(hào)經(jīng)反向運(yùn)算后輸出成為一輸出信號(hào)SQUT，以作為上 述信號(hào)轉(zhuǎn)換器的第一輸入信號(hào)VHS或第二輸入信號(hào)VHR。請(qǐng)參考圖3C，為圖3A及圖3B所 示脈沖信號(hào)產(chǎn)生器的信號(hào)波形圖。脈沖信號(hào)產(chǎn)生器200偵測(cè)信號(hào)的下降沿，當(dāng)輸入前信號(hào) SIN由高準(zhǔn)位轉(zhuǎn)為低準(zhǔn)位時(shí)，將被觸發(fā)而產(chǎn)生一具有脈沖寬度TD的脈沖信號(hào)作為輸出信號(hào) SQUT，其中脈沖寬度TD由晶體管212的等效電容值及反向器202的驅(qū)動(dòng)能力來決定，可通過 調(diào)整晶體管212的等效電容值及反向器202的驅(qū)動(dòng)能力來調(diào)整脈沖寬度TD的長短。由于 在圖2所示的信號(hào)轉(zhuǎn)換器100作為輸入端晶體管為P型晶體管，即輸入信號(hào)為低準(zhǔn)位時(shí)，P 型晶體管為導(dǎo)通。故在此實(shí)施例所稱的脈沖寬度為低準(zhǔn)位時(shí)的時(shí)間長度。請(qǐng)參考圖4，為根據(jù)本發(fā)明的另一較佳實(shí)施例的信號(hào)轉(zhuǎn)換器的電路示意圖，其中包 含了如圖3A或圖3B所示般的兩脈沖信號(hào)產(chǎn)生器200S、200R及如圖2所示般的一信號(hào)轉(zhuǎn)換 電路100。脈沖信號(hào)產(chǎn)生器200S、200R耦接于第一共同準(zhǔn)位VCCH及第二共同準(zhǔn)位VSSH; 信號(hào)轉(zhuǎn)換器100耦接于第一共同準(zhǔn)位VCCH、第二共同準(zhǔn)位VSSH、第三共同準(zhǔn)位VSSL及第四 共同準(zhǔn)位VCCL，其中第一共同準(zhǔn)位VCCH高于第三共同準(zhǔn)位VSSL，而第二共同準(zhǔn)位VSSH高 于第四共同準(zhǔn)位VCCL。脈沖信號(hào)產(chǎn)生器200S、200R分別接收兩相位相反的兩輸入信號(hào)SH、 RH，輸入信號(hào)SH、RH的信號(hào)準(zhǔn)位位于第一共同準(zhǔn)位VCCH、第二共同準(zhǔn)位VSSH之間，其中輸 入信號(hào)RH可以為輸入信號(hào)SH經(jīng)一反向器而產(chǎn)生。脈沖信號(hào)產(chǎn)生器200S、200R分別根據(jù)所 接收的輸入信號(hào)SH、RH而產(chǎn)生脈沖的輸入信號(hào)VHS、VHR輸入至信號(hào)轉(zhuǎn)換器100。信號(hào)轉(zhuǎn)換 器100則根據(jù)輸入信號(hào)VHS、VHR而產(chǎn)生兩相位相反的輸入信號(hào)Q、QN，輸入信號(hào)Q、QN的信 號(hào)準(zhǔn)位于第三共同準(zhǔn)位VSSL及第四共同準(zhǔn)位VCCL之間。為了更詳細(xì)說明本發(fā)明的信號(hào)轉(zhuǎn)換器的運(yùn)作，請(qǐng)參考圖5A及圖5B，為圖4所示的 信號(hào)轉(zhuǎn)換器及脈沖產(chǎn)生器的信號(hào)波形圖，通過信號(hào)間的時(shí)序關(guān)系來進(jìn)一步了解各元件間的 運(yùn)作關(guān)系。請(qǐng)參考圖5A，并同時(shí)參考圖4、圖2及圖3A，于時(shí)間點(diǎn)tl，高輸入信號(hào)SH由高準(zhǔn)位 VCCH轉(zhuǎn)變?yōu)榈蜏?zhǔn)位VSSH，觸發(fā)脈沖信號(hào)產(chǎn)生器200S產(chǎn)生一具有脈沖寬度TD的脈沖的第一 輸入信號(hào)VHS。此時(shí)，第一 P型晶體管開關(guān)P2由截止?fàn)顟B(tài)轉(zhuǎn)為導(dǎo)通狀態(tài)，第一 P型晶體管 開關(guān)P2的漏極電位VH1由(VSSH+Vtpl)向上提升，其中Vtpl為第一 P型晶體管開關(guān)P2的 閾值電壓(Threshold Voltage)。由于第一電流電容CVCS的電容特性I = C*dV/dt，故其 電流I大小正比為電壓V的微分而提供一相當(dāng)大的第一微分電流Ieves。通過第一微分電流 Icvcs的提供，第一 p型晶體管開關(guān)P2的漏極電位VH1極快速的提升，使第二 P型晶體管開 關(guān)P1亦立即由截止?fàn)顟B(tài)轉(zhuǎn)為導(dǎo)通狀態(tài)，第一觸發(fā)信號(hào)VN1由第三共同準(zhǔn)位VSSL極快速提 升。由于第一電流電容CVCS，第一電流產(chǎn)生信號(hào)VP1于時(shí)間點(diǎn)tl及時(shí)間點(diǎn)t2之間，由第一共同準(zhǔn)位VCCH開始，隨著第一電流電容CVCS釋放所儲(chǔ)存的電荷而逐漸下降，而第一電流 電容CVCS放電所產(chǎn)生的第一微分電流Ieves的大小亦逐漸變小。而同時(shí)，第一電流產(chǎn)生信號(hào) VP1的準(zhǔn)位與第一共同準(zhǔn)位VCCH的電位差逐漸變大，使流經(jīng)第一電流電阻RVCS的電阻電流 IRVCS逐漸變大。而第二 P型晶體管開關(guān)P1流經(jīng)的電流IS為第一微分電流ICTCS及第一電阻 電流IKTCS的和。在時(shí)間點(diǎn)tl至?xí)r間點(diǎn)t2之間，第一輸出觸發(fā)信號(hào)VM1為高準(zhǔn)位，使第三N 型晶體管開關(guān)N3導(dǎo)通而產(chǎn)生低準(zhǔn)位的第一輸出信號(hào)Q，并致使第六P型晶體管開關(guān)P6導(dǎo)通 而輸出高準(zhǔn)位的第二輸出信號(hào)QN。在時(shí)間點(diǎn)t2，第一輸入信號(hào)VHS由低準(zhǔn)位轉(zhuǎn)變?yōu)楦邷?zhǔn)位，使第一 P型晶體管開關(guān) P2為截止，第二 P型晶體管開關(guān)P1的源極立即下降至準(zhǔn)位(VSSH+Vtpl)，與其柵極的電壓 差維持在閾值電壓Vtpl附近。第一電流電容CVCS開始通過第一電流電阻RVCS以電流ICTCS 充電，使第一電流產(chǎn)生信號(hào)VP1的準(zhǔn)位與第一共同準(zhǔn)位VCCH的電位差逐漸變小。此時(shí)，隨 著第一電流產(chǎn)生信號(hào)VP1的準(zhǔn)位與第一共同準(zhǔn)位VCCH的電位差逐漸變小，流經(jīng)第一電流電 阻RVCS的電阻電流IKves逐漸變小。第一 N型晶體管開關(guān)m的寄生電容上的電荷則通過第 一電阻RPULD1釋放至第一觸發(fā)信號(hào)VN1及第一輸出觸發(fā)信號(hào)VM1為第三共同準(zhǔn)位VSSL的 低準(zhǔn)位。此時(shí)，第三N型晶體管開關(guān)N3截止。而由于初始電阻ROD耦接第三N型晶體管開 關(guān)N3的漏極與第三共同準(zhǔn)位VSSL，第一輸出信號(hào)Q維持低準(zhǔn)位使第六P型晶體管開關(guān)P6 維持導(dǎo)通，第二輸出信號(hào)QN維持高準(zhǔn)位。于時(shí)間點(diǎn)t3，第一電流電容CVCS充電完畢，第一 電流產(chǎn)生信號(hào)VP1穩(wěn)定于第一共同準(zhǔn)位VCCH，因此第二 P型晶體管開關(guān)P1流經(jīng)的電流IS 亦降為零而不再消耗功率。請(qǐng)參考圖5B，由于脈沖信號(hào)產(chǎn)生器200R是為下降沿觸發(fā)，故在時(shí)間點(diǎn)tl至?xí)r間 點(diǎn)t3，第二輸入信號(hào)VHR均維持在高準(zhǔn)位，第二觸發(fā)信號(hào)VN2及第二輸出觸發(fā)信號(hào)VM2維持 在低準(zhǔn)位，第四N型晶體管開關(guān)N4維持截止?fàn)顟B(tài)，第二輸出信號(hào)QN為高準(zhǔn)位。而于時(shí)間點(diǎn) t4，高輸入信號(hào)RH由高準(zhǔn)位VCCH轉(zhuǎn)變?yōu)榈蜏?zhǔn)位VSSH，觸發(fā)脈沖信號(hào)產(chǎn)生器200R產(chǎn)生一具 有脈沖寬度TD的脈沖的第二輸入信號(hào)VHR。此時(shí)，第三P型晶體管開關(guān)P4由截止?fàn)顟B(tài)轉(zhuǎn) 為導(dǎo)通狀態(tài)，第三P型晶體管開關(guān)P4的漏極電位VH2由(VSSH+Vtpl)向上提升，其中Vtpl 為第三P型晶體管開關(guān)P4的閾值電壓(Threshold Voltage)。第二電流電容CVCR于此時(shí) 提供一相當(dāng)大的第二微分電流ICTQi。通過第二微分電流的提供，第三P型晶體管開關(guān) P4的漏極電位VH2極快速的提升，使第四P型晶體管開關(guān)P3亦立即由截止?fàn)顟B(tài)轉(zhuǎn)為導(dǎo)通 狀態(tài)，第二觸發(fā)信號(hào)VN2由第三共同準(zhǔn)位VSSL極快速提升。由于第二電流電容CVCR，第二 電流產(chǎn)生信號(hào)VP2于時(shí)間點(diǎn)t4及時(shí)間點(diǎn)t5之間，由第一共同準(zhǔn)位VCCH開始，隨著第二電 流電容CVCR釋放所儲(chǔ)存的電荷而逐漸下降，而第二電流電容CVCR放電所產(chǎn)生的第二微分 電流ICTeK的大小亦逐漸變小。而同時(shí)，第二電流產(chǎn)生信號(hào)VP2的準(zhǔn)位與第一共同準(zhǔn)位VCCH 的電位差逐漸變大，使流經(jīng)第二電流電阻RVCR的電阻電流逐漸變大。而第四P型晶體 管開關(guān)P3流經(jīng)的電流IR為第二微分電流及第二電阻電流的和。在時(shí)間點(diǎn)t4至 時(shí)間點(diǎn)t5之間，第二輸出觸發(fā)信號(hào)VM2為高準(zhǔn)位，使第四N型晶體管開關(guān)N4導(dǎo)通而產(chǎn)生低
準(zhǔn)位的第二輸出信號(hào)QN，并致使第五P型晶體管開關(guān)P5導(dǎo)通而輸出高準(zhǔn)位的第一輸出信號(hào) Q0在時(shí)間點(diǎn)t5，第二輸入信號(hào)VHR由低準(zhǔn)位轉(zhuǎn)變?yōu)楦邷?zhǔn)位，使第三P型晶體管開關(guān) P4為截止，第四P型晶體管開關(guān)P3的源極立即下降至準(zhǔn)位(VSSH+Vtpl)，與其柵極的電壓
9差維持在閾值電壓Vtpl附近。第二電流電容CVCR開始通過第二電流電阻RVCR以電流 充電，使第二電流產(chǎn)生信號(hào)VP2的準(zhǔn)位與第一共同準(zhǔn)位VCCH的電位差逐漸變小。此時(shí)，隨 著第二電流產(chǎn)生信號(hào)VP2的準(zhǔn)位與第一共同準(zhǔn)位VCCH的電位差逐漸變小，流經(jīng)第二電流電 阻RVCR的電阻電流逐漸變小。第二 N型晶體管開關(guān)N2的寄生電容上的電荷則通過第 二電阻RPULD2釋放至第二輸出觸發(fā)信號(hào)VM2為第三共同準(zhǔn)位VSSL的低準(zhǔn)位。此時(shí)，第四 N型晶體管開關(guān)N4截止。此時(shí)，第二輸出信號(hào)QN仍維持低準(zhǔn)位，使第五P型晶體管開關(guān)P5 維持導(dǎo)通，第一輸出信號(hào)Q維持高準(zhǔn)位。于時(shí)間點(diǎn)t6，第二電流電容CVCR充電完畢，第二電 流產(chǎn)生信號(hào)VP2穩(wěn)定于第一共同準(zhǔn)位VCCH，因此第四P型晶體管開關(guān)P3流經(jīng)的電流IR亦 降為零而不再消耗功率。另外，由于第二 P型晶體管開關(guān)P1與第四P型晶體管開關(guān)P3的漏極與源極之間的 電壓最大可達(dá)(VCCH-VSSL)，因此相較于第一 P型晶體管開關(guān)P2、第三P型晶體管開關(guān)P4、 第一 N型晶體管開關(guān)m及第二 N型晶體管開關(guān)N2需有較高的耐壓能力。在圖2所示的信號(hào)轉(zhuǎn)換器中的第一電流產(chǎn)生單元105S耦接于第一共同準(zhǔn)位VCCH 及第一輸入單元125S之間，而第二電流產(chǎn)生單元105R耦接于第一共同準(zhǔn)位VCCH及第二輸 入單元125R之間。而實(shí)際應(yīng)用上，第一電流產(chǎn)生單元105S可與第一輸入單元125S中的第 一 P型晶體管開關(guān)P2互換，以及第二電流產(chǎn)生單元105R可與第二輸入單元125R中的第三 P型晶體管P4開關(guān)互換而不影響電路的運(yùn)作。另外，第一電流產(chǎn)生單元105S中的第一電流 電阻RVCS及第二電流產(chǎn)生單元105R中的第二電流電阻RVCR主要功能為提供一穩(wěn)定的基 本電流作為電路操作上的基本電流信號(hào)，同時(shí)分別為電容CVCS及電容CVCR之下極板提供 充電路徑，故可以電流源取代而不影響其電路運(yùn)作。請(qǐng)參考圖6，為根據(jù)本發(fā)明的再一較佳實(shí)施例的信號(hào)轉(zhuǎn)換器的電路示意圖。與圖2 所示的信號(hào)轉(zhuǎn)換器相較，信號(hào)轉(zhuǎn)換器100’中的第一輸入單元125S分為一第一輸入端125Sa 及一第一電位箝制端125Sb兩部分，第一輸入端125Sa用以接收第一輸入信號(hào)VHS，第一電 位箝制端125Sb接收第二共同準(zhǔn)位，用以箝制第一輸入單元125S中電路的準(zhǔn)位范圍；而第 二輸入單元125R亦分為一第二輸入端125Ra及一第二電位箝制端125Rb兩部分。第一電 流產(chǎn)生單元115S的位置與第一輸入單元125S中作為第一輸入端125Sa的第一 P型晶體管 開關(guān)P2’互換；第二電流產(chǎn)生單元115R的位置則與第二輸入單元125R中作為第二輸入端 125Ra的第三P型晶體管開關(guān)P4’互換。而且，第一電流產(chǎn)生單元115S中改以第一電流源 I0S取代原來的電流電阻RVCS ；第二電流產(chǎn)生單元115R中改以第二電流源I0R取代原來的 電流電阻RVCR。除上述電路上連接關(guān)系及功能等效的元件替換外，其余電路的操作與圖2所示的 信號(hào)轉(zhuǎn)換器幾乎相同，故在此不再累述。根據(jù)上述的實(shí)施例，可將輸入信號(hào)的準(zhǔn)位由高轉(zhuǎn)為低(High to Low)后輸出，以符 合后端電路所需的信號(hào)準(zhǔn)位范圍，以避免前端電路所產(chǎn)生的輸入信號(hào)準(zhǔn)位高于后端電路能 處理的準(zhǔn)位范圍。當(dāng)然，本發(fā)明亦可應(yīng)用于低轉(zhuǎn)為高(Low to High)的信號(hào)轉(zhuǎn)換器，以處理 前端電路所產(chǎn)生的輸入信號(hào)準(zhǔn)位低于后端電路能處理的準(zhǔn)位范圍的情況。請(qǐng)參考圖7，為根據(jù)本發(fā)明的又一較佳實(shí)施例的信號(hào)轉(zhuǎn)換器的電路示意圖。信號(hào)轉(zhuǎn) 換器300用以將輸入信號(hào)的準(zhǔn)位調(diào)高后輸出，其包含一第一輸入元件、一第二輸入元件以 及一輸出單元330。第一輸入元件及第二輸入元件耦接第一共同準(zhǔn)位VCCH及第三共同準(zhǔn)位VSSL，而輸出單元330耦接第一共同準(zhǔn)位VCCH及第二共同準(zhǔn)位VSSH。第一輸入元件包 含一第一輸入單元、一第一輸出觸發(fā)單元320S以及一第一電流產(chǎn)生單元315S，其中第一輸 入單元分為一第一輸入端325Sa及一第一電位箝制端325Sb兩部分。第二輸入元件包含一 第二輸入單元、一第二輸出觸發(fā)單元320R以及一第二電流產(chǎn)生單元315R，其中第二輸入單 元分為一第二輸入端125Ra及一第二電位箝制端125Rb兩部分。 第一輸入單元的第一輸入端325Sa及第二輸入單元的第二輸入端325Ra耦接第一 共同準(zhǔn)位VCCH，而第一輸入單元的第一電位箝制端325Sb及第二輸入單元的第二電位箝制 端325Rb耦接第三共同準(zhǔn)位VSSL。第一輸入端325Sa包含一 N型晶體管開關(guān)附1，而第一 電位箝制端325Sb包含一 N型晶體管開關(guān)N13及耦接N型晶體管開關(guān)W3的柵極及源極的 一電容，其中N型晶體管開關(guān)Nil用以接收一第一輸入信號(hào)VLS，N型晶體管開關(guān)W3的柵 極耦接第四共同準(zhǔn)位VCCL，而耦接N型晶體管開關(guān)W3的電容用以濾除第一輸入單元上的 高頻噪聲。第二輸入端325Ra包含一 N型晶體管開關(guān)附2，而第二電位箝制端325Rb包含一 N型晶體管開關(guān)N14及耦接N型晶體管開關(guān)W4的柵極及源極的一電容，其中N型晶體管開 關(guān)N12用以接收一第二輸入信號(hào)VLR，N型晶體管開關(guān)附4的柵極耦接第四共同準(zhǔn)位VCCL， 而耦接N型晶體管開關(guān)W4的電容用以濾除第二輸入單元上的高頻噪聲。其中，第一輸入 信號(hào)VLS及第二輸入信號(hào)VLR的準(zhǔn)位位于第四共同準(zhǔn)位VCCL及第三共同準(zhǔn)位VSSL之間。第一輸出觸發(fā)單元320S及第二輸出觸發(fā)單元320R耦接第一共同準(zhǔn)位VCCH及分 別耦接第一輸入單元的第一電位箝制端325Sb及第二輸入單元的第二電位箝制端325Rb。 第一輸出觸發(fā)單元320S包含并聯(lián)的一電阻RPULD1’及一 P型晶體管開關(guān)Pll。P型晶體管 開關(guān)P11的漏極耦接第一輸入單元的第一電位箝制端325Sb，P型晶體管開關(guān)P11的柵極與 輸出單元330耦接，而P型晶體管開關(guān)P11的源極耦接第一共同準(zhǔn)位VCCH。電阻RPULD1’ 耦接P型晶體管開關(guān)PI 1的漏極與源極(即，電阻RPULD1’并接在P型晶體管開關(guān)PI 1的漏 極與源極)。第二輸出觸發(fā)單元320R包含并聯(lián)的一電阻RPULD2’及P型晶體管開關(guān)P12。P 型晶體管開關(guān)P12的漏極耦接第二輸入單元的第二電位箝制端325Rb，P型晶體管開關(guān)P12 的柵極與輸出單元330耦接，而P型晶體管開關(guān)P12的源極耦接第一共同準(zhǔn)位VCCH。電阻 RPULD2’耦接P型晶體管開關(guān)P12的漏極與源極(即，電阻RPULD2’并接在P型晶體管開 關(guān)P12的漏極與源極)。通過電阻RPULD1，、RPULD2，，P型晶體管開關(guān)Pll、P12于截止時(shí)， 可避免漏極處于浮接(floating)狀態(tài)，從而避免可能的電路錯(cuò)誤。第一電流產(chǎn)生單元315S及第二電流產(chǎn)生單元315R分別耦接第一輸入單元、第二 輸入單元以及通過第一輸入單元的第一電位箝制端325Sb、第二輸入單元的第二電位箝制 端325Rb耦接第一輸出觸發(fā)單元320S、第二輸出觸發(fā)單元320R。第一電流產(chǎn)生單元315S 及第二電流產(chǎn)生單元315R分別包含并聯(lián)的一電容及一電流源，其中電容作為快速電流產(chǎn) 生元件，于第一輸入元件及第二輸入元件中的晶體管于進(jìn)行切換時(shí)，提供足夠大的瞬間電 流以縮短切換的瞬態(tài)響應(yīng)時(shí)間。瞬態(tài)響應(yīng)時(shí)間的長短亦可通過調(diào)整電容的電容值大小及電 流源的電流大小來達(dá)成。輸出單元330包含兩組串聯(lián)的N型晶體管開關(guān)附5、N16及P型晶體管開關(guān)P13、 P14及一電阻ROD’，每一組串聯(lián)的N型晶體管開關(guān)及P型晶體管開關(guān)的連接點(diǎn)耦接另一組 的N型晶體管開關(guān)的柵極，電阻ROD’與該兩組第二型晶體管開關(guān)其中之一并聯(lián)。P型晶體 管開關(guān)P13、P14的柵極分別與第一輸出觸發(fā)單元320S中P型晶體管開關(guān)P11的柵極及第二輸出觸發(fā)單元320R中P型晶體管開關(guān)P12的柵極耦接。N型晶體管開關(guān)N15及P型晶 體管開關(guān)P13的連接點(diǎn)輸出一第一輸出信號(hào)Q’，而N型晶體管開關(guān)N16及P型晶體管開關(guān) P14的連接點(diǎn)輸出一第二輸出信號(hào)QN’。由于輸出單元130耦接于第三共同準(zhǔn)位VSSL及第 四共同準(zhǔn)位VCCL之間，故第一輸出信號(hào)Q’以及第二輸出信號(hào)QN’的準(zhǔn)位位于第三共同準(zhǔn) 位VSSL及第四共同準(zhǔn)位VCCL之間。通過圖7所示的信號(hào)轉(zhuǎn)換器，即可將準(zhǔn)位位于第四共同準(zhǔn)位VCCL及第三共同準(zhǔn)位 VSSL之間的第一輸入信號(hào)VLS及第二輸入信號(hào)VLR調(diào)高成為準(zhǔn)位位于第一共同準(zhǔn)位VCCH 及第二共同準(zhǔn)位VSSH之間的第一輸出信號(hào)Q’、及第二輸出信號(hào)QN’輸出。而為了減少第一輸入元件及第二輸入元件中的晶體管開關(guān)處于導(dǎo)通狀態(tài)下所造 成的功率損耗，經(jīng)圖8A所示的脈沖信號(hào)產(chǎn)生器處理輸入信號(hào)，可使第一輸入信號(hào)VLS、第二 輸入信號(hào)VLR成為脈沖信號(hào)而減少電路的功率損耗。請(qǐng)參考圖8A，為可應(yīng)用于圖7所示的 信號(hào)轉(zhuǎn)換器的脈沖信號(hào)產(chǎn)生器的電路示意圖。脈沖信號(hào)產(chǎn)生器400耦接于第四共同準(zhǔn)位 VCCL及第三共同準(zhǔn)位VSSL，其包含一第一反向器402、一與非門(NAND GATE) 404、一第二反 向器406以及一電容414。第一反向器402接收一輸入前信號(hào)SIN，并輸出經(jīng)反向處理的信 號(hào)至與非門404。電容414耦接于第一反向器402的輸出端及第三共同準(zhǔn)位VSSL之間。與 非門404接收輸入前信號(hào)SIN及第一反向器402所輸出的信號(hào)，并經(jīng)反及運(yùn)算后輸出至第二 反向器406。第二反向器406將與非門404所輸出的信號(hào)經(jīng)反向運(yùn)算后輸出成為一輸出信 號(hào)SOTT。請(qǐng)參考圖8B，為圖8A所示脈沖信號(hào)產(chǎn)生器的信號(hào)波形圖。脈沖信號(hào)產(chǎn)生器400偵 測(cè)信號(hào)的上升沿，當(dāng)輸入前信號(hào)SIN由低準(zhǔn)位轉(zhuǎn)為高準(zhǔn)位時(shí)，將被觸發(fā)而產(chǎn)生一具有脈沖寬 度TD的脈沖信號(hào)作為輸出信號(hào)SQUT，其中脈沖寬度TD由電容414及第一反向器402的驅(qū)動(dòng) 能力來決定，可通過調(diào)整電容414的等效電容值及第一反向器402的驅(qū)動(dòng)能力來調(diào)整脈沖 寬度TD的長短。根據(jù)上述，本發(fā)明利用電流產(chǎn)生單元中的快速電流產(chǎn)生元件，在晶體管開關(guān)切換 的瞬間提供大電流以加速晶體管開關(guān)切換速率。上述快速電流產(chǎn)生元件可以包含一電容， 如此即可于切換所造成的信號(hào)準(zhǔn)位變化的瞬間提供一相當(dāng)大的微分電流，進(jìn)而縮短瞬態(tài)響 應(yīng)的時(shí)間以避免已知的信號(hào)轉(zhuǎn)換器的瞬態(tài)響應(yīng)時(shí)間過長的問題。如上所述，本發(fā)明完全符合專利三要件新穎性、進(jìn)步性和產(chǎn)業(yè)上的利用性。本發(fā) 明在上文中已以較佳實(shí)施例揭露，然熟習(xí)本項(xiàng)技術(shù)者應(yīng)理解的是，該實(shí)施例僅用于描繪本 發(fā)明，而不應(yīng)解讀為限制本發(fā)明的范圍。應(yīng)注意的是，凡是與該實(shí)施例等效的變化與置換， 均應(yīng)設(shè)為涵蓋于本發(fā)明的范疇內(nèi)。因此，本發(fā)明的保護(hù)范圍當(dāng)以權(quán)利要求范圍所界定的為 準(zhǔn)。
1權(quán)利要求
一種信號(hào)轉(zhuǎn)換器，用以轉(zhuǎn)換信號(hào)的準(zhǔn)位基準(zhǔn)，包含兩輸入元件，每一輸入元件包含一輸入單元耦接一第一共同準(zhǔn)位及一第二共同準(zhǔn)位，接收一輸入信號(hào)并據(jù)此產(chǎn)生一電流產(chǎn)生信號(hào)及一觸發(fā)信號(hào)，其中該輸入信號(hào)的準(zhǔn)位位于該第一共同準(zhǔn)位及該第二共同準(zhǔn)位之間；一輸出觸發(fā)單元，耦接一第三共同準(zhǔn)位及該輸入單元，根據(jù)該觸發(fā)信號(hào)產(chǎn)生一輸出觸發(fā)信號(hào)；以及一電流產(chǎn)生單元耦接該輸入單元及該輸出觸發(fā)單元，該電流產(chǎn)生單元包含一快速電流產(chǎn)生元件，該快速電流產(chǎn)生元件根據(jù)該電流產(chǎn)生信號(hào)產(chǎn)生一電流脈沖信號(hào)以縮短該輸出觸發(fā)單元產(chǎn)生該輸出觸發(fā)信號(hào)的瞬態(tài)響應(yīng)時(shí)間；以及一輸出單元，耦接該第三共同準(zhǔn)位及一第四共同準(zhǔn)位，根據(jù)兩該輸出觸發(fā)單元的兩該輸出觸發(fā)信號(hào)產(chǎn)生相位相反的兩輸出信號(hào)，該兩輸出信號(hào)的準(zhǔn)位位于該第三共同準(zhǔn)位及該第四共同準(zhǔn)位之間。
2.如權(quán)利要求1所述的信號(hào)轉(zhuǎn)換器，其中每一該快速電流產(chǎn)生元件包含一電容，耦接 該第一共同準(zhǔn)位及該第二共同準(zhǔn)位其中之一，以及耦接對(duì)應(yīng)的該輸入單元。
3.如權(quán)利要求2所述的信號(hào)轉(zhuǎn)換器，其中每一該電流產(chǎn)生單元還包含一電阻，該電阻 耦接該第一共同準(zhǔn)位及該第二共同準(zhǔn)位其中之一，以及耦接對(duì)應(yīng)的該輸入單元。
4.如權(quán)利要求2所述的信號(hào)轉(zhuǎn)換器，其中每一該電流產(chǎn)生單元還包含一電流源，用以 提供一基本電流信號(hào)。
5.如權(quán)利要求2所述的信號(hào)轉(zhuǎn)換器，其中每一該輸入單元包含串聯(lián)的一第一第一型晶 體管開關(guān)及一第二第一型晶體管開關(guān)，該第一第一型晶體管開關(guān)的柵極接收對(duì)應(yīng)的輸入信 號(hào)，該第二第一型晶體管開關(guān)耦接該輸出觸發(fā)單元。
6.如權(quán)利要求5所述的信號(hào)轉(zhuǎn)換器，其中該第二第一型晶體管開關(guān)的源極與柵極之間 耦接一濾波電容，以濾除高頻的噪聲。
7.如權(quán)利要求2所述的信號(hào)轉(zhuǎn)換器，其中每一該輸出觸發(fā)單元包含并聯(lián)的一電阻及一 第二型晶體管開關(guān)。
8.如權(quán)利要求2所述的信號(hào)轉(zhuǎn)換器，其中該輸出單元包含兩組串聯(lián)的一第一型晶體管 開關(guān)及一第二型晶體管開關(guān)以及一電阻，每一組串聯(lián)的該第一型晶體管開關(guān)及該第二型晶 體管開關(guān)的連接點(diǎn)耦接另一組的該第一型晶體管開關(guān)的柵極，該電阻與該兩組第二型晶體 管開關(guān)其中之一并聯(lián)。
9.如權(quán)利要求1所述的信號(hào)轉(zhuǎn)換器，還包含兩脈沖產(chǎn)生器，分別接收相位相反的兩輸 入前信號(hào)并偵測(cè)該信號(hào)的上升沿或下降沿以產(chǎn)生該兩輸入信號(hào)。
10.如權(quán)利要求9所述的信號(hào)轉(zhuǎn)換器，其中每一該脈沖產(chǎn)生器包含一第一反向器、一或 非門、一第二反向器以及一第一電容，該第一反向器的輸入端接收對(duì)應(yīng)的該輸入前信號(hào)而 其輸出端耦接該第一電容，該或非門耦接對(duì)應(yīng)的該輸入前信號(hào)及該第一反向器的輸出端， 該第二反向器的輸入端耦接該或非門的輸出端并輸出該輸入信號(hào)。
11.如權(quán)利要求9所述的信號(hào)轉(zhuǎn)換器，其中每一該脈沖產(chǎn)生器包含一第三反向器、一與 非門、一第四反向器以及一第二電容，該第三反向器的輸入端接收對(duì)應(yīng)的該輸入前信號(hào)而 其輸出端耦接該第二電容，該與非門耦接對(duì)應(yīng)的該輸入前信號(hào)及該第三反向器的輸出端，該第四反向器的輸入端耦接該與非門的輸出端并輸出該輸入信號(hào).
全文摘要
本發(fā)明信號(hào)轉(zhuǎn)換器是利用電流產(chǎn)生單元中的快速電流產(chǎn)生元件，在晶體管開關(guān)切換的瞬間提供大電流以加速晶體管開關(guān)切換速率。上述快速電流產(chǎn)生元件可以包含一電容，如此即可在切換所造成的信號(hào)準(zhǔn)位變化的瞬間提供一相當(dāng)大的微分電流，進(jìn)而縮短瞬態(tài)響應(yīng)的時(shí)間以避免已知的信號(hào)轉(zhuǎn)換器的瞬態(tài)響應(yīng)時(shí)間過長的問題。
文檔編號(hào)H03K19/013GK101854165SQ20091013026
公開日2010年10月6日 申請(qǐng)日期2009年3月30日 優(yōu)先權(quán)日2009年3月30日
發(fā)明者簡煥文, 陳繼明 申請(qǐng)人:登豐微電子股份有限公司