專利名稱：一種邏輯電平轉(zhuǎn)換電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及邏輯電平轉(zhuǎn)換技術(shù)，更具體地說(shuō)，涉及一種無(wú)需高壓PM0S或者無(wú)需高 壓NMOS的邏輯電平轉(zhuǎn)換電路。
背景技術(shù)：
電平轉(zhuǎn)換廣泛的運(yùn)用于多電源系統(tǒng)和控制系統(tǒng)中，尤其在使用微控制器時(shí)，微控 制器通常在較低電源電壓下工作，而外圍器件由于實(shí)際需要使用較高電源電壓，就要用到 電平轉(zhuǎn)換；另外，在混合信號(hào)集成電路中為了減小物理尺寸和降低功耗，邏輯部分通常采用 低電源電壓。而模擬電路部分的電源電壓是由應(yīng)用決定的，這樣在它們的接口部分必須進(jìn) 行電平轉(zhuǎn)換。如果轉(zhuǎn)換后的電源電壓較高時(shí)，接口電路就需要高壓器件。常用電平轉(zhuǎn)換電 路如圖1所示，但其需要高壓PMOS器件和高壓NMOS器件，也就意味著需要較高的成本。
如圖1所示，為常用有高壓PMOS器件的電平轉(zhuǎn)換電路。mnl、 mn2為高壓NMOS器 件，mpl、 mp2為高壓PMOS器件。IN為邏輯輸入信號(hào)，高低邏輯電平分別為VCC和GND， IN_ B為IN的反向信號(hào)。VH為高電源電壓。該電平轉(zhuǎn)換電路的作用為把邏輯輸入信號(hào)IN的邏 輯高的電平由VCC轉(zhuǎn)換為VH。 當(dāng)輸入IN為高(VCC)時(shí)，高壓NMOS mnl打開(kāi)，OUT_B輸出低(GND)，從而使高壓 PMOS mp2打開(kāi)，同時(shí)因?yàn)镮N—B為低(GND)，所以O(shè)UT輸出高(VH)。當(dāng)IN為低(GND)時(shí)，IN— B高(VCC)，由于電路左右對(duì)稱，同理可知OUT輸出低(GND) ，OUT_B輸出高(VH)。由此可見(jiàn) 該電路沒(méi)有直流通路，沒(méi)有靜態(tài)功耗，但需要高壓PMOS器件，也就意味著相比于標(biāo)準(zhǔn)的邏 輯工藝需要額外的掩模版和生產(chǎn)步驟。 如圖2所示，為傳統(tǒng)全NMOS的電平轉(zhuǎn)換電路。高壓NMOS mn2為輸入信號(hào)放大管， 高壓NMOS mnl為二極管連接的負(fù)載管。當(dāng)輸入信號(hào)IN為GND時(shí)，mn2關(guān)閉，由于mnl導(dǎo)通 至少需要有一個(gè)其閾值電壓的壓降，輸出端OUT被mnl上拉到比VH低一個(gè)閾值的電位，輸 出電平存在一定的電壓損失。當(dāng)輸入信號(hào)IN為高電平VCC時(shí)，輸出端OUT被mn2下拉到 GND，此時(shí)二極管連接的mnl連接到VH和GND之間，從而消耗靜態(tài)電流。

發(fā)明內(nèi)容
本發(fā)明要解決的技術(shù)問(wèn)題在于，針對(duì)現(xiàn)有技術(shù)的上述需要同時(shí)使用高壓PMOS或 NMOS器件并且在在靜態(tài)功耗和邏輯電平電壓損失的缺陷，提供了 一種邏輯電平轉(zhuǎn)換電路。
本發(fā)明解決其技術(shù)問(wèn)題所采用的技術(shù)方案是構(gòu)造一種邏輯電平轉(zhuǎn)換電路，包括 控制端接輸入信號(hào)、第一端接地、第二端接電平輸出的第二增強(qiáng)型高壓晶體管，還包括作為 負(fù)載器件的耗盡型高壓晶體管、作為隔離器件的低壓晶體管及作為輔助器件的第一增強(qiáng)型 高壓晶體管，其中 所述耗盡型高壓晶體管的第一端接低壓晶體管的第一端，第二端接高電源電壓， 控制端接電平輸出；所述低壓晶體管的第二端接電平輸出，控制端接高電平；所述第一增 強(qiáng)型晶體管的第一端接電平輸出，第二端接低壓晶體管的第一端，控制端接輸入信號(hào)高低變化產(chǎn)生的高電平脈沖。 在本發(fā)明所述的邏輯電平轉(zhuǎn)換電路中，所述第二增強(qiáng)型高壓晶體管、耗盡型高壓 晶體管及第一增強(qiáng)型高壓晶體管為NMOS管，所述低壓晶體管為PM0S管，所述第二增強(qiáng)型高 壓晶體管、耗盡型高壓晶體管及第一增強(qiáng)型高壓晶體管、低壓晶體管的第一端為源極，第二 端為漏極，控制端為柵極。 在本發(fā)明所述的邏輯電平轉(zhuǎn)換電路中，所述第二增強(qiáng)型高壓晶體管、耗盡型高壓 晶體管及第一增強(qiáng)型高壓晶體管為PM0S管，所述低壓晶體管為NMOS管，所述第二增強(qiáng)型高 壓晶體管、耗盡型高壓晶體管及第一增強(qiáng)型高壓晶體管、低壓晶體管的第一端為漏極，第二 端為源極，控制端為柵極。 在本發(fā)明所述的邏輯電平轉(zhuǎn)換電路中，所述第二增強(qiáng)型高壓NMOS管的柵極接輸 入信號(hào)、源極接地、漏極接電平輸出；所述耗盡型高壓NMOS管的漏極接高電源電壓，源極接 低壓PM0S管的源極，柵極接電平輸出；所述低壓PM0S管的柵極接高電平，漏極接電平輸出 端；所述第一增強(qiáng)型高壓NMOS管漏極接低壓PM0S管的源極，源極接電平輸出，柵極接邏輯 輸入信號(hào)高低變化產(chǎn)生的高電平脈沖。 在本發(fā)明所述的邏輯電平轉(zhuǎn)換電路中，所述輸入信號(hào)為地時(shí)，第二增強(qiáng)型高壓 NMOS管關(guān)斷，整個(gè)電路沒(méi)有靜態(tài)電流；當(dāng)輸入信號(hào)為時(shí)高電平時(shí)，耗盡型高壓NMOS管關(guān)斷， 整個(gè)電路仍沒(méi)有靜態(tài)電流。 在本發(fā)明所述的邏輯電平轉(zhuǎn)換電路中，所述輸入信號(hào)從地變化到高電平時(shí)，電平 輸出從高電源電壓變化到地，耗盡型低壓NMOS管的柵電壓被下拉到地，柵源電壓變小，其 中 如果低壓PM0S器件不導(dǎo)通，則整個(gè)電路沒(méi)有靜態(tài)電流；如果低壓PM0S器件導(dǎo)通， 則耗盡型高壓NMOS管的閾值電壓上升，柵源電壓變小而使耗盡型高壓NMOS管關(guān)斷，整個(gè)電 路仍沒(méi)有靜態(tài)電流。 在本發(fā)明所述的邏輯電平轉(zhuǎn)換電路中，所述輸入信號(hào)穩(wěn)定為高電平時(shí)，電平輸出 被第二增強(qiáng)型高壓NMOS管下拉到地，低壓PMOS器件的漏極電壓為地，整個(gè)電路沒(méi)有靜態(tài)電 流，低壓PMOS管導(dǎo)通。 在本發(fā)明所述的邏輯電平轉(zhuǎn)換電路中，所述輸入信號(hào)從高電平變化到地時(shí)，所述 第二增強(qiáng)型高壓NMOS管及耗盡型高壓NMOS管關(guān)斷，電平輸出接地，高電平脈沖短時(shí)間內(nèi)使 第一增強(qiáng)型高壓NMOS管導(dǎo)通而將低壓PMOS管短路，電平輸出被上拉到高電源電壓。
在本發(fā)明所述的邏輯電平轉(zhuǎn)換電路中，所述輸入信號(hào)穩(wěn)定為地后，第二增強(qiáng)型高 壓NMOS關(guān)斷，電平輸出被耗盡型高壓NMOS管上拉到高電源電壓。 在本發(fā)明所述的邏輯電平轉(zhuǎn)換電路中，所述邏輯電平轉(zhuǎn)換電路還連接到一個(gè)或多 個(gè)相同的邏輯電平轉(zhuǎn)換電路，所述低壓PMOS管的襯底與源極相連，并同時(shí)連接到所述一個(gè) 或多個(gè)相同的邏輯電平轉(zhuǎn)換電路的低壓PMOS管的襯底，用于為其它的低壓PMOS管提供襯 底偏置電壓。 實(shí)施本發(fā)明邏輯電平轉(zhuǎn)換電路，具有以下有益效果本發(fā)明提出的邏輯電平轉(zhuǎn)換 電路可以在不使用高壓PMOS的情況下低功耗實(shí)現(xiàn)高低電平之間的轉(zhuǎn)換，該邏輯電平轉(zhuǎn)換 電路不需要高壓PMOS器件，不需要靜態(tài)功耗，并且輸出的邏輯高電平?jīng)]有電壓損失；類似 地，將以上NMOS器件換成PMOS器件，PMOS器件換成NMOS器件也可達(dá)到相同的效果。


下面將結(jié)合附圖及實(shí)施例對(duì)本發(fā)明作進(jìn)一步說(shuō)明，附圖中 圖1是常用需要高壓PMOS器件的電平轉(zhuǎn)換電路的原理圖； 圖2是傳統(tǒng)的全NMOS的電平轉(zhuǎn)換電路的原理圖； 圖3是本發(fā)明的邏輯電平轉(zhuǎn)換電路的第一實(shí)施例的原理圖； 圖4是圖3的輸入輸出信號(hào)的時(shí)序圖； 圖5是本發(fā)明第一實(shí)施例帶襯底偏置的電平轉(zhuǎn)換電路的原理圖； 圖6是圖5的輸入輸出信號(hào)的時(shí)序圖； 圖7是兩個(gè)低壓PMOS管在不同阱和同一阱的版圖示意圖。
具體實(shí)施例方式
為了使本發(fā)明所要解決的技術(shù)問(wèn)題、技術(shù)方案及優(yōu)點(diǎn)更加清楚明白，以下結(jié)合附 圖及實(shí)施例，對(duì)本發(fā)明進(jìn)行進(jìn)一步詳細(xì)說(shuō)明。應(yīng)當(dāng)理解，此處所描述的具體實(shí)施例僅用以解 釋本發(fā)明，并不用于限定本發(fā)明。 本發(fā)明提出的邏輯電平轉(zhuǎn)換電路可以在不使用高壓PMOS管的情況下低功耗實(shí)現(xiàn) 高低電平之間的轉(zhuǎn)換，該邏輯電平轉(zhuǎn)換電路不需要高壓PMOS器件，不需要靜態(tài)功耗，并且 輸出的邏輯高電平?jīng)]有電壓損失。同樣，將本發(fā)明的NMOS器件換成PMOS器件，PMOS器件 換成NMOS器件也可達(dá)到相同的效果。 依照本發(fā)明的邏輯電平轉(zhuǎn)換電路包括控制端接輸入信號(hào)、第一端接地、第二端接
電平輸出的第二增強(qiáng)型高壓晶體管，此外還包括作為負(fù)載器件的耗盡型高壓晶體管、作為
隔離器件的低壓晶體管及作為輔助器件的第一增強(qiáng)型高壓晶體管，其中所述耗盡型高壓晶
體管的第一端接低壓晶體管的第一端，第二端接高電源電壓，控制端接電平輸出；所述低壓
晶體管的第二端接電平輸出，控制端接高電平；所述第一增強(qiáng)型晶體管的第一端接電平輸
出，第二端接低壓晶體管的第一端，控制端接輸入信號(hào)高低變化產(chǎn)生的高電平脈沖。 在本發(fā)明的第一實(shí)施例中，所述第二增強(qiáng)型高壓晶體管、耗盡型高壓晶體管及第
一增強(qiáng)型高壓晶體管為NMOS管，所述低壓晶體管為PMOS管，所述第二增強(qiáng)型高壓晶體管、
耗盡型高壓晶體管及第一增強(qiáng)型高壓晶體管、低壓晶體管的第一端為源極，第二端為漏極，
控制端為柵極。在該實(shí)施例中，可以不使用高壓PMOS器件，整個(gè)電路沒(méi)有靜態(tài)電流，并且輸
出的邏輯高電平?jīng)]有電壓損失。 在本發(fā)明的第二實(shí)施例中，所述第二增強(qiáng)型高壓晶體管、耗盡型高壓晶體管及第 一增強(qiáng)型高壓晶體管為PM0S管，所述低壓晶體管為NM0S管，所述第二增強(qiáng)型高壓晶體管、 耗盡型高壓晶體管及第一增強(qiáng)型高壓晶體管、低壓晶體管的第一端為漏極，第二端為源極， 控制端為柵極。這種情況也就是將第一實(shí)施例的NM0S管換成PM0S管，PM0S管換成NM0S 管，整個(gè)電路不需要使用高壓NMOS管，整個(gè)電路沒(méi)有靜態(tài)電流，并且輸出的邏輯高電平?jīng)] 有電壓損失。 如圖3所示，圖中示出了本發(fā)明的邏輯電平轉(zhuǎn)換電路的第一實(shí)施例的原理圖。本 發(fā)明邏輯電平轉(zhuǎn)換電路包括柵極接輸入信號(hào)IN、源極接地GND、漏極接電平輸出OUT的第二 增強(qiáng)型高壓NM0S管mn2，其還包括作為負(fù)載器件的耗盡型高壓NM0S管mnd、作為隔離器件的低壓PMOS管mp及作為輔助器件的第一增強(qiáng)型高壓NMOS管mnl。 其中，耗盡型高壓NMOS管mnd的漏極接高電源電壓VH，源極接低壓PMOS管mp的 源極，柵極接電平輸出OUT ;低壓PMOS管mp的柵極接高電平VCC，漏極接電平輸出端OUT ; 第一增強(qiáng)型高壓NMOS管mnl漏極接低壓PMOS管mp的源極，源極接電平輸出OUT,柵極接邏 輯輸入信號(hào)IN高低變化產(chǎn)生的高電平脈沖change。第二增強(qiáng)型高壓NMOS管mn2也就是輸 入信號(hào)放大器件，低壓PMOS管mp會(huì)增加高壓NMOS管mnd的源襯電壓差并減小mnd柵源電 壓，第一增強(qiáng)型高壓NMOS管mnl幫助實(shí)現(xiàn)電平轉(zhuǎn)換。 本領(lǐng)域的技術(shù)人員應(yīng)知悉，圖中還示出了各NMOS管或PMOS管的襯底連接結(jié)構(gòu)，襯 底通常來(lái)說(shuō)對(duì)N溝道接低電位，對(duì)P溝道接高電位，所以在此不再贅述其連接關(guān)系。
根據(jù)本發(fā)明，用耗盡型NMOS管mnd做負(fù)載管可以消除邏輯高電平VCC的電壓損 失。采用柵極接高電平Vcc的低壓PMOS管mp作為隔離器件，進(jìn)而減小耗盡型NMOS管mnd 的柵源電壓并增大其閾值，確保了當(dāng)邏輯輸入信號(hào)IN為高電平時(shí)沒(méi)有靜態(tài)電流。第一增強(qiáng) 型高壓NMOS管mnl用于在信號(hào)跳變時(shí)短接低壓PMOS器件的源漏端。 圖3所示是本發(fā)明提出的邏輯電平轉(zhuǎn)換電路的第一實(shí)施例，圖中用耗盡型NM0S管 mnd做負(fù)載管避免了輸出的邏輯高電平的電壓損失。采用低壓PMOS器件mp的源漏端壓降 來(lái)增加耗盡型NMOS管mnd的源襯電壓，并減小耗盡型NMOS管mnd的柵源電壓，從而使耗盡 型NMOS管mnd關(guān)閉，這樣既沒(méi)有電壓損失也沒(méi)有靜態(tài)電流消耗。其中信號(hào)線change是探 測(cè)到輸入信號(hào)IN從VCC到GND變化而產(chǎn)生的高電平脈沖。
以下是本發(fā)明的邏輯電平轉(zhuǎn)換電路的第一實(shí)施例的具體工作原理
1、當(dāng)輸入信號(hào)IN從地GND到高電平VCC變化時(shí)，電平輸出OUT從高電源電壓VH 到地GND變化。耗盡型NMOS管mnd的柵電壓也跟著下降到地GND，即柵源電壓變小。低壓 PMOS器件mp如果不導(dǎo)通，則整個(gè)電路沒(méi)有靜態(tài)電流。如果低壓PMOS器件mp導(dǎo)通，則節(jié)點(diǎn) nodeA的電壓比高電平VCC高一個(gè)閾值電壓，源襯電壓也就是高電平VCC加一個(gè)閾值電壓， 耗盡型NMOS管mnd的閾值電壓上升，而柵源電壓變小，最終使耗盡型NMOS管mnd關(guān)閉，從 而保證整個(gè)電路沒(méi)有靜態(tài)電流。 2、當(dāng)輸入信號(hào)IN穩(wěn)定為高電平VCC時(shí)，電平輸出OUT被第二增強(qiáng)型高壓NMOS管 mn2下拉到地GND。低壓PMOS器件mp的漏端電壓為地GND，襯和源端的電壓比高電平VCC高 一個(gè)閾值附近，如果太高節(jié)點(diǎn)nodeA電壓會(huì)下降，因?yàn)檎麄€(gè)電路沒(méi)有靜態(tài)電流而低壓PMOS 器件mp會(huì)導(dǎo)通，所以低壓PMOS器件mp任意兩端的電壓都小于高電平VCC加一個(gè)閾值電壓， 在低壓PMOS器件的正常工作電壓范圍內(nèi)。 3、當(dāng)輸入信號(hào)IN從高電平VCC到地GND變化時(shí)，第二增強(qiáng)型高壓NMOS管mn2關(guān) 閉，由于耗盡型NMOS管mnd關(guān)閉，電平輸出OUT依然是地GND。這時(shí)高電平脈沖change短 時(shí)間內(nèi)把低壓PMOS器件mp短路，前面提到耗盡型NMOS管mnd關(guān)閉的條件不再存在，電平 輸出OUT被耗盡型NMOS管mnd上拉到高電源電壓VH。如果沒(méi)有高電平脈沖change,節(jié)點(diǎn) nodeA與電平輸出OUT的壓差依然存在，耗盡型NMOS管mnd關(guān)閉，電平輸出OUT保持不變， 或維持較低的電壓。高電平脈沖change與輸入信號(hào)IN的時(shí)序關(guān)系如圖4所示。
4、當(dāng)輸入信號(hào)IN穩(wěn)定為地GND后，第二增強(qiáng)型高壓NM0S管mn2關(guān)閉，電平輸出 OUT被耗盡型NMOS管mnd上拉到高電源電壓VH，因?yàn)閙nd是耗盡管，所以輸出電壓沒(méi)有閾 值損失。低壓PMOS器件mp的襯源漏端都是高電壓VH，柵電壓是高電平VCC，只要VH小于VCC的兩倍，低壓PMOS器件mp任意兩端的電壓都小于高電平VCC，在低壓PMOS器件的正常 工作電壓范圍內(nèi)。 5、另外高電平VCC并不需要等于輸入信號(hào)IN的高電平VCC，當(dāng)輸入信號(hào)IN的高電 平VCC較低時(shí)可以適當(dāng)提高高電平VCC電壓，防止低壓PMOS管的柵壓太低而無(wú)法關(guān)斷。
從圖3可以看出低壓PM0S器件mp需要獨(dú)立的N阱。當(dāng)大量用到這種電路時(shí)，比如 需要高低電平轉(zhuǎn)換的解碼陣列電路中，就需要很多獨(dú)立的N阱，由于一個(gè)N阱與另一個(gè)N阱 之間，當(dāng)其電壓不相等時(shí)在版圖上通常要求有較大的間距，這樣將使版圖的面積變得很大。 如圖7所示，上邊是不同N阱的PMOS管的版圖，因?yàn)橼彘g距和器件與阱的間距使版圖面積 變大，下邊就是同一 N阱的PMOS管的版圖。 以0. 5um工藝為例，LI = 4um， L2 = 1. 3咖，L3 = 0. 4咖，那么年n個(gè)PMOS管可以 省下的長(zhǎng)度是 (n-l) * (L1+2*L2-L3) = 6. 2* (n_l) um。 這里PMOS管使用最小柵長(zhǎng)，每個(gè)PMOS管的P擴(kuò)散區(qū)長(zhǎng)度L4為2um，那么n個(gè)PMOS 管總長(zhǎng)度為 n氺(U+2氺L2+L4) = 8. 6氺num。 因?yàn)楦叨纫粯?，所以減小的版圖比例為6. 2* (n-1) / (8. 6*n) " 72 % 。 圖5所示的襯底偏置電路應(yīng)用于解決本發(fā)明的電平轉(zhuǎn)換電路大量使用的情況，低 壓PM0S器件mpl、mp2…可以在一個(gè)N阱里面實(shí)現(xiàn)，大量減少版圖面積。在圖5中左邊的電 路與圖3的電路完全一樣，但其只是給其它電路提供襯底偏置電壓。每次輸入信號(hào)由高到 低變化時(shí)，產(chǎn)生SW信號(hào)，在轉(zhuǎn)換過(guò)程中提供低的襯底偏置電壓，以便工作的電路(例如圖5 中右邊的電路)完成轉(zhuǎn)換，完成轉(zhuǎn)換后它重新回到關(guān)閉狀態(tài)。輸入輸出信號(hào)時(shí)序關(guān)系如圖 6所示，在陣列很多時(shí)，PSUB節(jié)點(diǎn)的寄生電容勢(shì)必很大，它的電壓也就能保持久一些。這樣 脈沖信號(hào)change可以在SW之后，第二增強(qiáng)型高壓NMOS管mn2就轉(zhuǎn)換之前就關(guān)閉了 ，減少 電路轉(zhuǎn)換過(guò)程中第二增強(qiáng)型高壓NMOS管mn2的漏電。 從上面的分析可知，依照本發(fā)明中的邏輯電平轉(zhuǎn)換電路不需要高壓PMOS器件，沒(méi) 有靜態(tài)電流消耗，并且邏輯高電平?jīng)]有電壓損失。當(dāng)輸入信號(hào)為地GND(即低電平)時(shí)，第 二增強(qiáng)型高壓NMOS管mn2關(guān)閉，電流通路被斷開(kāi)，電路沒(méi)有靜態(tài)電流。當(dāng)輸入信號(hào)為高電 平VCC時(shí)，耗盡型NMOS管mnd關(guān)閉，同樣電流通路被斷開(kāi)，電路沒(méi)有靜態(tài)電流。
以上對(duì)工作原理的描述都是基于圖3所示的無(wú)需高壓PMOS器件的邏輯電平轉(zhuǎn)換 電路，本領(lǐng)域的技術(shù)人員應(yīng)知悉，在將圖3中的PMOS管換成NMOS管以及NMOS管換成PMOS 管的情況下，也可獲得相同的效果，即不需要使用高壓NMOS器件，整個(gè)電路無(wú)靜態(tài)電流，并 且輸出的邏輯高電平?jīng)]有電壓損失。 以上所述僅為本發(fā)明的較佳實(shí)施例而已，并不用以限制本發(fā)明，凡是本發(fā)明的精 神和原則之內(nèi)所作的任何修改、等同替換和改進(jìn)等，均應(yīng)包含在本發(fā)明的保護(hù)范圍之內(nèi)。
權(quán)利要求
一種邏輯電平轉(zhuǎn)換電路，包括控制端接輸入信號(hào)、第一端接地、第二端接電平輸出的第二增強(qiáng)型高壓晶體管，其特征在于，還包括作為負(fù)載器件的耗盡型高壓晶體管、作為隔離器件的低壓晶體管及作為輔助器件的第一增強(qiáng)型高壓晶體管，其中所述耗盡型高壓晶體管的第一端接低壓晶體管的第一端，第二端接高電源電壓，控制端接電平輸出；所述低壓晶體管的第二端接電平輸出，控制端接高電平；所述第一增強(qiáng)型晶體管的第一端接電平輸出，第二端接低壓晶體管的第一端，控制端接輸入信號(hào)高低變化產(chǎn)生的高電平脈沖。
2. 根據(jù)權(quán)利要求1所述的邏輯電平轉(zhuǎn)換電路，其特征在于，所述第二增強(qiáng)型高壓晶體 管、耗盡型高壓晶體管及第一增強(qiáng)型高壓晶體管為NMOS管，所述低壓晶體管為PM0S管，所 述第二增強(qiáng)型高壓晶體管、耗盡型高壓晶體管及第一增強(qiáng)型高壓晶體管、低壓晶體管的第 一端為源極，第二端為漏極，控制端為柵極。
3. 根據(jù)權(quán)利要求l所述的邏輯電平轉(zhuǎn)換電路，其特征在于，所述第二增強(qiáng)型高壓晶體 管、耗盡型高壓晶體管及第一增強(qiáng)型高壓晶體管為PM0S管，所述低壓晶體管為NM0S管，所 述第二增強(qiáng)型高壓晶體管、耗盡型高壓晶體管及第一增強(qiáng)型高壓晶體管、低壓晶體管的第 一端為漏極，第二端為源極，控制端為柵極。
4. 根據(jù)權(quán)利要求2所述的邏輯電平轉(zhuǎn)換電路，其特征在于，所述第二增強(qiáng)型高壓NM0S 管的柵極接輸入信號(hào)、源極接地、漏極接電平輸出；所述耗盡型高壓NMOS管的漏極接高電 源電壓，源極接低壓PM0S管的源極，柵極接電平輸出；所述低壓PM0S管的柵極接高電平，漏 極接電平輸出端；所述第一增強(qiáng)型高壓NM0S管漏極接低壓PM0S管的源極，源極接電平輸 出，柵極接邏輯輸入信號(hào)高低變化產(chǎn)生的高電平脈沖。
5. 根據(jù)權(quán)利要求4所述的邏輯電平轉(zhuǎn)換電路，其特征在于，所述輸入信號(hào)為地時(shí)，第二 增強(qiáng)型高壓NMOS管關(guān)斷，整個(gè)電路沒(méi)有靜態(tài)電流；當(dāng)輸入信號(hào)為時(shí)高電平時(shí)，耗盡型高壓 NM0S管關(guān)斷，整個(gè)電路仍沒(méi)有靜態(tài)電流。
6. 根據(jù)權(quán)利要求4所述的邏輯電平轉(zhuǎn)換電路，其特征在于，所述輸入信號(hào)從地變化到 高電平時(shí)，電平輸出從高電源電壓變化到地，耗盡型低壓NMOS管的柵電壓被下拉到地，柵 源電壓變小，其中如果低壓PM0S器件不導(dǎo)通，則整個(gè)電路沒(méi)有靜態(tài)電流；如果低壓PM0S器件導(dǎo)通，則耗 盡型高壓NM0S管的閾值電壓上升，柵源電壓變小而使耗盡型高壓NM0S管關(guān)斷，整個(gè)電路仍 沒(méi)有靜態(tài)電流。
7. 根據(jù)權(quán)利要求4所述的邏輯電平轉(zhuǎn)換電路，其特征在于，所述輸入信號(hào)穩(wěn)定為高電 平時(shí)，電平輸出被第二增強(qiáng)型高壓NM0S管下拉到地，低壓PM0S器件的漏極電壓為地，整個(gè) 電路沒(méi)有靜態(tài)電流，低壓PM0S管導(dǎo)通。
8. 根據(jù)權(quán)利要求4所述的邏輯電平轉(zhuǎn)換電路，其特征在于，所述輸入信號(hào)從高電平變 化到地時(shí)，所述第二增強(qiáng)型高壓NM0S管及耗盡型高壓NM0S管關(guān)斷，電平輸出接地，高電平 脈沖短時(shí)間內(nèi)使第一增強(qiáng)型高壓NM0S管導(dǎo)通而將低壓PM0S管短路，電平輸出被上拉到高 電源電壓。
9. 根據(jù)權(quán)利要求4所述的邏輯電平轉(zhuǎn)換電路，其特征在于，所述輸入信號(hào)穩(wěn)定為地后， 第二增強(qiáng)型高壓NM0S關(guān)斷，電平輸出被耗盡型高壓NM0S管上拉到高電源電壓。
10. 根據(jù)權(quán)利要求4所述的邏輯電平轉(zhuǎn)換電路，其特征在于，所述邏輯電平轉(zhuǎn)換電路還連接到一個(gè)或多個(gè)相同的邏輯電平轉(zhuǎn)換電路，所述低壓PM0S管的襯底與源極相連，并同時(shí) 連接到所述一個(gè)或多個(gè)相同的邏輯電平轉(zhuǎn)換電路的低壓PMOS管的襯底，用于為其它的低 壓PMOS管提供襯底偏置電壓。
全文摘要
本發(fā)明涉及一種邏輯電平轉(zhuǎn)換電路，其包括控制端接輸入信號(hào)、第一端接地、第二端接電平輸出的第二增強(qiáng)型高壓晶體管，還包括作為負(fù)載器件的耗盡型高壓晶體管、作為隔離器件的低壓晶體管及作為輔助器件的第一增強(qiáng)型高壓晶體管。本發(fā)明不需要使用高壓PMOS器件，用耗盡型高壓NMOS管做負(fù)載管以消除邏輯高電平的電壓損失，并且采用柵極接高電平的低壓PMOS管作為隔離器件，進(jìn)而減小耗盡管的柵源電壓并增大其閾值，確保了當(dāng)邏輯輸入信號(hào)為高電平時(shí)沒(méi)有靜態(tài)電流，而第一增強(qiáng)型高壓NMOS管用于在信號(hào)跳變時(shí)短接低壓PMOS器件的源漏端。類似地，將以上NMOS管換成PMOS管，PMOS管換成NMOS管也可以達(dá)到相同的效果。
文檔編號(hào)H03K19/0185GK101777905SQ200910104969
公開(kāi)日2010年7月14日 申請(qǐng)日期2009年1月12日 優(yōu)先權(quán)日2009年1月12日
發(fā)明者劉桂云, 施愛(ài)群, 胡小波, 鄧錦輝 申請(qǐng)人:輝芒微電子(深圳)有限公司