專利名稱：一種采用啟動帶電路的nmos功率開關(guān)管驅(qū)動電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及電子技術(shù)領(lǐng)域，尤其涉及一種功率開關(guān)管驅(qū)動電路，主要 用于同步控制的直流電壓轉(zhuǎn)換控制器(DC-DC)的驅(qū)動電路。
背景技術(shù)：
隨著便攜式電子設(shè)備的廣泛使用，直流電壓轉(zhuǎn)換控制器(DC-DC)芯 片也得到飛速發(fā)展。對DC-DC芯片的直流電能轉(zhuǎn)換效率的要求也越來越 高。開關(guān)電源控制模式是DC-DC芯片的主流控制模式，其主要的電能損 耗來自功率開關(guān)管的損耗。
在同步控制的DC-DC芯片中，通常選擇NMOS管做高電壓邊的功率 開關(guān)管，而低電壓邊開關(guān)管一般采用肖特基二極管。如果NMOS功率管 的柵控制電壓GT與漏電壓相同，那么NMOS功率管的源端電壓就會比漏 電壓小一個NMOS的開啟電壓Vra值。這樣，DC-DC控制器的輸出功率 就會有損耗。
為了解決這個問題， 一般采用的方法如圖2a是采用在NMOS功率管
源端加電容CBS和二極管，并與5V電壓的Vdd一5v相連接組成啟動帶電路，
產(chǎn)生較NMOS功率管源端電壓高5V的電壓，以驅(qū)動NMOS功率管。這 種方式的優(yōu)點是啟動帶電路簡單，缺點是啟動帶電路中的二極管有正向壓 降損失，另外由于二極管的寄生電容效應(yīng)，啟動帶電路的工作速度受到影 響。圖2b采用了專門為驅(qū)動電路設(shè)置的電源Vcc。這種方法看似簡單， 但需要兩個電源。

發(fā)明內(nèi)容
本發(fā)明提供一種基于啟動帶的改進型功率開關(guān)管驅(qū)動電路，可將經(jīng)過 調(diào)制的低電壓輸入邏輯轉(zhuǎn)換為高壓邏輯信號輸出，以控制NMOS功率管。這樣可達到提高功率開關(guān)管的柵-源電壓的目的，使其導(dǎo)通更充分，降低 功率開關(guān)管的導(dǎo)通電阻，減小轉(zhuǎn)換功率的損失。
一種采用啟動帶電路的功率開關(guān)管驅(qū)動電路，包括帶第一NMOS管的 高電壓邊的功率開關(guān)管、帶肖特基二極管的低電壓邊的功率開關(guān)管，以及 用于驅(qū)動所述的第一 NMOS管的啟動帶電路，其特征在于，所述的啟動 帶電路由第一PMOS管和第一電容(CBS)組成，其中第一PMOS管的漏 極外接驅(qū)動電壓，第一PMOS管的襯極和源極均接入第一電容(CBS)的 第一極端，第一電容(CBS)的第二極端連接第一NMOS管的源極。
啟動帶電路中用第一PMOS管代替現(xiàn)有技術(shù)中的二極管，可以使電路 反應(yīng)速度快，而且正向?qū)妷盒　?br> 為了驅(qū)動第一NMOS管，所述的功率開關(guān)管驅(qū)動電路還設(shè)有
a) 第一低-高電平轉(zhuǎn)換電路，用于將經(jīng)過調(diào)制的信號(Q)轉(zhuǎn)換為高 電平邏輯信號(QBS);
b) 驅(qū)動電路，用于將高電平邏輯信號(QBS)轉(zhuǎn)換為驅(qū)動信號(GT) 輸入第一NMOS管的柵極。
當(dāng)實際測量到的輸出電壓Vout的值大于設(shè)定值，那么調(diào)制信號Q將 使第一NMOS管關(guān)閉，這時需要對第一NMOS管的源極所在的節(jié)點，即 與芯片外部電感、肖特基二極管等連接的節(jié)點SW，進行放電，以降低輸 出電壓。為了對節(jié)點SW，進行放電，所述的功率開關(guān)管驅(qū)動電路還設(shè)有
a) 第一高-低電平轉(zhuǎn)換電路，用于將所述的驅(qū)動信號(GT)轉(zhuǎn)換為低 電平域控制信號(GT一logic);
b) 下拉邏輯電路，用于將輸入的時鐘信號(OSC一soft)及所述的低電 平域控制信號(GT_logic)轉(zhuǎn)換為放電控制信號；
c) 第二 NMOS管，用于在第一 NMOS管關(guān)閉情況下對第一 NMOS 管的源極所在的節(jié)點進行放電，第二NMOS管的柵極接入放電控制信號， 第二 NMOS管的源極接地，第二 NMOS管的漏極與第一 NMOS管的源極 相連。
為更好的控制第一 PMOS管，所述的功率開關(guān)管驅(qū)動電路還設(shè)有
5a) 串聯(lián)的零電流檢測電路和第二低-高電平轉(zhuǎn)換電路，用于采集第一 NMOS管的源極所在的節(jié)點上的電流并將其轉(zhuǎn)換為高電平域的信號
(WBS);
b) 三輸入或門電路，用于產(chǎn)生第一 PMOS管控制信號，三輸入或門 電路的輸出端連接第一 PMOS管的柵極，三輸入或門電路三個輸入信號分 別來自高電平邏輯信號(QBS)、驅(qū)動信號(GT)和高電平域的信號(WBS)。
本發(fā)明功率幵關(guān)管驅(qū)動電路在低電平調(diào)制邏輯的輸入下，可以提供高 于VDD電壓5V的NMOS功率管柵端電壓，有效地驅(qū)動NMOS功率管。 同時，為了降低正向?qū)娮枰鸬碾娔軗p耗，用PMOS替代了傳統(tǒng)的啟 動帶電路結(jié)構(gòu)中的充電二極管。零電流檢測電路對輸出節(jié)點，即NMOS 功率管的源端口進行零電流檢測，即對過零電壓檢測，瑜出信號Wbs，并 通過與調(diào)制信號Qbs信號和NMOS管控制信號GT的或門電路，有效控制 啟動帶電路中的PMOS管的導(dǎo)通或者關(guān)斷。NMOS管控制信號GT的低電 平信號GT—logic和時鐘信號OSC_soft信號通過下拉邏輯電路，輸出信號 控制NMOS管，對SW節(jié)點進行放電。
本發(fā)明的優(yōu)點是提供較高的NMOS管柵-源電壓，減小了NMOS功 率開關(guān)管的導(dǎo)通電阻，降低輸出電壓的損耗。另外，啟動帶電路中的cbs 電容充電過程中，采用PMOS管代替原來的二極管，降低了正向?qū)娮?和壓降，減小了損耗。


圖1是本發(fā)明采用啟動帶電路的NMOS功率開關(guān)管驅(qū)動電路結(jié)構(gòu)示意圖； 圖2a、圖2b是現(xiàn)有技術(shù)中兩種典型的驅(qū)動電路結(jié)構(gòu)，其中圖2a是基于啟 動帶和電平轉(zhuǎn)移電路的驅(qū)動電路；圖2b是雙電源電壓驅(qū)動電路； 圖3是低電壓域(0 5V)到高電壓域(VSW~VSW+5V)電平轉(zhuǎn)換電路(即 第一高-低電平轉(zhuǎn)換電路)；
圖4是高電壓域(VSW~VSW+5V)到低電壓域(0~5V)電平轉(zhuǎn)換電路(即 第一高-低電平轉(zhuǎn)換電路)；圖5是下拉邏輯電路的示意圖。
具體實施例方式
如圖1所示，功率開關(guān)管驅(qū)動電路一般一部分器件封裝在芯片內(nèi)部， 另一部分位于芯片外部，本實施例的基于啟動帶電路的NMOS功率開關(guān) 管驅(qū)動電路結(jié)構(gòu)由芯片外部的電感L、第二電容Q^、負(fù)載電阻RL、肖特 基二極管和第一電容CBS，以及芯片內(nèi)部電路模塊構(gòu)成。其中，芯片內(nèi)部 的功率第一NMOS管M,和片外肖特基二極管分別構(gòu)成高電壓與低電壓側(cè) 的功率開關(guān)管。
第一 PMOS管&的漏極外接驅(qū)動電壓VDD_5v。
第一 PMOS管&的襯極和源極均接入第一電容CBS的第一極端，第一 電容CBS的第二極端連接第一 NMOS管的源極。
第一 PMOS管^與第一電容CBs組成啟動帶電路，使VBS電壓值較 Vsw電壓，即第一NMOSIv^源極與電感L間節(jié)點的電壓，高5V的電壓， 即VSW+5V，并提供給驅(qū)動電路模塊和低—高電平轉(zhuǎn)移電路。
芯片內(nèi)部電路還包括
第一低-高電平轉(zhuǎn)換電路，用于將經(jīng)過調(diào)制的信號Q轉(zhuǎn)換為高電平邏 輯信號QBS;
驅(qū)動電路，用于將高電平邏輯信號QBs轉(zhuǎn)換為驅(qū)動信號GT輸入第一 NMOS管1V^的柵極；
第一高-低電平轉(zhuǎn)換電路，用于將所述的驅(qū)動信號GT轉(zhuǎn)換為低電平域 控制信號GT一logic;
下拉邏輯電路，用于將輸入的時鐘信號OSC—soft及所述的低電平域控 制信號GT_logic轉(zhuǎn)換為放電控制信號；
第二 NMOS管M2，用于在第一 NMOS管關(guān)閉情況下對第一 NMOS 管Mi的源極所在的節(jié)點進行放電，第二 NMOS管M2的柵極接入放電控 制信號，第二 NMOS管M2的源極接地，第二 NMOS管M2的漏極與第一串聯(lián)的零電流檢測電路和第二低-高電平轉(zhuǎn)換電路，用于采集第一 NMOS管的源極所在的節(jié)點SW上的電流并將其轉(zhuǎn)換為高電平域的信 號WBS;
三輸入或門電路，用于產(chǎn)生第一 PMOS管Pi控制信號，三輸入或門 電路的輸出端連接第一 PMOS管的柵極，三輸入或門電路三個輸入信
號分別來自高電平邏輯信號QBS、驅(qū)動信號GT和高電平域的信號WBs。
以下結(jié)合

本發(fā)明功率開關(guān)管驅(qū)動電路的工作原理， 在穩(wěn)定狀態(tài)下，當(dāng)經(jīng)過調(diào)制的信號Q輸入"0"時，第一 NMOS管 Mj關(guān)斷，SW電壓，即第一NMOSMi源極與電感L間節(jié)點SW電壓，小 于"0"，此時啟動帶電路中的第一PMOS管Pt導(dǎo)通，vdd一5v的5V電壓通 過第一 PMOS管&給第一電容CBS充電；當(dāng)經(jīng)過調(diào)制的信號Q輸入是"1" 時，第一NMOS管Mi開通，此時第一PMOS管Pi關(guān)斷，SW節(jié)點電壓近 似等于Vdd—5V,由于第一電容CBs兩端的電壓不能突變，因此BS結(jié)點電 壓就被抬升到了 VSW+5V。 BS電壓被抬升過程中和抬升后，BS電壓大于 5V的時候，第一PMOS管P!處于截止?fàn)顟B(tài)，因此BS節(jié)點不會被放電。 這樣就可以為驅(qū)動器提供穩(wěn)定的、電壓大于rDD的電源電壓。在第一 PMOS 管Pi的控制電壓上，本發(fā)明通過圖1中的三輸入或門電路確保了在第一 NMOS管Mi開通前關(guān)斷第一 PMOS管Pn在第一 NMOS管關(guān)斷之后 開通第一 PMOS管防止了 BS電壓通過第一 PMOS管P,對5V電源 的反沖。
零電流檢測電路，檢測連接芯片外部電感的輸出端口 SW上的電流， 輸出信號W經(jīng)過0~5V低電平到VSW~VSW+5V高電平域轉(zhuǎn)換電路成為高 電平域的信號WBS。 WBs信號用于對啟動帶電路中的第一 PMOS管的 控制
經(jīng)過調(diào)制的信號Q是指經(jīng)過DC-DC轉(zhuǎn)換控制器中脈寬調(diào)制(PWM)， 或脈頻調(diào)制(PFM)后的數(shù)字信號，通過低電平到高電平的轉(zhuǎn)換電路，將 0~5V的低電平邏輯信號轉(zhuǎn)換成VSW~VSW+5V的高電平邏輯信號QBS，并通過驅(qū)動電路控制第一NMOS管M,的工作與關(guān)閉。由于驅(qū)動電路的電源 電壓為VSW+5V，因此可以保證在第一 NMOS管Mi開啟時，保證第一 NMOS管M,線性導(dǎo)通，導(dǎo)通電阻小。
零電流檢測電路，檢測連接芯片外部電感的輸出端口 SW上的電流， 輸出信號W經(jīng)過0~5V低電平到VSW~VSW+5V高電平域轉(zhuǎn)換電路成為高 電平域的信號WBS。 WBs信號用于對啟動帶電路中的第一 PMOS管P,控 制。
第一 NMOS管Mi的驅(qū)動信號GT，經(jīng)過VSW~VSW+5V高電平到0~5V 低電平轉(zhuǎn)換電路成為低電平域控制信號，并與時鐘信號OSC_soft —起通 過下拉邏輯電路用于控制第二NMOS管M2，對SW節(jié)點進行放電。時鐘 信號OSC—soft為最小占空比為5%,頻率為1MHz的時鐘信號。
啟動帶電路中的第一 PMOS管P,柵電壓由高電平域的調(diào)制控制信號 QBS、零電流檢測信號WBS以及功率NMOS的控制信號GT經(jīng)過邏輯或后 產(chǎn)生，這樣就保證了這要這三個信號中有一個為高電平時，第一 PMOS 管P,關(guān)斷。
如圖3所示低電壓域(0~5V)到高電壓域(VSW~VSW+5V)電平轉(zhuǎn)換 電路。其中MN,、 MN2、 MP!和MP2是低壓管，MN3、 MN4、 MP^tTMP4 為高壓管。電路采用差分形式，因此調(diào)制信號Q和QB信號都需要。信號 Q接到正輸入端，信號QB接到負(fù)輸入端。當(dāng)Q為"1"， Qs為"0"，左邊 支路的MN3導(dǎo)通，MP3和MPi截止，右邊支路中的MN4截止，MP4和
MP2導(dǎo)通，此時MP2漏極電壓為VBS，這樣QBS輸出高電平Vss電壓。Q
為"0"， Qe為"1"的情況則與之類似，只是因為MP2和MP4都截止， MP2的漏極電壓可能比Vsw高，但一定低于Vsw+Vth。因此，緊接其后的 反相器中，在下拉管NMOS下面加了一個二極管，保證在反相器輸入為 邏輯"0"時沒有漏電流。
如圖4所示為高電壓域(VSW~VSW+5V)到低電壓域(0 5V)電平轉(zhuǎn) 換電路。如果GT為高電平，則MPm導(dǎo)通，MNm的漏極電位約為VBS， V,等于5V-Vcs約為4V多。因為Vi的高電平也比5V低一個Vcs，因此
9在后級的反相器中，上拉網(wǎng)絡(luò)中要加入限流電流源，以限制反相器的靜態(tài)
功耗。最后用一級施密特反相得到低電壓域上的邏輯信號GT_logic。
如圖5所示為SW節(jié)點的下拉NMOS (第二NMOS管M2)的柵電壓 控制邏輯電路。下拉NMOS管是用以給啟動帶電容CBS補充電荷。補充 電荷時間選擇在最小占空比為5%的脈沖信號OSC—soft為低電平的時候。 為了確保這個下拉NMOS管和上功率管不同時導(dǎo)通，加入了 GT_logic信 號來和OSC一soft信號一起控制。
權(quán)利要求
1、一種采用啟動帶電路的功率開關(guān)管驅(qū)動電路，包括帶第一NMOS管的高電壓邊的功率開關(guān)管、帶肖特基二極管的低電壓邊的功率開關(guān)管，以及用于驅(qū)動所述的第一NMOS管的啟動帶電路，其特征在于，所述的啟動帶電路由第一PMOS管和第一電容(CBS)組成，其中第一PMOS管的漏極外接驅(qū)動電壓，第一PMOS管的襯極和源極均接入第一電容(CBS)的第一極端，第一電容(CBS)的第二極端連接第一NMOS管的源極。
2、 根據(jù)權(quán)利要求l所述的功率開關(guān)管驅(qū)動電路，其特征在于，設(shè)有: 第一低-高電平轉(zhuǎn)換電路，用于將經(jīng)過調(diào)制的信號(Q)轉(zhuǎn)換為高電平邏輯信號(QBS)。 Q信號是一個0 5V的脈沖信號，在頻率為一定的條件 下，其脈寬占空比根據(jù)測量到的輸出電壓Vout的大小進行調(diào)制，以保持 輸出電壓穩(wěn)定在設(shè)定值，或在一定脈寬占空比條件下，其脈沖頻率根據(jù)測 量到的輸出電壓Vout的大小進行調(diào)制，以保持輸出電壓穩(wěn)定在設(shè)定值。驅(qū)動電路，用于將高電平邏輯信號(QBS)轉(zhuǎn)換為驅(qū)動信號(GT)輸 入第一NMOS管的柵極。
3、 根據(jù)權(quán)利要求2所述的功率開關(guān)管驅(qū)動電路，其特征在于，設(shè)有 第一高-低電平轉(zhuǎn)換電路，用于將所述的驅(qū)動信號(GT)轉(zhuǎn)換為低電平域控制信號(GT—logic);下拉邏輯電路，用于將輸入的時鐘信號(OSC一soft)及所述的低電平 域控制信號(GT—logic)轉(zhuǎn)換為放電控制信號；第二 NMOS管，用于在第一 NMOS管關(guān)閉情況下對第一 NMOS管的 源極所在的節(jié)點進行放電，第二 NMOS管的柵極接入放電控制信號，第 二 NMOS管的源極接地，第二 NMOS管的漏極與第一 NMOS管的源極相 連。
4、 根據(jù)權(quán)利要求3所述的功率開關(guān)管驅(qū)動電路，其特征在于，設(shè)有 串聯(lián)的零電流檢測電路和第二低-高電平轉(zhuǎn)換電路，用于采集第一NMOS管的源極所在的節(jié)點上的電流并將其轉(zhuǎn)換為高電平域的信號(WBS);三輸入或門電路，用于產(chǎn)生第一PMOS管的控制信號，三輸入或門電 路的輸出端連接第一 PMOS管的柵極，三輸入或門電路三個輸入信號分別 來自高電平邏輯信號(QBS)、驅(qū)動信號(GT)和高電平域的信號(Wbs)。
全文摘要
本發(fā)明公開了一種采用啟動帶電路的功率開關(guān)管驅(qū)動電路，包括帶第一NMOS管的高電壓邊的功率開關(guān)管、帶肖特基二極管的低電壓邊的功率開關(guān)管，以及用于驅(qū)動所述的第一NMOS管的啟動帶電路，其特征在于，所述的啟動帶電路由第一PMOS管和第一電容組成，其中第一PMOS管的漏極外接驅(qū)動電壓，第一PMOS管的襯極和源極均接入第一電容的第一極端，第一電容的第二極端連接第一NMOS管的源極。本發(fā)明功率開關(guān)管驅(qū)動電路提供較高的NMOS管柵-源電壓，減小了NMOS功率開關(guān)管的導(dǎo)通電阻，降低輸出電壓的損耗。另外，啟動帶電路中采用PMOS管代替原來的二極管，降低了正向?qū)娮韬蛪航?，減小了損耗。
文檔編號H03K19/0185GK101630956SQ200910101779
公開日2010年1月20日 申請日期2009年8月17日 優(yōu)先權(quán)日2009年8月17日
發(fā)明者何樂年, 葉益迭, 寧志華, 邱建平 申請人:浙江大學(xué)