專利名稱：編碼器、解碼器、編碼方法和解碼方法
技術(shù)領(lǐng)域：
本發(fā)明涉及利用低密度奇偶校驗(yàn)卷積碼(LDPC-CC =Low-DensityParity-Check Convolutional Code)進(jìn)行糾錯(cuò)編碼/解碼的編碼器、解碼器、編碼方法和解碼方法。
背景技術(shù)：
近年來(lái)，作為以可實(shí)現(xiàn)的電路規(guī)模發(fā)揮較高的糾錯(cuò)能力的糾錯(cuò)碼，低密度奇偶校 驗(yàn)(LDPC =L0w-Density Parity-Check)碼備受矚目。由于其糾錯(cuò)能力強(qiáng)以及安裝的簡(jiǎn)便 性，在IEEE802. Iln的高速無(wú)線LAN (Local Area Network，局域網(wǎng))系統(tǒng)或數(shù)字播放系統(tǒng)等 的糾錯(cuò)編碼方式中采用了 LDPC碼。LDPC碼為以低密度的(矩陣中包含的1的元素?cái)?shù)遠(yuǎn)少于O的元素?cái)?shù))奇偶校驗(yàn) 矩陣H定義的糾錯(cuò)碼。LDPC碼為具有與校驗(yàn)矩陣H的列數(shù)N相等的塊長(zhǎng)度的塊碼(block code)ο但是，當(dāng)前的許多通信系統(tǒng)具有以下特征，即如以太網(wǎng)(Ethernet)(注冊(cè)商標(biāo))那 樣，基于可變長(zhǎng)度的分組或幀進(jìn)行通信。在將塊碼即LDPC碼適用于這樣的系統(tǒng)時(shí)，例如產(chǎn) 生以下問(wèn)題，即如何使固定長(zhǎng)度的LDPC碼的塊(block)對(duì)應(yīng)于可變長(zhǎng)度的以太網(wǎng)(注冊(cè)商 標(biāo))的幀。在采用了 LDPC碼的無(wú)線LAN的標(biāo)準(zhǔn)即IEEE802. Iln中，將填充(padding)或刪 截(puncture)等適用于發(fā)送信息序列，調(diào)節(jié)發(fā)送信息序列的長(zhǎng)度和LDPC碼的塊長(zhǎng)度。但 是，存在以下問(wèn)題，即因填充和刪截而產(chǎn)生編碼率的變化或者需要發(fā)送冗余的序列。對(duì)于這樣的塊碼的LDPC 碼(以下，記為“LDPC-BC Low-DensityParity-Check Block Code”)，正在研究能夠?qū)θ我忾L(zhǎng)度的信息序列進(jìn)行編碼和解碼的低密度奇偶校驗(yàn)卷 積碼(LDPC-CC =Low-Density Parity-CheckConvolutional Code)(參照非專利文獻(xiàn) 1)。LDPC-CC是以低密度的奇偶校驗(yàn)矩陣定義的卷積碼。圖1表示一例編碼率R = 1/2 ( = b/c)的LDPC-CC的奇偶校驗(yàn)矩陣Η[αη]τ。在LDPC-CC中，校驗(yàn)矩陣Η[αη]τ的元素Ii1 (m) (t)和h2(m) (t)取O或1。另外，校驗(yàn)矩 陣Η
τ*包含的h^a)和h2w(t)以外的元素都是O。在該圖中，M表示LDPC-CC中 的存儲(chǔ)長(zhǎng)度，η表示發(fā)送信息序列的長(zhǎng)度。如圖1所示，LDPC-CC的校驗(yàn)矩陣具有以下特征， 即僅在矩陣的對(duì)角項(xiàng)和其附近的元素設(shè)置“1”，矩陣的左下和右上的元素為0，其是平行四 邊形的矩陣。這里，若表示編碼率R= 1/2 ( = b/c)的例子，則在Ct) ^P h2(0) (t) = 1時(shí)，根 據(jù)圖1的校驗(yàn)矩陣Hto,η]τ，通過(guò)式⑴和式⑵進(jìn)行LDPC-CC的編碼。 ν2ι( = X 對(duì)‘)(Φ, 一,+Σ 對(duì))Wv2,(_( ... (2)
(=0 /=1另外，Ut表示發(fā)送信息序列，V1,t和V2,t表示發(fā)送碼字序列。圖2表示進(jìn)行式(1)和式(2)的LDPC-CC的編碼器的結(jié)構(gòu)例。如圖2所示，LDPC-CC 編碼器10所采用的結(jié)構(gòu)包括移位寄存器11-1 Il-M和移位寄存器14-1 14-M、加權(quán)乘法器12-0 12-M和加權(quán)乘法器13-0 13-M、加權(quán)控制單元16、以及mod2加法器15。移位寄存器11-1 Il-M和移位寄存器14-1 14_M分別為保持V^i和v2,t_i(i =0，...，Μ)的寄存器，在下一個(gè)輸入來(lái)的定時(shí)，將保持的值輸出到右邊相鄰的移位寄存 器，并新保持從左邊相鄰的移位寄存器輸出的值。加權(quán)乘法器12-0 12-Μ和加權(quán)乘法器13_0 13_Μ根據(jù)從加權(quán)控制單元16輸 出的控制信號(hào)，將h^和h2(m)的值切換為0/1。加權(quán)控制單元16基于在內(nèi)部所保持的校驗(yàn) 矩陣，將該定時(shí)的h/m)和h2(m)的值輸出到加權(quán)乘法器12-0 12-M和加權(quán)乘法器13-0 13-M。mod2加法器15對(duì)加權(quán)乘法器12-0 12-M和加權(quán)乘法器13-0 13-M的輸出進(jìn) 行mod2加法運(yùn)算，計(jì)算v2, t。通過(guò)采用這樣的結(jié)構(gòu)，LDPC-CC編碼器10能夠進(jìn)行基于校驗(yàn)矩陣的LDPC-CC編碼。LDPC-CC編碼器具有以下特征，即與進(jìn)行生成矩陣的乘法運(yùn)算的編碼器的電路或 進(jìn)行基于后向代入法或正向代入法的運(yùn)算的LDPC-BC編碼器相比，能夠以非常簡(jiǎn)單的電路 來(lái)實(shí)現(xiàn)。另外，由于LDPC-CC是卷積碼，所以能夠?qū)θ我忾L(zhǎng)度的信息序列進(jìn)行編碼，而不需 要將發(fā)送信息序列劃分為固定長(zhǎng)度的塊來(lái)進(jìn)行編碼。與LDPC-BC同樣地，能夠?qū)⒒谛ｒ?yàn)矩陣H的Sum-Product (和積)算法適用于 LDPC-CC解碼。因此，不需要使用維特比算法那樣的、基于最大似然序列估計(jì)的解碼算法，能 夠通過(guò)低處理延遲時(shí)間來(lái)完成解碼處理。另外，在非專利文獻(xiàn)1中，提出了活用在平行四邊 形的形上設(shè)置“1”的校驗(yàn)矩陣的形的解碼算法(參照專利文獻(xiàn)1)。表示了在相等的參數(shù)即解碼器的電路規(guī)模相等的情況下，比較LDPC-CC和 LDPC-BC的解碼特性時(shí)，LDPC-CC的解碼特性較佳(參照非專利文獻(xiàn)1)。在LDPC-CC中，以任意長(zhǎng)度η結(jié)束了編碼時(shí)，在接收端的解碼器中對(duì)接收碼字序列 進(jìn)行解碼時(shí)，為了使sum-product解碼中的后部的cXM比特的隨機(jī)傳播與其他比特相等， 需要對(duì)η以后的發(fā)送信息序列進(jìn)行編碼所得的碼字和編碼結(jié)束時(shí)的移位寄存器的狀態(tài)。但是，僅對(duì)發(fā)送信息序列單純地進(jìn)行了編碼，編碼結(jié)束時(shí)的編碼器的移位寄存器 的狀態(tài)取決于發(fā)送信息序列，所以在接收端進(jìn)行解碼時(shí)難以唯一地決定其狀態(tài)。在這樣的情況下，若在接收端基于接收碼字進(jìn)行解碼處理，則產(chǎn)生以下現(xiàn)象，即解 碼后所得的接收信息序列的靠近末端的一方，尤其是后部cXM比特中差錯(cuò)增加。為了避免這樣的差錯(cuò)，需要對(duì)發(fā)送信息序列進(jìn)行唯一地決定編碼的結(jié)束狀態(tài)的終 止處理(termination)。在IEEE802. Ila基準(zhǔn)的卷積碼中，通過(guò)將被稱為尾部比特(tail bit)的、與編碼 器的移位寄存器相同數(shù)(六個(gè))的“0”比特附加到發(fā)送信息序列的后部并進(jìn)行編碼，進(jìn)行終 止處理。由此，能夠在尾部比特輸入結(jié)束時(shí)，使編碼器的移位寄存器的狀態(tài)為全零。另外， 在接收端進(jìn)行解碼處理時(shí)需要在輸入尾部比特時(shí)被輸出的碼字，所以其與發(fā)送碼字一起被 發(fā)送到接收端。在LDPC-CC的情況下，如式⑵所示，為了求碼字v2, t，需要以往的M時(shí)刻的碼字 V2,t_i，所以LDPC-CC編碼器中包括保持以往的M時(shí)刻的碼字V2,t_i的移位寄存器。通過(guò)使發(fā) 送信息序列的末端為長(zhǎng)度M的全零的序列(終止)，能夠使保持發(fā)送信息序列的寄存器為全 零狀態(tài)，但存在以下問(wèn)題，即僅進(jìn)行該終止處理，卻難以使保持碼字V2,t-i的移位寄存器為全零狀態(tài)。在非專利文獻(xiàn)2中，提出了通過(guò)將不是全零的終止序列附加到發(fā)送信息序列的后 部之后進(jìn)行編碼，使編碼結(jié)束時(shí)的移位寄存器的狀態(tài)為全零的終止處理。在非專利文獻(xiàn)2所提出的終止處理中，如式(3)那樣地定義發(fā)送碼字序列。式(3) 為編碼率R= 1/2時(shí)的例子。在式(3)中，Vix2nS對(duì)長(zhǎng)度η的信息序列進(jìn)行卷積編碼所得 的長(zhǎng)度2η的碼字序列，Xixa為對(duì)長(zhǎng)度L的終止序列進(jìn)行編碼所得的終止碼字序列，Oix2mS 長(zhǎng)度2Μ的0序列。
H 2 (n+L+M) X (n+L+M) — ^lX (n+L+M) · · · ⑶
這里，終止序列X1 通過(guò)式⑷和式(5)來(lái)決定。 Xix2LD2LX (L+M) = VlX2nB2nX (L+M) = ^· · · (5)通過(guò)LDPC-CC編碼器對(duì)附加了這樣的終止序列的發(fā)送碼字序列進(jìn)行編碼，能夠使 移位寄存器的狀態(tài)為全零狀態(tài)。發(fā)送端的通信裝置將這樣進(jìn)行了終止處理所得的發(fā)送碼字 發(fā)送到接收裝置，由此接收端的解碼器能夠唯一地決定編碼結(jié)束時(shí)的移位寄存器的狀態(tài)， 以期望的性能進(jìn)行糾錯(cuò)解碼。圖3表示附加了生成由式(5)表示的、終止序列Xixa的終止序列生成單元的 LDPC-CC編碼器的結(jié)構(gòu)。圖3所示的LDPC-CC編碼器20所采用的結(jié)構(gòu)為，不僅包括LDPC-CC 編碼器10的結(jié)構(gòu)要素，還包括終止序列生成單元17、校驗(yàn)矩陣存儲(chǔ)單元18、以及切換器19。校驗(yàn)矩陣存儲(chǔ)單元18存儲(chǔ)LDPC-CC的校驗(yàn)矩陣。終止序列生成單元17通過(guò)使用校驗(yàn)矩陣存儲(chǔ)單元18所存儲(chǔ)的校驗(yàn)矩陣以及V1, t 和 丨根據(jù)式(5)生成終止序列x1X2y并將所得的終止序列Xixa輸出到切換器19。切換器19基于終止處理控制信號(hào)，將輸出到移位寄存器11-1的序列切換為發(fā)送 信息序列或終止序列中的任一方。具體而言，在終止處理控制信號(hào)表示發(fā)送信息序列的編 碼時(shí)，切換器19將發(fā)送信息序列輸出到移位寄存器11-1，而在終止處理控制信號(hào)表示終止 處理時(shí)，切換器19將終止序列輸出到移位寄存器11-1。圖4表示LDPC-CC編碼器20的輸入序列和輸出序列。圖4A表示輸入到LDPC-CC 編碼器20的輸入序列，圖4B表示從LDPC-CC編碼器20輸出的輸出序列。另外，在圖4中， 時(shí)間序列沿著各個(gè)序列的從右至左的方向。LDPC-CC編碼器20的輸入序列包括由η比特構(gòu)成的信息序列、由0至M比特構(gòu) 成的填充序列、以及由(Μ+1)比特構(gòu)成的終止序列。這里，信息序列的長(zhǎng)度η為任意的長(zhǎng)度，所以根據(jù)η的值，在信息序列的編碼結(jié)束 時(shí)，從加權(quán)控制單元16輸出到加權(quán)乘法器12-0 12-Μ和加權(quán)乘法器13-0 13-Μ的加權(quán) 圖案不同。這是表示式(5)中的Daxα+Μ)根據(jù)η而不同。其結(jié)果，產(chǎn)生α+Μ)為滿秩(full rank)的情況和不滿秩的情況。因此，根據(jù)信息序列的比特?cái)?shù)n，求終止序列時(shí)的(_改 變。因此，為了使進(jìn)行終止處理時(shí)的D%xa+M)都相同而不取決于信息序列的比特?cái)?shù)n，將K(K= 0 M)比特的填充序列插入到信息序列之后。另外，填充序列只要是在編碼側(cè)和解碼側(cè) 之間已知的序列，就可以為任何序列。例如，能夠使用全零的序列。填充序列和終止序列是終止處理所需的序列，除了填充和終止處理的目的以外， 不包含任何信息，所以成為信息傳輸時(shí)的開(kāi)銷(overhead)。在LDPC-CC編碼器20的輸出序列中，除了包括對(duì)信息序列進(jìn)行編碼所得的碼字序 列，還包括對(duì)填充序列和終止序列進(jìn)行編碼所得的碼字序列。其結(jié)果，信息傳輸時(shí)的開(kāi)銷為 (K+M+l) Xc比特。這里，K表示填充序列的長(zhǎng)度，c表示LDPC-CC碼的編碼率R = b/c的分母。專利文獻(xiàn)1 美國(guó)專利申請(qǐng)第60/682，178號(hào)說(shuō)明書非專利文獻(xiàn) 1 :Alberto Jimenez Felstorom, and Kamil Sh.Zigangirov, "Time-Varying Periodic Convolutional Codes With Low-DensityParity-Check Matrix，，，IEEE Transactions on Information Theory, Vol. 45, No. 6，pp2181_2191， September 1999.與一專禾Ij文獻(xiàn) 2 :Zhengang Chen, Stephen Bates, and ZiaodaiDong, "Low-Density Parity-Check Convolutional Codes Applied to Packet BasedCommunication Systems，，，Proceeding of IEEE Globecom 2005，ppl250_1254.非專 利文獻(xiàn) 3 :Stephen Bates，Duncan G. Elliott, RamkrishnaSwamy, “Termination Sequence Generation Circuits for Low-Density Parity-CheckConvolutional Codes,” IEEE Transactions on Circuits and Systems-I RegularPapers，Vol. 53，No. 9，September 2006.非專利文獻(xiàn) 4 :R. D. Gallager, "Low-Density Parity-Check Codes，” Cambridge， MA :MIT Press，1963.非專禾Ij文獻(xiàn) 5 :M. P. C. Fossorier， Μ. Mihal jevic， and H. Imai , ”Reducedcomplexity iterative decoding of low density parity check codes based on beliefpropagation,，，IEEE Trans. Commun.，vol. 47.，no. 5，pp. 673-680，May 1999.非專利文獻(xiàn) 6 :J. Chen，A. Dholakia，E. Eleftheriou，M. P. C. Fossorier, andX. -Yu Hu, “Reduced-complexity decoding of LDPC codes，，，IEEE Trans. Commun.，vol. 53.， no. 8，pp. 1288-1299，Aug. 2005.非專利文獻(xiàn)7 小川裕一，“夕一*符號(hào)O sum-product復(fù)號(hào)，”長(zhǎng)岡技術(shù)科學(xué)大學(xué) 碩士論文，2007.非專利文獻(xiàn)8 :S. Lin，D. J. Jr.，Costello，“Error control coding !Fundamentals and applications，，，Prentice-Hall.非專禾U 文獻(xiàn) 9 :R. Μ. Tanner，D. Sridhara, A. Sridharan, Τ. E. Fuja，and D. J.Costello Jr. , "LDPC block and convolutional codes based on circulant matrices，，，IEEE Trans. Inform. Theory, vol. 50，no. 12，pp. 2966-2984，Dec. 2004.非專禾Ij 文獻(xiàn) 10 :G. Richter, Μ. Kaupper, and K. Sh. Zigangirov, "Irregularlow-density par i ty-Che ck convolutional codes based on protographs，，，Proceedingof IEEE ISIT 2006，ppl633_1637.

發(fā)明內(nèi)容
發(fā)明需要解決的問(wèn)題然而，在上述現(xiàn)有的結(jié)構(gòu)中，存在以下的問(wèn)題，即LDPC-CC編碼器需要用于生成終 止序列Xixa的結(jié)構(gòu)，所以編碼器的電路規(guī)模增大。作為一例，在非專利文獻(xiàn)3中，記載了若 對(duì)LDPC-CC編碼器附加終止序列生成電路，則電路規(guī)模為L(zhǎng)DPC-CC編碼器的約7倍。另外，在上述現(xiàn)有的結(jié)構(gòu)中，需要(K+M+l) Xc比特的序列作為發(fā)送的終止序列長(zhǎng) 度，輸出冗余的信號(hào)序列所造成的開(kāi)銷量的增加和傳輸效率的劣化成為問(wèn)題。例如，在使用 存儲(chǔ)長(zhǎng)度M = 200的LDPC-CC發(fā)送8000比特的發(fā)送信息序列時(shí)，為了進(jìn)行終止處理，需要 發(fā)送400比特以上、即發(fā)送信息序列的5%以上的冗余比特。本發(fā)明的目的在于，提供能夠以簡(jiǎn)單的結(jié)構(gòu)提供LDPC-CC編碼的終止序列，削減 發(fā)送到傳輸路徑的終止序列的量的編碼器、解碼器、編碼方法和解碼方法。解決問(wèn)題的方案本發(fā)明的編碼器的一個(gè)形態(tài)所采用的結(jié)構(gòu)為，根據(jù)低密度奇偶校驗(yàn)卷積碼 (LDPC-CC Low-Density Parity-Check Convolutional Code)的校驗(yàn)矩陣，進(jìn)行編碼率 R =b/c、存儲(chǔ)長(zhǎng)度M的卷積編碼，并且連接對(duì)信息序列進(jìn)行編碼所得的信息代碼序列和對(duì) (MXb)比特以下的終止序列進(jìn)行編碼所得的終止代碼序列，并將其輸出。本發(fā)明的編碼器的一個(gè)形態(tài)為，根據(jù)低密度奇偶校驗(yàn)卷積碼(LDPC-CC: Low-Density Parity-Check Convolutional Code)的校驗(yàn)矩陣，進(jìn)行編碼率R = b/c、存儲(chǔ) 長(zhǎng)度M的卷積編碼，所述編碼器包括第一編碼器，基于提取出所述校驗(yàn)矩陣中的與信息比 特對(duì)應(yīng)的列所得的信息部分矩陣，對(duì)輸入序列進(jìn)行編碼，由此生成第一碼字序列；第二編碼 器，基于提取出所述校驗(yàn)矩陣中的與奇偶校驗(yàn)位對(duì)應(yīng)的列所得的奇偶校驗(yàn)部分矩陣，對(duì)所 述第一碼字序列進(jìn)行編碼，由此生成第二碼字序列；以及終止序列提供單元，提供與所述第 一編碼器的存儲(chǔ)長(zhǎng)度的b倍的數(shù)相同數(shù)的比特的終止序列作為所述輸入序列。本發(fā)明的解碼器的一個(gè)形態(tài)所采用的結(jié)構(gòu)為，根據(jù)低密度奇偶校驗(yàn)卷積碼 (LDPC-CC =Low-Density Parity-Check Convolutional Code)的校驗(yàn)矩陣，進(jìn)行編碼率R = b/c、存儲(chǔ)長(zhǎng)度M的卷積解碼，并且將從通信路徑獲得的信息序列、終止序列、對(duì)所述信息序 列進(jìn)行編碼所得的信息代碼序列、以及對(duì)所述終止序列進(jìn)行編碼所得的終止代碼序列的各 自的估計(jì)值作為輸入序列，并對(duì)所述輸入序列進(jìn)行BP(Belief Propagation，置信傳播)解 碼，輸出通過(guò)BP解碼獲得的估計(jì)信息序列。本發(fā)明的編碼方法的一個(gè)形態(tài)為，根據(jù)低密度奇偶校驗(yàn)卷積碼(LDPC-CC: Low-Density Parity-Check Convolutional Code)的校驗(yàn)矩陣，進(jìn)行編碼率 R = b/c、存儲(chǔ) 長(zhǎng)度M的卷積編碼，所述編碼方法包括以下步驟將信息序列和(MXb)比特以下的終止序 列作為輸入序列，并基于所述校驗(yàn)矩陣，對(duì)所述輸入序列進(jìn)行編碼；以及輸出對(duì)所述信息序 列進(jìn)行編碼所得的信息代碼序列、以及對(duì)所述終止序列進(jìn)行編碼所得的終止代碼序列。本發(fā)明的解碼方法的一個(gè)形態(tài)為，根據(jù)低密度奇偶校驗(yàn)卷積碼(LDPC-CC: Low-Density Parity-Check Convolutional Code)的校驗(yàn)矩陣，進(jìn)行編碼率R = b/c、存儲(chǔ) 長(zhǎng)度M的卷積解碼，所述解碼方法包括以下步驟將從編碼側(cè)輸出的信息序列、終止序列、 對(duì)所述信息序列進(jìn)行編碼所得的信息代碼序列、以及對(duì)所述終止序列進(jìn)行編碼所得的終止 代碼序列的各自的估計(jì)值作為輸入序列，并對(duì)所述輸入序列進(jìn)行BP (Belief Propagation,置信傳播)解碼；以及輸出通過(guò)BP解碼獲得的估計(jì)信息序列。發(fā)明的效果根據(jù)本發(fā)明，能夠以簡(jiǎn)單的結(jié)構(gòu)提供LDPC-CC編碼的終止序列，削減發(fā)送到傳輸 路徑的終止序列的量。


圖1是表示一例現(xiàn)有的LDPC-CC校驗(yàn)矩陣的圖。圖2是表示現(xiàn)有的LDPC-CC編碼器的結(jié)構(gòu)例的方框圖。圖3是表示現(xiàn)有的附加了終止序列生成單元的LDPC-CC編碼器的結(jié)構(gòu)例的方框 圖。圖4是表示現(xiàn)有的LDPC-CC編碼器的輸入序列和輸出序列的圖。圖5是表示本實(shí)施方式1的一例LDPC-CC校驗(yàn)矩陣的圖。圖6是表示實(shí)施方式1的信息部分校驗(yàn)矩陣的圖。圖7是表示實(shí)施方式1的奇偶部分校驗(yàn)矩陣的圖。圖8是表示實(shí)施方式1的LDPC-CC編碼器的結(jié)構(gòu)的方框圖。圖9是表示實(shí)施方式1的第一編碼器的內(nèi)部結(jié)構(gòu)的方框圖。圖10是表示實(shí)施方式1的加權(quán)控制單元所保持的加權(quán)圖案的圖。圖11是表示實(shí)施方式1的第二編碼器的內(nèi)部結(jié)構(gòu)的方框圖。圖12是表示實(shí)施方式1的LDPC-CC編碼器的輸入序列和輸出序列的圖。圖13是表示實(shí)施方式1的LDPC-CC編碼器的另一個(gè)結(jié)構(gòu)的方框圖。圖14是表示實(shí)施方式1的LDPC-CC編碼器的輸入序列和輸出序列的圖。圖15是表示實(shí)施方式1的LDPC-CC編碼器的另一個(gè)結(jié)構(gòu)的方框圖。圖16是表示實(shí)施方式1的另一例LDPC-CC校驗(yàn)矩陣的圖。圖17是表示實(shí)施方式1的另一例奇偶部分校驗(yàn)矩陣的圖。圖18是表示實(shí)施方式1的第二編碼器的另一個(gè)內(nèi)部結(jié)構(gòu)的方框圖。圖19是表示實(shí)施方式1的時(shí)變的奇偶部分校驗(yàn)矩陣的圖。圖20是表示實(shí)施方式1的第二編碼器的另一個(gè)內(nèi)部結(jié)構(gòu)的方框圖。圖21是表示實(shí)施方式1的第一編碼器的另一個(gè)內(nèi)部結(jié)構(gòu)的方框圖。圖22是表示本實(shí)施方式2的一例LDPC-CC校驗(yàn)矩陣的圖。圖23是表示實(shí)施方式2的信息部分校驗(yàn)矩陣的圖。圖24是表示實(shí)施方式2的奇偶部分校驗(yàn)矩陣的圖。圖25是表示實(shí)施方式2的LDPC-CC編碼器的結(jié)構(gòu)的方框圖。圖26是表示實(shí)施方式2的第一編碼器的內(nèi)部結(jié)構(gòu)的方框圖。圖27是表示實(shí)施方式2的第二編碼器的內(nèi)部結(jié)構(gòu)的方框圖。圖28是表示實(shí)施方式2的第一編碼器的另一個(gè)內(nèi)部結(jié)構(gòu)的方框圖。圖29是表示本實(shí)施方式3的一例LDPC-CC校驗(yàn)矩陣的圖。圖30是表示實(shí)施方式3的信息部分校驗(yàn)矩陣的圖。圖31是表示實(shí)施方式3的奇偶部分校驗(yàn)矩陣的圖。圖32是表示實(shí)施方式3的LDPC-CC編碼器的結(jié)構(gòu)的方框圖。
圖33是表示實(shí)施方式3的第一編碼器的內(nèi)部結(jié)構(gòu)的方框圖。圖34是表示實(shí)施方式3的第二編碼器的內(nèi)部結(jié)構(gòu)的方框圖。圖35是表示實(shí)施方式3的LDPC-CC編碼器的輸入序列和輸出序列的圖。圖36是表示實(shí)施方式3的另一例奇偶部分校驗(yàn)矩陣的圖。圖37是表示實(shí)施方式3的LDPC-CC編碼器的另一個(gè)結(jié)構(gòu)的方框圖。圖38是表示實(shí)施方式3的第二編碼器的另一個(gè)內(nèi)部結(jié)構(gòu)的方框圖。圖39是表示本實(shí)施方式4的LDPC-CC編碼器的結(jié)構(gòu)的方框圖。圖40是表示實(shí)施方式4的LDPC-CC校驗(yàn)矩陣的終止部分的圖。圖41是表示實(shí)施方式1的LDPC-CC校驗(yàn)矩陣的終止部分的圖。圖42是表示本實(shí)施方式5的LDPC-CC編碼器的輸入序列和輸出序列的圖。圖43是表示實(shí)施方式5的LDPC-CC校驗(yàn)矩陣的終止部分的圖。圖44是表示實(shí)施方式5的LDPC-CC解碼器的輸入序列和輸出序列的圖。圖45是表示實(shí)施方式5的LDPC-CC校驗(yàn)矩陣的終止部分的圖。圖46是表示(7，5)卷積碼的編碼器的圖。圖47是表示(7，5)卷積碼的校驗(yàn)矩陣的圖。圖48是表示(7，5)卷積碼的校驗(yàn)矩陣的圖。圖49是表示一例在圖48的校驗(yàn)矩陣的近似下三角矩陣(lower trianguIarmatriχ)中追力口了 “1” 時(shí)的圖。圖50是表示其他的實(shí)施方式1的一例LDPC-CC的校驗(yàn)矩陣的結(jié)構(gòu)的圖。圖51是表示(7，5)卷積碼的校驗(yàn)矩陣的圖。圖52是表示其他的實(shí)施方式1的一例LDPC-CC的校驗(yàn)矩陣的結(jié)構(gòu)的圖。圖53是表示其他的實(shí)施方式2的一例LDPC-CC的校驗(yàn)矩陣的結(jié)構(gòu)的圖。圖54是表示其他的實(shí)施方式2的一例時(shí)變周期為1的LDPC-CC的校驗(yàn)矩陣的結(jié) 構(gòu)的圖。圖55是表示其他的實(shí)施方式2的一例時(shí)變周期為m的LDPC-CC的校驗(yàn)矩陣的結(jié) 構(gòu)的圖。圖56A是用于說(shuō)明刪截圖案數(shù)的圖。圖56B是表示編碼序列與刪截圖案之間的關(guān)系的圖。圖56C是表示為了選擇刪截圖案而需要檢查的奇偶校驗(yàn)多項(xiàng)式的數(shù)的圖。圖57A是表示一例時(shí)變周期為2的LDPC-CC的校驗(yàn)矩陣的結(jié)構(gòu)的圖。圖57B是表示一例時(shí)變周期為4的LDPC-CC的校驗(yàn)矩陣的結(jié)構(gòu)的圖。
具體實(shí)施例方式以下，參照附圖詳細(xì)地說(shuō)明本發(fā)明的實(shí)施方式。(實(shí)施方式1)在本實(shí)施方式中，說(shuō)明進(jìn)行LDPC-CC的編碼的LDPC-CC編碼器和其終止處理的方法。圖5表示本實(shí)施方式的一例LDPC-CC的校驗(yàn)矩陣。圖5的校驗(yàn)矩陣100是用于定 義編碼率R = 1/2、存儲(chǔ)長(zhǎng)度M = 5的周期性時(shí)變LDPC-CC的校驗(yàn)矩陣。這里，周期性時(shí)變表示，在校驗(yàn)矩陣中，1/0的配置圖案每列不同，而且該圖案具有周期性。在圖5中，校驗(yàn)矩陣100的各行與奇偶校驗(yàn)方程式(奇偶校驗(yàn)式)對(duì)應(yīng)。在圖5 中，以cl，c2，...，對(duì)各行的奇偶校驗(yàn)式附加標(biāo)簽。另外，校驗(yàn)矩陣100的各列與發(fā)送碼字序 列的各個(gè)比特對(duì)應(yīng)。圖5的校驗(yàn)矩陣100是用于定義系統(tǒng)碼的校驗(yàn)矩陣，各列按照發(fā)送碼字 序列的第一信息比特ul、第一奇偶校驗(yàn)位pi、第二信息比特u2、第二奇偶校驗(yàn)位p2、...的 順序排列。圖6表示從校驗(yàn)矩陣100中提取出與信息比特對(duì)應(yīng)的列所得的部分校驗(yàn)矩陣(以 下，也稱為“信息部分校驗(yàn)矩陣”)110。另外，圖7表示從校驗(yàn)矩陣100中提取出與奇偶校 驗(yàn)位對(duì)應(yīng)的列所得的部分校驗(yàn)矩陣(以下，也稱為“奇偶部分校驗(yàn)矩陣”)120。如圖6和圖7所示，本實(shí)施方式的LDPC-CC編碼器具有如下特征，也就是將校驗(yàn)矩 陣100分解為信息部分校驗(yàn)矩陣110和奇偶部分校驗(yàn)矩陣120之后，進(jìn)行LDPC-CC編碼。圖8表示本實(shí)施方式的一例LDPC-CC編碼器的結(jié)構(gòu)。圖8的LDPC-CC編碼器200 所采用的結(jié)構(gòu)包括第一編碼器230和第二編碼器240。另外，在圖8中，除了 LDPC-CC編碼 器200以外，還表示終止序列生成單元210、終止序列連接單元220、以及碼字連接單元250， LDPC-CC編碼器200進(jìn)行對(duì)信息序列原樣出現(xiàn)在發(fā)送碼字序列中的系統(tǒng)碼的編碼。終止序列生成單元210生成用于進(jìn)行LDPC-CC編碼器200的終止處理所需的終止 序列，并將生成的終止序列輸出到終止序列連接單元220。終止序列連接單元220輸入信息序列和從終止序列生成單元210輸出的終止序 列，并將終止序列連接到信息序列的末尾。終止序列連接單元220將連接后的信息序列和 終止序列輸出到第一編碼器230。由此，將從終止序列生成單元210提供的終止序列作為第 一編碼器230的輸入序列，輸入到第一編碼器230。另外，終止序列連接單元220將連接后 的信息序列和終止序列輸出到碼字連接單元250。第一編碼器230基于信息部分校驗(yàn)矩陣110，對(duì)從終止序列連接單元220輸出的信 息序列或終止序列進(jìn)行編碼，取得第一碼字序列。第一編碼器230將第一碼字序列輸出到 第二編碼器240。第二編碼器240基于奇偶部分校驗(yàn)矩陣120，對(duì)從第一編碼器230輸出的第一碼字 序列進(jìn)行編碼，取得第二碼字序列。第二編碼器240將第二碼字序列輸出到碼字連接單元 250。碼字連接單元250將信息序列和終止序列與第二碼字序列連接而生成發(fā)送碼字 序列，并輸出該發(fā)送碼字序列作為碼字。這樣，LDPC-CC編碼器200連著進(jìn)行使用了從校驗(yàn)矩陣100中提取出與信息比特 對(duì)應(yīng)的列所得的信息部分校驗(yàn)矩陣110的編碼、以及使用了從校驗(yàn)矩陣100中提取出與奇 偶校驗(yàn)位對(duì)應(yīng)的列所得的奇偶部分校驗(yàn)矩陣120的編碼。(第一編碼器)圖9表示第一編碼器230的內(nèi)部結(jié)構(gòu)。圖9的第一編碼器230是將信息部分校驗(yàn) 矩陣Iio的各行作為生成多項(xiàng)式(表示移位寄存器與mod2加法器的連接的式)的系數(shù)的 卷積編碼器。第一編碼器230是延遲器數(shù)為四個(gè)的非遞歸(non-recursive)卷積編碼器， 并基于與信息部分校驗(yàn)矩陣110的各列的1/0的配置對(duì)應(yīng)的生成多項(xiàng)式，對(duì)輸入序列進(jìn)行編碼。
在圖9中，第一編碼器230所采用的結(jié)構(gòu)包括移位寄存器231-1 231-4、加權(quán) 乘法器232-0 232-4、加權(quán)控制單元233、以及mod2加法器234。若將第一編碼器的移位 寄存器的數(shù)設(shè)為M1，則圖9所示的第一編碼器230是Ml = 4時(shí)的例子。另外，Ml是第一編 碼器的存儲(chǔ)長(zhǎng)度。移位寄存器231-1 231-4是保持輸入比特的寄存器，在下一個(gè)輸入進(jìn)來(lái)的定時(shí)， 將保持的值輸出到右邊相鄰的移位寄存器，并保持從左邊相鄰的移位寄存器輸出的值。加權(quán)乘法器232-0 232-4根據(jù)從加權(quán)控制單元233輸出的加權(quán)圖案，將加權(quán)值 與移位寄存器231-1 231-4的輸出相乘。加權(quán)控制單元233基于其內(nèi)部所保持的加權(quán)圖案，將該定時(shí)的加權(quán)值輸出到加權(quán) 乘法器232-0 232-4。mod2加法器234進(jìn)行加權(quán)乘法器232-0 232_4的輸出結(jié)果的mod2加法運(yùn)算，并 計(jì)算mod2加法運(yùn)算結(jié)果作為第一碼字序列的碼字比特Vel, t。圖10表示加權(quán)控制單元233所保持的加權(quán)圖案。另外，圖10的加權(quán)圖案是使圖6 的信息部分校驗(yàn)矩陣110的各行的1/0的排列的位置對(duì)齊、且使其左右反轉(zhuǎn)的圖案。如圖 6所示，信息部分校驗(yàn)矩陣110的各行的1/0的排列是四種圖案重復(fù)排列的排列，所以加權(quán) 控制單元233保持四個(gè)加權(quán)圖案(加權(quán)圖案1 4)。加權(quán)控制單元233依序重復(fù)輸出圖10所示的加權(quán)圖案1 4。這里，圖10的(a) 表示輸出到加權(quán)乘法器232-0的加權(quán)值，圖10的(b)表示輸出到加權(quán)乘法器232-1的加權(quán) 值，圖10的(c)表示輸出到加權(quán)乘法器232-2的加權(quán)值，圖10的(d)表示輸出到加權(quán)乘法 器232-3的加權(quán)值，圖10的(e)表示輸出到加權(quán)乘法器232-4的加權(quán)值。(第二編碼器)第二編碼器240基于奇偶部分校驗(yàn)矩陣120的各行的1/0的排列，進(jìn)行編碼。如 圖7所示，奇偶部分校驗(yàn)矩陣120的各行的1/0的排列為{1、0、0、0、0、1}。這是表示某個(gè)時(shí) 刻的奇偶校驗(yàn)位能夠通過(guò)對(duì)該時(shí)刻的輸入和該時(shí)刻的前五個(gè)時(shí)刻的奇偶校驗(yàn)位進(jìn)行mod2 加法運(yùn)算來(lái)獲得。例如，能夠通過(guò)對(duì)在P6的時(shí)刻所得的第二編碼器240的輸入和在pi的 時(shí)刻所得的奇偶校驗(yàn)位Pl進(jìn)行mod2加法運(yùn)算，求p6的時(shí)刻的奇偶校驗(yàn)位。由此，能夠通過(guò)延遲器數(shù)為五個(gè)的差動(dòng)編碼器、延遲器數(shù)為五個(gè)的遞歸卷積編碼 器或延遲器數(shù)為五個(gè)的累加器(accumulator)，實(shí)現(xiàn)基于奇偶部分校驗(yàn)矩陣120的各行的 1/0的排列的編碼。圖11表示第二編碼器240的內(nèi)部結(jié)構(gòu)。圖11的第二編碼器240所采用的結(jié)構(gòu)包 括移位寄存器241-1 241-5、以及mod2加法器242。若將第二編碼器的延遲器的數(shù)設(shè)為 M2，則圖11的第二編碼器240是M2 = 5時(shí)的例子。另外，M2是第二編碼器的存儲(chǔ)長(zhǎng)度。移位寄存器241-1 241-5是保持奇偶校驗(yàn)位Pw的寄存器，在下一個(gè)輸入進(jìn)來(lái) 的定時(shí)，將保持的值輸出到左邊相鄰的移位寄存器，并保持從右邊相鄰的移位寄存器輸出 的值。mod2加法器242進(jìn)行輸入到第二編碼器240的第一碼字序列的碼字比特vel, t和 移位寄存器241-1的輸出之間的mod2加法運(yùn)算，并將基于加法運(yùn)算結(jié)果所得的奇偶校驗(yàn)位 Pt，輸出到碼字連接單元250作為第二碼字序列的碼字比特v。2,t。另外，第二碼字序列的碼 字比特v。2,t相當(dāng)于式⑵所示的V2,t。
碼字連接單元250將信息序列或終止序列與從第二編碼器240輸出的第二碼字序 列連接，并輸出連接后的序列作為發(fā)送碼字序列。由此，第一編碼器230對(duì)輸入序列進(jìn)行編碼，并計(jì)算第一碼字序列的碼字比特vel, t，第二編碼器240輸入第一碼字序列的碼字比特t，并計(jì)算第二碼字序列的碼字比特v。2, t°這樣，能夠通過(guò)將第一編碼器230與第二編碼器240連接，計(jì)算LDPC-CC碼字序列 的碼字比特v。2,t是因?yàn)樵贚DPC-CC編碼中，通過(guò)式⑵生成碼字比特V2,t。另外，LDPC-CC編碼器的存儲(chǔ)器大小(memory size)為M = max (M1，M2)。Ml表示 第一編碼器的延遲器(移位寄存器)數(shù)，M2表示第二編碼器的延遲器(移位寄存器)數(shù)， max(.)表示取(·)內(nèi)的數(shù)的最大值。以下，說(shuō)明如上構(gòu)成的LDPC-CC編碼器200的終止處理。(終止處理)在圖8中，終止序列生成單元210生成用于終止LDPC-CC編碼器200的終止序列， 并將終止序列提供給終止序列連接單元220。根據(jù)第一編碼器230和第二編碼器240的結(jié) 構(gòu)，終止序列如下所示。如圖9所示，本實(shí)施方式的第一編碼器230是非遞歸卷積編碼器，所以能夠通過(guò)將 與移位寄存器數(shù)Ml相同數(shù)的比特的零序列即4比特的零序列輸入到第一編碼器230，使編 碼結(jié)束時(shí)的移位寄存器231-1 231-4的狀態(tài)都為零。也就是說(shuō)，用于終止第一編碼器230 的終止序列為{0，0，0，0}。另一方面，如圖11所示，本實(shí)施方式的第二編碼器240是延遲器(移位寄存器) 數(shù)為五個(gè)的差動(dòng)編碼器，各個(gè)移位寄存器所保持的值在其保持之前的時(shí)刻被輸出到通信路 徑。因此，在解碼側(cè)，能夠通過(guò)使用接收到的碼字，唯一地決定移位寄存器的狀態(tài)，所以不需 要第二編碼器240的終止處理。如上所述，LDPC-CC編碼器200的終止處理所需的終止序列為與第一編碼器230的 移位寄存器的數(shù)(Ml)相同數(shù)的零序列。因此，終止序列生成單元210生成4比特(MlXb 比特)的零序列作為終止序列，并將其提供給終止序列連接單元220即可。終止序列連接單元220將從終止序列生成單元210提供的終止序列連接到信息序 列的末尾，并將連接后的信息序列和終止序列輸出到第一編碼器230。圖12表示LDPC-CC編碼器200的輸入序列與輸出序列之間的關(guān)系。圖12A表示 第一編碼器230的輸入序列。另外，圖12B表示與從碼字連接單元250輸出的奇偶校驗(yàn)位 部分對(duì)應(yīng)的第二碼字序列。如圖12所示，輸入到第一編碼器230的輸入序列是包括由η比特構(gòu)成的信息序 列、以及由(MlXb)比特構(gòu)成的終止序列。另外，在本實(shí)施方式的LDPC-CC編碼器200中，使終止序列為與第一編碼器230的 存儲(chǔ)長(zhǎng)度Ml的b倍的數(shù)相同數(shù)的零序列即可，所以不需要解式(5)的方程式而求終止序 列，終止序列不取決于開(kāi)始終止處理時(shí)的加權(quán)圖案。因此，不需要插入在LDPC-CC編碼器20 中需要的K比特(K:0 M)的填充序列。其結(jié)果，在使用LDPC-CC編碼器200時(shí)，因終止處 理產(chǎn)生的信息傳輸時(shí)的開(kāi)銷為(MlXc)比特。這樣，本實(shí)施方式的LDPC-CC編碼器200將基于信息部分校驗(yàn)矩陣110進(jìn)行編碼的第一編碼器230與基于奇偶部分校驗(yàn)矩陣120進(jìn)行編碼的第二編碼器240連接，并進(jìn)行 基于校驗(yàn)矩陣100的LDPC-CC編碼。如上所述，基于奇偶部分校驗(yàn)矩陣120進(jìn)行編碼的第二編碼器240由差動(dòng)編碼器 構(gòu)成。因此，各個(gè)移位寄存器所保持的值在其保持之前的時(shí)刻被輸出到通信路徑，在解碼側(cè) 能夠根據(jù)接收到的碼字，唯一地決定移位寄存器的狀態(tài)，所以不需要第二編碼器240的終 止處理。因此，通過(guò)如上構(gòu)成LDPC-CC編碼器200，從而能夠通過(guò)將與第一編碼器230的移 位寄存器的數(shù)相同數(shù)、即與第一編碼器230的存儲(chǔ)長(zhǎng)度Ml的b倍的數(shù)相同數(shù)的0序列連接 到信息序列的末尾而進(jìn)行編碼，實(shí)現(xiàn)LDPC-CC編碼器200的終止處理。這樣，終止序列生成單元210提供由與移位寄存器的數(shù)相同數(shù)、即與第一編碼器 230的存儲(chǔ)長(zhǎng)度Ml的b倍的數(shù)相同數(shù)的0構(gòu)成的終止序列即可，所以與上述現(xiàn)有的LDPC-CC 編碼器中的終止序列生成電路相比，能夠以極小的規(guī)模構(gòu)成終止序列生成單元210。另外，在上述現(xiàn)有的LDPC-CC編碼器的結(jié)構(gòu)中，若僅將與LDPC-CC編碼器的移位寄 存器的數(shù)相同數(shù)的0序列輸入到編碼器，則無(wú)法進(jìn)行編碼器的終止處理，相對(duì)于此，在本實(shí) 施方式中，只要將與構(gòu)成第一編碼器230的移位寄存器的數(shù)相同數(shù)的0序列輸入到LDPC-CC 編碼器200，就能夠進(jìn)行終止處理。相對(duì)于使用了上述現(xiàn)有的LDPC-CC編碼器20時(shí)的開(kāi)銷 為(K+M+l) Xb/R = (K+M+l) X c，因LDPC-CC編碼器200的終止處理產(chǎn)生的信息傳輸時(shí)的開(kāi) 銷為Ml Xb/R = Ml X c比特，由于Ml X c彡(K+M+l) X c，所以與使用了上述現(xiàn)有的LDPC-CC 編碼器20的情況相比，在本實(shí)施方式的LDPC-CC編碼器200中，能夠減小因終止處理產(chǎn)生 的信息傳輸時(shí)的開(kāi)銷。另外，在圖8中，采用了終止序列連接單元220將終止序列連接到信息序列之后， 并將連接后的序列輸出到第一編碼器230和碼字連接單元250的結(jié)構(gòu)，但如圖13所示，也 可以使用僅對(duì)第一編碼器230輸出連接后的序列，而對(duì)碼字連接單元250輸出信息序列的 終止序列連接單元220A。如上所述，在第一編碼器230由非遞歸卷積編碼器構(gòu)成時(shí)，使終止序列為與構(gòu)成 第一編碼器230的移位寄存器的數(shù)相同數(shù)的0序列即可，所以在解碼側(cè)，即使編碼側(cè)不發(fā)送 終止序列，也能夠預(yù)先知道終止序列是怎樣的序列。因此，如圖13所示，即使不從終止序列 連接單元220A向碼字連接單元250輸出終止序列，也能夠在解碼側(cè)預(yù)先知道終止序列是怎 樣的序列，所以能夠進(jìn)一步削減相當(dāng)于不發(fā)送終止序列的開(kāi)銷。圖14表示LDPC-CC編碼器200的輸入序列和輸出序列。圖14A表示第一編碼器 230的輸入序列。另外，圖14B表示與從碼字連接單元250輸出的奇偶校驗(yàn)位部分對(duì)應(yīng)的第
二碼字序列。如圖14所示，輸入到第一編碼器230的輸入序列是包括由η比特構(gòu)成的信息序 列、以及由(MlXb)比特構(gòu)成的終止序列。但是，終止序列都是零序列，并且能夠在解碼側(cè) 得知，所以也不需要將其發(fā)送到傳輸路徑。因此，因LDPC-CC編碼器200的終止處理產(chǎn)生的信息傳輸時(shí)的開(kāi)銷為Ml X (c_b) 比特。另外，由于R = b/c，所以MlX(c-b) < Ml X c，不將終止序列發(fā)送到傳輸路徑，從而 能夠進(jìn)一步削減開(kāi)銷。另外，由于MIX (c-b)彡(K+M+l) X c，所以通過(guò)進(jìn)行如上所述的LDPC-CC編碼器200的終止處理，與產(chǎn)生(K+M+l) /R比特的開(kāi)銷的上述現(xiàn)有的LDPC-CC編碼器20相比，能夠 提高傳輸路徑的利用效率。另外，圖8的終止序列連接單元220采用了將在信息序列的后部連接了終止序列 的序列輸出到第一編碼器230和碼字連接單元250的結(jié)構(gòu)，但本發(fā)明并不限于此。例如，如 圖15所示，也可使用輸入序列選擇單元260取代終止序列連接單元220。輸入序列選擇單元260根據(jù)終止處理控制信號(hào)，切換輸入到第一編碼器230和碼 字連接單元250的序列。終止處理控制信號(hào)是指示終止處理的開(kāi)始的信號(hào)，在終止處理控 制信號(hào)表示終止處理的開(kāi)始前時(shí)，輸入序列選擇單元260將信息序列輸出到第一編碼器 230和碼字連接單元250。另一方面，在終止處理控制信號(hào)表示終止處理的開(kāi)始時(shí)，輸入序 列選擇單元260將終止序列輸出到第一編碼器230和碼字連接單元250。另外，與終止序列連接單元220A相同，輸入序列選擇單元260也可以根據(jù)終止處 理控制信號(hào)進(jìn)行切換，以不將終止序列輸出到碼字連接單元250。具體而言，也可以在終止 處理控制信號(hào)表示終止處理的開(kāi)始前時(shí)，輸入序列選擇單元260將信息序列輸出到第一編 碼器230和碼字連接單元250，而在終止處理控制信號(hào)表示終止處理的開(kāi)始時(shí)，輸入序列選 擇單元260進(jìn)行將終止序列輸出到第一編碼器230的切換動(dòng)作。另外，在以上的說(shuō)明中，說(shuō)明了基于圖5的校驗(yàn)矩陣100進(jìn)行LDPC-CC編碼的情 況，但本發(fā)明并不限于此，也可以適用于基于其他的校驗(yàn)矩陣進(jìn)行LDPC-CC編碼的情況。以下，作為一例，說(shuō)明基于圖16所示的校驗(yàn)矩陣進(jìn)行LDPC-CC編碼的LDPC-CC編 碼器。相對(duì)于圖16的校驗(yàn)矩陣100A，圖17表示提取出與奇偶校驗(yàn)位對(duì)應(yīng)的列所得的部分 校驗(yàn)矩陣。另外，提取出與信息比特對(duì)應(yīng)的列所得的部分校驗(yàn)矩陣與信息部分校驗(yàn)矩陣110 相同，所以省略說(shuō)明。圖17的奇偶部分校驗(yàn)矩陣120A的列方向的1/0的排列為{1、0、1、0、 0、1}，這是表示例如能夠通過(guò)在P6的時(shí)刻獲得的第二編碼器240的輸入與在pi和p3的時(shí) 刻獲得的奇偶校驗(yàn)位Pl和P3進(jìn)行mod2加法運(yùn)算，獲得在p6的時(shí)刻獲得的奇偶校驗(yàn)位p6。 也就是說(shuō)，能夠通過(guò)延遲器數(shù)為五個(gè)的差動(dòng)編碼器、延遲器數(shù)為五個(gè)的遞歸卷積編碼器或 延遲器數(shù)為五個(gè)的累加器，實(shí)現(xiàn)基于奇偶部分校驗(yàn)矩陣120A的各行的1/0的排列的編碼。圖18表示使用圖17的奇偶部分校驗(yàn)矩陣120A進(jìn)行編碼的第二編碼器的結(jié)構(gòu)。 與圖11的第二編碼器240相同，圖18的第二編碼器240A所采用的結(jié)構(gòu)包括移位寄存器 241-1 241-5和mod2加法器242，與圖11的第二編碼器240的不同之處在于，移位寄存 器241-3的輸出被輸出到mod2加法器242。與圖11的第二編碼器240相同，圖18的第二編碼器240A也由差動(dòng)編碼器構(gòu)成， 所以各個(gè)移位寄存器所保持的值在其保持之前的時(shí)刻被輸出到通信路徑。因此，在解碼側(cè)， 能夠通過(guò)使用接收到的碼字，唯一地決定移位寄存器的狀態(tài)，所以不需要第二編碼器240A 的終止處理，如上所述，作為L(zhǎng)DPC-CC編碼器200的終止處理，僅進(jìn)行對(duì)第一編碼器230的 終止處理即可。另外，在以上的說(shuō)明中，舉例說(shuō)明了奇偶部分校驗(yàn)矩陣為時(shí)不變的情況，但也可以 為時(shí)變的情況。圖19表示一例奇偶部分校驗(yàn)矩陣為時(shí)變的情況。在圖19的奇偶部分校驗(yàn) 矩陣120B中，1/0的配置圖案每列不同。圖20表示進(jìn)行使用了圖19的奇偶部分校驗(yàn)矩陣120B的編碼的第二編碼器的結(jié) 構(gòu)。圖20所示的第二編碼器240B所采用的結(jié)構(gòu)包括移位寄存器241-1 241-5、mod2加法器242、加權(quán)乘法器243-1 243-5、以及加權(quán)控制單元244。加權(quán)控制單元244根據(jù)奇偶部分校驗(yàn)矩陣120B的行方向的1/0的排列，輸出提供 給加權(quán)乘法器243-1 243-5的加權(quán)圖案。加權(quán)乘法器243-1 243-5根據(jù)從加權(quán)控制單元244輸出的加權(quán)圖案，將權(quán)重與 移位寄存器的輸出相乘。與圖11的第二編碼器240相同，圖20的第二編碼器240B也由差動(dòng)編碼器構(gòu)成， 所以各個(gè)移位寄存器所保持的值在其保持之前的時(shí)刻被輸出到通信路徑。因此，在解碼側(cè)， 能夠通過(guò)使用接收到的碼字，唯一地決定移位寄存器的狀態(tài)，所以不需要第二編碼器240B 的終止處理，如上所述，作為L(zhǎng)DPC-CC編碼器200的終止處理，僅進(jìn)行對(duì)第一編碼器230的 終止處理即可。另外，在以上的說(shuō)明中，舉例說(shuō)明了信息比特部分的部分校驗(yàn)矩陣為時(shí)變的情況， 但也可以為時(shí)不變的情況。圖21表示信息比特部分的部分校驗(yàn)矩陣為時(shí)不變的情況下的 第一編碼器的結(jié)構(gòu)例。圖21的第一編碼器230A所采用的結(jié)構(gòu)包括移位寄存器231-1 231-5、以及mod2加法器234。作為第一編碼器230A的終止處理，與時(shí)變即第一編碼器230 的情況相同，輸入與構(gòu)成第一編碼器230A的移位寄存器的數(shù)相同數(shù)的5比特((MlXb)比 特)的零序列作為終止序列即可。另外，時(shí)變/時(shí)不變的組合并不限于上述的組合，也可以是其他的組合。在第一編 碼器由非遞歸卷積編碼器構(gòu)成時(shí)，即使在其他的組合時(shí)，也不需要第二編碼器的終止處理， 并且作為L(zhǎng)DPC-CC編碼器200的終止處理，只要輸入與第一編碼器的移位寄存器的數(shù)相同 數(shù)的零序列即可，所以能夠獲得基于本發(fā)明的效果。如上所述，根據(jù)本實(shí)施方式，包括第一編碼器230，通過(guò)基于提取出校驗(yàn)矩陣100 中的與信息比特對(duì)應(yīng)的列所得的信息部分校驗(yàn)矩陣110，對(duì)輸入序列進(jìn)行編碼，生成第一碼 字序列；以及第二編碼器240，通過(guò)基于提取出校驗(yàn)矩陣100中的與奇偶校驗(yàn)位對(duì)應(yīng)的列所 得的奇偶部分校驗(yàn)矩陣120，對(duì)第一碼字序列進(jìn)行編碼，生成第二碼字序列，通過(guò)將基于信 息部分校驗(yàn)矩陣110進(jìn)行編碼的第一編碼器230與基于奇偶部分校驗(yàn)矩陣120進(jìn)行編碼的 第二編碼器240連接而進(jìn)行編碼，由此進(jìn)行LDPC-CC編碼。能夠使用差動(dòng)編碼器而安裝基于奇偶部分校驗(yàn)矩陣120的編碼，所以不需要對(duì)第 二編碼器240的終止處理，終止序列生成單元210提供對(duì)第一編碼器230的終止序列作為 LDPC-CC編碼器200的終止序列即可，由此能夠削減開(kāi)銷的量。另外，在第一編碼器230是非遞歸卷積編碼器時(shí)，終止序列生成單元210提供零序 列作為終止序列即可，所以能夠通過(guò)非常簡(jiǎn)單的結(jié)構(gòu)安裝終止序列生成單元210，能夠抑制 LDPC-CC編碼器200的電路規(guī)模的增大。另外，在第一編碼器230是非遞歸卷積編碼器時(shí)，能夠使終止序列為零序列，并能 夠在解碼側(cè)預(yù)先知道，所以不對(duì)傳輸路徑發(fā)送終止序列，由此能夠進(jìn)一步降低開(kāi)銷，提高傳 輸路徑的利用效率。(實(shí)施方式2)在實(shí)施方式1中，說(shuō)明了將非遞歸卷積編碼器用作第一編碼器的情況，而在本實(shí) 施方式中，說(shuō)明將遞歸卷積編碼器用作第一編碼器的LDPC-CC編碼器的結(jié)構(gòu)和終止方法。 另外，對(duì)與上述實(shí)施方式1中說(shuō)明的結(jié)構(gòu)要素共用的部分附加相同的標(biāo)號(hào)，并省略說(shuō)明。
圖22表示本實(shí)施方式的一例LDPC-CC校驗(yàn)矩陣。圖22的校驗(yàn)矩陣300表示編碼 率1/2 ( = b/c)、存儲(chǔ)長(zhǎng)度M = 2的LDPC-CC (或卷積碼)的校驗(yàn)矩陣。在圖22中，校驗(yàn)矩陣300的各行與奇偶校驗(yàn)式cl，c2,...對(duì)應(yīng)，各列與發(fā)送碼字 序列的各個(gè)比特對(duì)應(yīng)。這里，附加了索引usx(x= 1,2,...)的列與信息序列的比特對(duì)應(yīng)， 附加了索引upx的列與通過(guò)遞歸卷積編碼所得的反饋序列的比特(以下，也稱為“反饋比 特”)對(duì)應(yīng)，附加了索引px(x = 1，2，...)的列與通過(guò)編碼所得的奇偶校驗(yàn)位對(duì)應(yīng)。圖23表示提取出校驗(yàn)矩陣300中的與信息比特對(duì)應(yīng)的列所得的部分校驗(yàn)矩陣 (以下，也稱為“信息部分校驗(yàn)矩陣”)310。另外，圖23的信息部分校驗(yàn)矩陣310包含與反 饋比特對(duì)應(yīng)的列作為與信息比特對(duì)應(yīng)的列。另外，圖24表示提取出校驗(yàn)矩陣300中的與奇 偶校驗(yàn)位對(duì)應(yīng)的列所得的部分校驗(yàn)矩陣(以下，也稱為“奇偶部分校驗(yàn)矩陣”)320。本實(shí)施方式中的LDPC-CC編碼器也與實(shí)施方式1相同，具有以下特征，即在將校驗(yàn) 矩陣300分解為提取出與信息比特對(duì)應(yīng)的列所得的信息部分校驗(yàn)矩陣310和提取出與奇偶 校驗(yàn)位對(duì)應(yīng)的列所得的奇偶部分校驗(yàn)矩陣320之后，進(jìn)行LDPC-CC編碼。圖25表示本實(shí)施方式的一例LDPC-CC編碼器的結(jié)構(gòu)。圖25的LDPC-CC編碼器 400所采用的結(jié)構(gòu)包括第一編碼器420和第二編碼器430。另外，圖25表示輸入序列選擇 單元410和碼字連接單元250。輸入序列選擇單元410根據(jù)終止處理控制信號(hào)，選擇向第一編碼器420輸出的序 列。終止處理控制信號(hào)是指示LDPC-CC編碼器400的終止處理的開(kāi)始的信號(hào)，在終止處理 控制信號(hào)表示終止處理的開(kāi)始前時(shí)，輸入序列選擇單元410將信息序列輸出到第一編碼器 420和碼字連接單元250。另一方面，在終止處理控制信號(hào)表示終止處理的開(kāi)始時(shí)，輸入序 列選擇單元410將從第一編碼器420輸出的序列作為終止序列，輸出到第一編碼器420和 碼字連接單元250。(第一編碼器)第一編碼器420基于信息部分校驗(yàn)矩陣310，對(duì)輸入序列進(jìn)行編碼。圖26表示第一編碼器420的內(nèi)部結(jié)構(gòu)。圖26的第一編碼器420是移位寄存器數(shù) 為2 (Ml = 2)的遞歸卷積編碼器，其采用的結(jié)構(gòu)包括移位寄存器421-1和421-2、以及mod2 加法器422-1 422-3。mod2加法器422-1對(duì)輸入到第一編碼器420的比特和從mod2加法器422_3輸出 的比特進(jìn)行mod2加法運(yùn)算。mod2加法器422_2對(duì)mod2加法器422-1的輸出和移位寄存器421-2的輸出進(jìn)行 mod2加法運(yùn)算。mod2加法器422-3對(duì)移位寄存器421-1的輸出和移位寄存器421-2的輸出進(jìn)行 mod2加法運(yùn)算。第一編碼器420將mod2加法器422_2的輸出作為第一碼字序列的碼字比特vcl,t， 輸出到第二編碼器430，并向輸入序列選擇單元410輸出mod2加法器422-3的輸出。(第二編碼器)第二編碼器430基于奇偶部分校驗(yàn)矩陣320，進(jìn)行編碼。圖27表示第二編碼器430的內(nèi)部結(jié)構(gòu)。圖27的第二編碼器430是移位寄存器數(shù) 為2(M2 = 2)的差動(dòng)編碼器(也稱為“遞歸卷積編碼器”或“累加器”)，其采用的結(jié)構(gòu)包括移位寄存器431-1和431-2、以及mod2加法器432。mod2加法器432對(duì)從第一編碼器420輸出的第一碼字序列的碼字比特vel, t和移 位寄存器431-1的輸出進(jìn)行mod2加法運(yùn)算，并將其結(jié)果輸出到移位寄存器431-2，同時(shí)將其 輸出到碼字連接單元250作為第二碼字序列v。2,t。碼字連接單元250將信息序列或終止序列與從第二編碼器430輸出的第二碼字序 列連接，并輸出連接后的序列作為發(fā)送碼字序列。以下，說(shuō)明如上構(gòu)成的LDPC-CC編碼器400的終止處理。(終止處理)與實(shí)施方式1中說(shuō)明的LDPC-CC編碼器200相同，LDPC-CC編碼器400的第二編 碼器430也由差動(dòng)編碼器構(gòu)成。如上所述，差動(dòng)編碼器的各個(gè)移位寄存器所保持的值在其 保持之前的時(shí)刻被輸出到通信路徑。因此，在解碼側(cè)，能夠通過(guò)使用接收到的碼字，唯一地 決定移位寄存器的狀態(tài)，所以不需要第二編碼器430的終止處理，與實(shí)施方式1相同，作為 LDPC-CC編碼器400的終止處理，僅進(jìn)行對(duì)第一編碼器420的終止處理即可。以下，說(shuō)明第一編碼器420的終止處理。如上所述，第一編碼器420將第一編碼器420的輸入和mod2加法器422_3的輸出 之間的mod2加法運(yùn)算結(jié)果，輸出到移位寄存器421-1和421-2。因此，僅通過(guò)將零序列輸入 到第一編碼器420，難以使移位寄存器421-1和421-2為零狀態(tài)，但第一編碼器420是遞歸 卷積編碼器，所以通過(guò)將mod2加法器422-3的輸出作為第一編碼器420的輸入，能夠終止 第一編碼器420。因此，在終止處理控制信號(hào)表示終止處理的開(kāi)始前并進(jìn)行信息序列的編碼時(shí)，輸 入序列選擇單元410將信息序列輸出到第一編碼器420，而在終止處理控制信號(hào)表示終止 處理的開(kāi)始時(shí)，輸入序列選擇單元410向第一編碼器420輸出從第一編碼器420輸出的第 一編碼器420的mod2加法器422-3的輸出。這樣，在第一編碼器420是遞歸卷積編碼器時(shí)，只要將第一編碼器420的mod2加 法器422-3的mod2加法運(yùn)算結(jié)果作為終止序列而提供給第一編碼器420即可，所以不需要 另外生成終止序列。因此，不需要具備終止處理生成單元，從而能夠抑制相應(yīng)于這部分的電 路規(guī)模的增大。另外，終止處理所需的終止序列的長(zhǎng)度也是(MlXc)比特，能夠短于需要 (K+M+l) Xc比特的所述現(xiàn)有的LDPC-CC編碼器，所以能夠減少信息傳輸時(shí)的開(kāi)銷。另外，在以上的說(shuō)明中，舉例說(shuō)明了 LDPC-CC編碼器400的第一編碼器420是時(shí)不 變的遞歸卷積編碼器的情況，但本發(fā)明并不限于此，第一編碼器也可以是時(shí)變的遞歸卷積 編碼器。圖28表示時(shí)變的遞歸卷積編碼器時(shí)的第一編碼器的結(jié)構(gòu)例。與第二編碼器420 相同，圖28的第一編碼器420A是遞歸卷積編碼器，所以只要將第一編碼器420的mod2加 法器422-3的mod2加法運(yùn)算結(jié)果作為終止序列而提供給第一編碼器420A即可，不需要另 外生成終止序列。因此，不需要具備終止處理生成單元，能夠抑制相應(yīng)于這部分的電路規(guī)模 的增大。另外，在以上的說(shuō)明中，舉例說(shuō)明了 LDPC-CC編碼器400的第二編碼器430采用時(shí) 不變的差動(dòng)編碼器的結(jié)構(gòu)的情況，但本發(fā)明并不限于此，也可以如實(shí)施方式1所說(shuō)明那樣，基于各行的1的數(shù)為兩個(gè)以上或1/0的排列每行不同的時(shí)變的奇偶部分校驗(yàn)矩陣，進(jìn)行編 碼的編碼器。(實(shí)施方式3)在本實(shí)施方式中，說(shuō)明進(jìn)行在發(fā)送碼字序列中不包含信息序列的非系統(tǒng)LDPC-CC 的編碼的LDPC-CC編碼器的結(jié)構(gòu)和終止方法。圖29表示本實(shí)施方式的一例LDPC-CC校驗(yàn)矩陣。圖29的校驗(yàn)矩陣500是編碼率 為1/2的非系統(tǒng)卷積碼的校驗(yàn)矩陣。圖30表示提取出校驗(yàn)矩陣500中的與信息比特對(duì)應(yīng)的列所得的部分校驗(yàn)矩陣 (以下，也稱為“信息部分校驗(yàn)矩陣” )510。另外，圖31表示提取出校驗(yàn)矩陣500中的與奇 偶校驗(yàn)位對(duì)應(yīng)的列所得的部分校驗(yàn)矩陣(以下，也稱為“奇偶部分校驗(yàn)矩陣”)520。本實(shí)施方式中的LDPC-CC編碼器也與實(shí)施方式1和實(shí)施方式2相同，具有以下特 征，即在將校驗(yàn)矩陣500分解為提取出與信息比特對(duì)應(yīng)的列所得的信息部分校驗(yàn)矩陣510 和提取出與奇偶校驗(yàn)位對(duì)應(yīng)的列所得的奇偶部分校驗(yàn)矩陣520之后，進(jìn)行LDPC-CC編碼。圖32表示本實(shí)施方式的一例LDPC-CC編碼器的結(jié)構(gòu)。圖32的LDPC-CC編碼器 600所采用的結(jié)構(gòu)包括第一編碼器610、以及第二編碼器620-1和620-2。另外，圖32表 示終止序列生成單元210、終止序列連接單元220和碼字連接單元630。另外，對(duì)與上述實(shí) 施方式1中說(shuō)明的結(jié)構(gòu)要素共用的部分附加相同的標(biāo)號(hào)，并省略說(shuō)明。(第一編碼器)第一編碼器610是移位寄存器數(shù)為6 (Ml = 6)、編碼率為1/2的非系統(tǒng)卷積編碼 器，基于提取出校驗(yàn)矩陣500中的與信息比特對(duì)應(yīng)的列所得的信息部分校驗(yàn)矩陣510，對(duì)輸 入序列進(jìn)行編碼。圖33表示第一編碼器610的內(nèi)部結(jié)構(gòu)。圖33的第一編碼器610所采用的結(jié)構(gòu)包 括移位寄存器611-1 611-6、以及mod2加法器612-1和612-2。mod2加法器612-1對(duì)輸入到第一編碼器610的比特、移位寄存器611-2的輸出、移 位寄存器611-3的輸出、移位寄存器611-5的輸出和移位寄存器611-6的輸出進(jìn)行mod2加 法運(yùn)算，并將mod2加法運(yùn)算結(jié)果輸出到第二編碼器620-1作為第一碼字序列#1的碼字比 特。另外，mod2加法器612-2對(duì)輸入到第一編碼器610的比特、移位寄存器611-1的 輸出、移位寄存器611-2的輸出、移位寄存器611-3的輸出和移位寄存器611-6的輸出進(jìn)行 mod2加法運(yùn)算，并將mod2加法運(yùn)算結(jié)果輸出到第二編碼器620-2作為第一碼字序列#2的 碼字比特。(第二編碼器)圖34表示第二編碼器620-1和620-2的結(jié)構(gòu)。第二編碼器620-1和620-2采用 對(duì)圖11所示的第二編碼器240追加了移位寄存器241-6的結(jié)構(gòu)。第二編碼器620-1輸入從第一編碼器610輸出的第一碼字序列#1，基于奇偶部分 校驗(yàn)矩陣520的奇數(shù)行的校驗(yàn)多項(xiàng)式，對(duì)第一碼字序列#1進(jìn)行編碼，并將編碼后的序列輸 出到碼字連接單元630作為第二碼字序列#1。另外，通過(guò)該時(shí)刻的第一碼字序列#1的碼字 比特和移位寄存器241-1所存儲(chǔ)的先前的第二碼字序列#1的碼字比特的mod2加法運(yùn)算， 獲得第二碼字序列#1的碼字比特。
第二編碼器620-2輸入從第一編碼器610輸出的第一碼字序列#2，基于奇偶部 分校驗(yàn)矩陣520的偶數(shù)行的校驗(yàn)多項(xiàng)式進(jìn)行編碼，并將編碼后的序列輸出到碼字連接單元 630作為第二碼字序列#2。另外，通過(guò)該時(shí)刻的第一碼字序列#2的碼字比特和移位寄存器 241-1所存儲(chǔ)的先前的第二碼字序列#2的碼字比特的mod2加法運(yùn)算，獲得第二碼字序列 #2的碼字比特。碼字連接單元630連接從第二編碼器620-1輸出的第二碼字序列#1與從第二編 碼器620-2輸出的第二碼字序列#2，并輸出連接后的序列作為發(fā)送碼字序列。以下，說(shuō)明如上構(gòu)成的LDPC-CC編碼器600的終止處理。(終止處理)在LDPC-CC編碼器600中，第二編碼器620_1和620_2采用差動(dòng)編碼器的結(jié)構(gòu)，所 以如在實(shí)施方式1和實(shí)施方式2中已說(shuō)明那樣，不需要終止處理。因此，作為L(zhǎng)DPC-CC編碼 器600的終止處理，僅進(jìn)行對(duì)第一編碼器610的終止處理即可。第一編碼器610是移位寄存器數(shù)為6(M1 = 6)的非遞歸卷積編碼器，所以為了使 Ml個(gè)移位寄存器的狀態(tài)都是零，只要輸入Ml比特的零序列作為終止序列，就能夠完成終止 處理。另外，Ml是第一編碼器的存儲(chǔ)長(zhǎng)度。由此，在輸入用于表示終止處理的開(kāi)始的終止處理控制信號(hào)時(shí)，終止序列生成單 元210將Ml比特的零序列提供給終止序列連接單元220作為終止序列即可。另外，在編碼 率R = b/c時(shí)，與實(shí)施方式1相同，將Ml Xb比特的零序列作為終止序列即可。終止序列連接單元220將終止序列連接到信息序列之后，并將連接后的序列輸出 到第一編碼器610。圖35表示LDPC-CC編碼器600的輸入序列和輸出序列。圖35A表示第一編碼器 610的輸入序列，圖35B表示第二編碼器620-1和620-2的輸出序列。如圖35所示，第一編碼器610的輸入序列是包括由η比特構(gòu)成的信息序列、以及 由(MlXb)比特構(gòu)成的終止序列。另外，在本實(shí)施方式的LDPC-CC編碼器600中，使終止序列為與第一編碼器610的 存儲(chǔ)長(zhǎng)度Ml的b倍的數(shù)相同數(shù)的零序列即可，所以不需要解式(5)的方程式而求終止序 列，終止序列不取決于開(kāi)始終止處理時(shí)的加權(quán)圖案。因此，不需要插入在LDPC-CC編碼器20 中需要的K比特(K:0 M)的填充序列。其結(jié)果，在使用LDPC-CC編碼器600時(shí)，因終止處 理而產(chǎn)生的信息傳輸時(shí)的開(kāi)銷為(MlXc)比特。這樣，本實(shí)施方式中的LDPC-CC編碼器600連接第一編碼器610與第二編碼器 620-1和620-2，并基于校驗(yàn)矩陣500進(jìn)行LDPC-CC編碼，第一編碼器610基于提取出校驗(yàn)矩 陣500中的與信息比特對(duì)應(yīng)的列所得的信息部分校驗(yàn)矩陣510進(jìn)行編碼，第二編碼器620-1 和620-2基于提取出校驗(yàn)矩陣500中的與奇偶校驗(yàn)位對(duì)應(yīng)的列所得的奇偶部分校驗(yàn)矩陣 520進(jìn)行編碼。如上所述，基于LDPCCC校驗(yàn)矩陣500的奇偶部分校驗(yàn)矩陣520進(jìn)行編碼的第二編 碼器620-1和620-2由差動(dòng)編碼器構(gòu)成。因此，與實(shí)施方式1和實(shí)施方式2相同，不需要第 二編碼器620-1和620-2的終止處理。因此，通過(guò)如上構(gòu)成LDPC-CC編碼器600，從而能夠通過(guò)將與第一編碼器610的移 位寄存器的數(shù)Ml、即與第一編碼器610的存儲(chǔ)長(zhǎng)度相同數(shù)的0序列連接到信息序列的末尾而進(jìn)行編碼，實(shí)現(xiàn)LDPC-CC編碼器600的終止處理。終止序列生成單元210提供由與移位寄存器的數(shù)Ml相同數(shù)的0構(gòu)成的終止序列 即可，所以與上述現(xiàn)有的LDPC-CC編碼器中的終止序列生成電路相比，能夠以極小的規(guī)模 構(gòu)成終止序列生成單元210。另外，對(duì)于在上述現(xiàn)有的LDPC-CC編碼器的結(jié)構(gòu)中，僅將與LDPC-CC編碼器的移位 寄存器的數(shù)相同數(shù)的0序列輸入到編碼器，無(wú)法進(jìn)行編碼器的終止處理來(lái)說(shuō)，在本實(shí)施方 式中，只要將與構(gòu)成第一編碼器610的移位寄存器的數(shù)Ml相同數(shù)的0序列輸入到LDPC-CC 編碼器600，就能夠進(jìn)行終止處理。對(duì)于使用了上述現(xiàn)有的LDPC-CC編碼器20時(shí)的開(kāi)銷為 (K+M+l) Xc來(lái)說(shuō)，因LDPC-CC編碼器600的終止處理產(chǎn)生的信息傳輸時(shí)的開(kāi)銷為(MlXc) 比特，由于Ml X c彡(K+M+l) X c，所以與使用了上述現(xiàn)有的LDPC-CC編碼器20的情況相比， 在本實(shí)施方式的LDPC-CC編碼器600中，能夠減小因終止處理產(chǎn)生的信息傳輸時(shí)的開(kāi)銷。另外，在以上的說(shuō)明中，說(shuō)明了第二編碼器620-1和620-2基于奇偶部分校驗(yàn)矩陣 520進(jìn)行編碼的情況，但本發(fā)明并不限于此，也可以例如基于如圖36所示的奇偶部分校驗(yàn) 矩陣520A進(jìn)行編碼。圖37表示此時(shí)的LDPC-CC編碼器600A。LDPC-CC編碼器600A所采用的結(jié)構(gòu)包括第一編碼器610和第二編碼器620A。另 外，圖37表示終止序列連接單元220、終止序列生成單元210和碼字連接單元630。圖38表示第二編碼器620A的結(jié)構(gòu)。第二編碼器620A所采用的結(jié)構(gòu)包括移位寄存器621_1 621_6、移位寄存器 622-1 622-6、以及 mod2 加法器 623-1 和 623-2。第二編碼器620A輸入從第一編碼器610輸出的第一碼字序列#1和第一碼字序列 #2，基于奇偶部分校驗(yàn)矩陣520A的校驗(yàn)多項(xiàng)式進(jìn)行編碼，并將編碼后的序列輸出到碼字連 接單元630作為第二碼字序列#1和第二碼字序列#2。另外，通過(guò)該時(shí)刻的第一碼字序列 #1的碼字比特和移位寄存器622-1所存儲(chǔ)的先前的第二碼字序列#2的碼字比特的mod2加 法運(yùn)算，獲得第二碼字序列#1的碼字比特。另外，通過(guò)該時(shí)刻的第一碼字序列#2的碼字比 特和移位寄存器621-1所存儲(chǔ)的先前的第二碼字序列#1的碼字比特的mod2加法運(yùn)算，獲 得第二碼字序列#2的碼字比特。與第二編碼器620相同，圖38的第二編碼器620A也采用差動(dòng)編碼器的結(jié)構(gòu)，所以 如已說(shuō)明那樣，不需要終止處理。因此，作為L(zhǎng)DPC-CC編碼器600A的終止處理，與LDPC-CC 編碼器600相同，僅進(jìn)行第一編碼器610的終止處理即可，所以能夠獲得同樣的效果。(實(shí)施方式4)在本實(shí)施方式中，說(shuō)明能夠削減解碼時(shí)的存儲(chǔ)量的LDPC-CC編碼器的結(jié)構(gòu)和終止 方法。在本實(shí)施方式中，將對(duì)終止序列使用第一編碼器而不使用第二編碼器進(jìn)行編碼所生 成的第一終止代碼序列(code sequence)作為發(fā)送碼字序列。圖39表示本實(shí)施方式的LDPC-CC編碼器的結(jié)構(gòu)。另外，在圖39的本實(shí)施方式的 LDPC-CC編碼器中，對(duì)與圖8共用的結(jié)構(gòu)部分附加與圖8相同的標(biāo)號(hào)，并省略說(shuō)明。圖39的LDPC-CC編碼器700所采用的結(jié)構(gòu)包括第一編碼器230、第二編碼器240、 以及碼字選擇單元720。另外，圖39表示終止序列生成單元210、終止序列連接單元220、碼 字連接單元250和切換器710。
切換器710輸入從第一編碼器230輸出的第一碼字序列，根據(jù)終止處理控制信號(hào)， 切換第一碼字序列的輸出目的地，即切換將該第一碼字序列輸出到第二編碼器240還是輸 出到碼字選擇單元720。具體而言，在終止處理控制信號(hào)表示終止處理的開(kāi)始前時(shí)，即在第 一編碼器230的輸出是對(duì)信息序列進(jìn)行編碼所得的碼字(第一信息代碼序列)時(shí)，切換器 710將第一信息代碼序列輸出到第二編碼器240。另一方面，在終止處理控制信號(hào)表示終止 處理的開(kāi)始時(shí)，即在第一編碼器230的輸出是對(duì)終止序列進(jìn)行編碼所得的碼字(第一終止 代碼序列)時(shí)，切換器710將第一終止代碼序列輸出到碼字選擇單元720。碼字選擇單元720根據(jù)終止處理控制信號(hào)，選擇向碼字連接單元250輸出的序列。 具體而言，在終止處理控制信號(hào)表示終止處理的開(kāi)始前時(shí)，碼字選擇單元720選擇從第二 編碼器240輸出的第二碼字序列，并將其輸出到碼字連接單元250。另一方面，在終止處理 控制信號(hào)表示終止處理的開(kāi)始時(shí)，碼字選擇單元720選擇從切換器710輸出的第一終止代 碼序列，并將其輸出到碼字連接單元250。這樣，在本實(shí)施方式中，進(jìn)行了第一編碼器230的終止處理的結(jié)果所生成的第一 終止代碼序列不由第二編碼器240進(jìn)行編碼，而直接作為發(fā)送碼字序列被輸出。以下，說(shuō)明如上構(gòu)成的LDPC-CC編碼器700的終止處理。另外，以下，舉例說(shuō)明第 一編碼器230基于圖6所示的信息部分校驗(yàn)矩陣110進(jìn)行編碼，第二編碼器240基于圖7 所示的信息部分校驗(yàn)矩陣120進(jìn)行編碼的情況。(終止處理)通過(guò)第一編碼器230使用信息部分校驗(yàn)矩陣110對(duì)信息序列或終止序列進(jìn)行編 碼，生成第一碼字序列。第一碼字序列被輸出到切換器710。在切換器710中，根據(jù)終止處理控制信號(hào)，將第一碼字序列的輸出目的地切換為 第二編碼器240或碼字選擇單元720的任一方。具體而言，在終止處理控制信號(hào)表示終止 處理的開(kāi)始前時(shí)，即在第一編碼器230的輸出是第一信息代碼序列時(shí)，第一信息代碼序列 被輸出到第二編碼器240。另一方面，在終止處理控制信號(hào)表示終止處理的開(kāi)始時(shí)，即在第一編碼器230的 輸出是第一終止代碼序列時(shí)，第一終止代碼序列被輸出到碼字選擇單元720。這樣，在終止處理時(shí)，第一終止代碼序列不向第二編碼器240輸出，而經(jīng)由碼字選 擇單元720，輸出到碼字連接單元250。因此，在終止處理時(shí)，從碼字連接單元250輸出第一 終止代碼序列作為發(fā)送碼字序列。圖40表示在終止處理時(shí)，將僅使用第一編碼器230而不使用第二編碼器240進(jìn)行 編碼所生成的第一終止代碼序列作為發(fā)送碼字序列時(shí)的校驗(yàn)矩陣的終止部分。在圖40中， 與以方框包圍的部分對(duì)應(yīng)的比特表示第一終端代碼序列輸出到第二編碼器240時(shí)被加法 運(yùn)算的比特。在第一終止代碼序列被輸出到第二編碼器240時(shí)，在以方框包圍的部分設(shè)置 “1”，并與相應(yīng)的比特進(jìn)行加法運(yùn)算。例如，在c7的奇偶校驗(yàn)式中，將(u3+u6+u7)作為第一 終止代碼序列輸出到第二編碼器240，在第二編碼器240中，將先前的p2與(u3+u6+u7)相 加，由此計(jì)算p7。相對(duì)于此，在第一終止代碼序列被輸出到碼字選擇單元720而不被輸出到第二編 碼器240時(shí)，不進(jìn)行對(duì)(u3+u6+u7)加上在第二編碼器240中被相加了的先前的p2的運(yùn)算， 由此計(jì)算p7。
因此，如圖40所示，在終止處理時(shí)，不將第一終止代碼序列輸出到第二編碼器240 而發(fā)送第一終止代碼序列作為發(fā)送碼字序列時(shí)，使用方框包圍的部分被置換為0后的奇偶 校驗(yàn)式進(jìn)行編碼。其結(jié)果，p2以后的校驗(yàn)矩陣的與奇偶校驗(yàn)位部分對(duì)應(yīng)的列的列權(quán)重為1，能夠縮 短對(duì)這些比特進(jìn)行解碼時(shí)所需的、在解碼側(cè)連接的零序列。例如，在圖40所示的例子中，若 著眼于u4，則包含u4的奇偶校驗(yàn)式c8所包含的u8，也包含于奇偶校驗(yàn)式c9中。奇偶校驗(yàn) 式c9所包含的u9也包含于奇偶校驗(yàn)式cl3。因此，在解碼側(cè)，為了對(duì)u4進(jìn)行解碼，需要將 相當(dāng)于奇偶校驗(yàn)式cl3所需的比特?cái)?shù)的零序列進(jìn)一步連接到終止序列的后端。在圖40所 示的例子中，連接了 4比特的零序列。相對(duì)于此，圖41表示第一終止代碼序列被輸出到第二編碼器240時(shí)的校驗(yàn)矩陣的 終止部分。此時(shí)，對(duì)第一終止代碼序列進(jìn)行編碼所得的第二碼字序列經(jīng)由碼字選擇單元720 被輸出到碼字連接單元250，并作為發(fā)送碼字序列從碼字連接單元250發(fā)送。如圖41所示，在奇偶校驗(yàn)式c7中，在第二編碼器240中，將先前的p2與作為第一 終止代碼序列從第一編碼器230輸出的(u3，u6, u7)相加，由此計(jì)算p7。在其他的奇偶校 驗(yàn)式中也同樣。因此，在圖41中，在以方框包圍的部分設(shè)置“1”。在圖41所示的例子中，若著眼于p6，則包含p6的奇偶校驗(yàn)式cll所包含的pll也 包含于其他的奇偶校驗(yàn)式cl6中，所以需要連接奇偶校驗(yàn)式cl6所需的比特?cái)?shù)的零序列。在 圖41所示的例子中，連接了 10比特的零序列。相對(duì)于此，在本實(shí)施方式中，在終止處理時(shí)，通過(guò)不由第二編碼器240對(duì)第一終止 代碼序列進(jìn)行編碼，由此如圖40所示，能夠減少需要連接的零序列的比特?cái)?shù)。例如，如圖41 所示，若與實(shí)施方式1所示的校驗(yàn)矩陣100的終止部分相比，則可知在解碼器需要連接的零 序列的比特?cái)?shù)縮短了 6比特。其結(jié)果，能夠削減解碼器所需的存儲(chǔ)器大小和解碼運(yùn)算量。另外，盡管由于不在第二編碼器240對(duì)第一終止代碼序列進(jìn)行編碼，從而對(duì)應(yīng)的 列的列權(quán)重為1，糾錯(cuò)能力劣化，但由于以下理由，能夠預(yù)想糾錯(cuò)能力的劣化較少，該理由為 不在第二編碼器240進(jìn)行編碼的序列為終止序列，而且作為L(zhǎng)DPC-CC的解碼算法，從位于校 驗(yàn)矩陣的左側(cè)的碼字開(kāi)始依序進(jìn)行置信度傳播，所以位于校驗(yàn)矩陣的最右列的終止序列的 差錯(cuò)對(duì)與位于其左側(cè)的信息比特有關(guān)的碼字比特的解碼造成的影響較少等。因此，在對(duì)解 碼器的存儲(chǔ)器大小或解碼運(yùn)算量等存在嚴(yán)格的限制時(shí)，適用本實(shí)施方式的LDPC-CC編碼器 700極為有效。如上所述，根據(jù)本實(shí)施方式，切換器710根據(jù)輸入序列是信息序列還是終止序列， 切換是否將從第一編碼器230輸出的第一碼字序列輸出到第二編碼器240，碼字選擇單元 720根據(jù)輸入序列是信息序列還是終止序列，輸出第一碼字序列或第二碼字序列的任一方 作為碼字序列。由此，校驗(yàn)矩陣的列權(quán)重減少，能夠減少在解碼側(cè)進(jìn)行終止處理時(shí)需要連接 的0序列的比特?cái)?shù)，所以能夠削減解碼器的存儲(chǔ)器大小和代碼運(yùn)算量。(實(shí)施方式5)在從實(shí)施方式1至實(shí)施方式4中，說(shuō)明了能夠削減發(fā)送到傳輸路徑的終止序列的 量的LDPC-CC編碼器和編碼方法。在本實(shí)施方式中，著眼于上述LDPC-CC編碼器的輸入序 列和輸出序列，說(shuō)明與校驗(yàn)矩陣的關(guān)系，并且主要以終止序列的處理為中心，說(shuō)明對(duì)從上述 LDPC-CC編碼器發(fā)送的發(fā)送碼字序列進(jìn)行解碼的解碼器和解碼方法。
(編碼方法)圖42表示本實(shí)施方式的LDPC-CC編碼器的輸入序列和輸出序列。圖42的LDPC-CC 編碼器800是基于低密度的奇偶校驗(yàn)矩陣，進(jìn)行編碼率R = b/c、存儲(chǔ)長(zhǎng)度M的LDPC-CC的 編碼的編碼器。LDPC-CC編碼器800將由信息比特構(gòu)成的信息序列和隨其后的用于LDPC-CC編碼 器800的終止處理的終止序列(以下，將它們合并而稱為“發(fā)送信息序列”)作為輸入序列， 并對(duì)該輸入序列進(jìn)行編碼。在輸入序列是信息序列時(shí)，LDPC-CC編碼器800輸出信息代碼序列。另外，在輸入 序列是終止序列時(shí)，LDPC-CC編碼器800輸出終止代碼序列。以下，將信息代碼序列和終止 代碼序列合并而稱為“發(fā)送碼字序列”。以下，說(shuō)明LDPC-CC編碼器800使用圖5所示的奇偶校驗(yàn)矩陣進(jìn)行LDPC-CC編碼時(shí) 的終止序列。圖5的校驗(yàn)矩陣100是用于定義編碼率R = 1/2、存儲(chǔ)長(zhǎng)度M = 5的LDPC-CC 的校驗(yàn)矩陣。在附加到圖5所示的校驗(yàn)矩陣100的各列的標(biāo)簽中，ul，u2，...與輸入到LDPC-CC 編碼器800的發(fā)送信息序列的各個(gè)比特對(duì)應(yīng)，pl,p2,...與從LDPC-CC編碼器800輸出的 發(fā)送碼字序列的各個(gè)比特對(duì)應(yīng)。提取出與1!1，1!2，...對(duì)應(yīng)的列所得的部分矩陣是圖6的信 息部分校驗(yàn)矩陣110。另外，提取出與pl，p2,...對(duì)應(yīng)的列所得的部分矩陣是圖7的奇偶 部分校驗(yàn)矩陣120。另外，在信息部分校驗(yàn)矩陣的各行中，最左側(cè)存在“ 1，，的列的索引與最右側(cè)存在 “1”的列的索引之差的最大值對(duì)應(yīng)于(MIXb)。圖6的信息部分校驗(yàn)矩陣110是b= LMl =4的例子，與上述索引之差的最大值“4”一致。另外，在奇偶部分校驗(yàn)矩陣的各行中，最左側(cè)存在“ 1，，的列的索引與最右側(cè)存在 “1”的列的索引之差的最大值對(duì)應(yīng)于M2(c-b)。圖7的奇偶部分校驗(yàn)矩陣120是b= U c =2、M2 = 5的例子，與上述索引之差的最大值“5” 一致。如上述實(shí)施方式所說(shuō)明那樣，對(duì)LDPC-CC編碼器800的終止序列的長(zhǎng)度可以是 MlXb = 4X1 = 4。另外，LDPC-CC編碼器800的存儲(chǔ)長(zhǎng)度M取Ml和M2中的較大的一方 (M = maX(Ml，M2))。也就是說(shuō)，終止序列的長(zhǎng)度為存儲(chǔ)長(zhǎng)度M的b倍的數(shù)以下。如下進(jìn)行編碼。首先，以在校驗(yàn)矩陣100中附加了 c6的標(biāo)簽的奇偶校驗(yàn)式為例，說(shuō)明信息序列輸 入到LDPC-CC編碼器800時(shí)的編碼。c6的奇偶校驗(yàn)式表示比特u6作為發(fā)送信息序列輸入 到LDPC-CC編碼器800時(shí)被輸出的發(fā)送碼字序列的比特p6的生成方法。具體而言，通過(guò)對(duì)與在c6的行中除了 p6以外的設(shè)置“1”的列對(duì)應(yīng)的比特進(jìn)行 mod2加法運(yùn)算，能夠求發(fā)送碼字比特p6。也就是說(shuō)，根據(jù)p6 = pl+u5+u6，計(jì)算p6。另外，各行的“1”和“0”的配置的圖案每行不同，所以在p7時(shí)，根據(jù)p7 = p2+u3+u7，計(jì)算校驗(yàn)矩陣100。接著，說(shuō)明將Ml Xb ( = 4)比特的終止序列輸入到LDPC-CC編碼器800時(shí)的編碼。將終止序列表示為t = [tl，t2，t3，t4]。另外，將在終止序列的緊前輸入的信息 序列表示為d = [· · ·，d5，d4，d3，d2，dl]。此時(shí)的發(fā)送信息序列為U= [· · ·，d5，d4，d3 d2, dl, tl, t2, t3, t4]。
另外，將發(fā)送碼字序列設(shè)為ν =[..., g5, g4，g3，g2，gl，si, s2, s3, s4]。這里， 信息代碼序列g(shù)5 gl是與信息序列d5 dl對(duì)應(yīng)的發(fā)送碼字序列，終止代碼序列si s4 是與終止序列tl t4對(duì)應(yīng)的發(fā)送碼字序列。圖43表示校驗(yàn)矩陣100的終止部分。根據(jù)奇偶校驗(yàn)式ctl ct4的行，通過(guò)式 (6-1) 式(6-4)，計(jì)算終止代碼序列si s4。si = g5+d4+dl+tl. . . (6-1)s2 = g4+d3+d2+dl+t2 . . . (6-2)s3 = g3+tl+t2+t3. . . (6-3)s4 = g2+t3+t4. . . (6-4)也就是說(shuō)，使用終止序列tl t4、信息序列的后部4比特dl d4、以及信息代碼 序列的后部5比特gl g5，生成終止代碼序列si s4。由于LDPC-CC編碼器800是卷積編碼器，所以能夠采用任意長(zhǎng)度的序列作為信息 序列。另外，LDPC-CC編碼器800能夠由時(shí)變的卷積編碼器構(gòu)成。因此，用于生成終止代碼 序列的比特根據(jù)信息序列的長(zhǎng)度或信息序列的值而改變。但是，如上所述，信息部分校驗(yàn)矩陣和奇偶部分校驗(yàn)矩陣的各行的最左的“1”的位 置與最右的“1”的位置的索引之差的最大值分別與(MlXb)、M2X (c-b)對(duì)應(yīng)，所以能夠如 下表示終止代碼序列的比特。也就是說(shuō)，使用由(MlXb)比特構(gòu)成的終止序列、從信息序列的后部起最多 (MlXb)比特、從信息代碼序列的后部起最多M2X (c-b)比特，生成終止代碼序列。(解碼方法)接著，說(shuō)明對(duì)從LDPC-CC編碼器800輸出的發(fā)送碼字序列進(jìn)行解碼的LDPC-CC解 碼器的解碼方法。圖44表示本實(shí)施方式的LDPC-CC解碼器的輸入序列和輸出序列。圖44的LDPC-CC 解碼器900是基于低密度的奇偶校驗(yàn)矩陣，進(jìn)行編碼率R = b/c、存儲(chǔ)長(zhǎng)度M的LDPC-CC的 解碼的解碼器。LDPC-CC解碼器900輸入從通信路徑獲得的接收序列(信息序列、終止序列、信息 代碼序列和終止代碼序列)的估計(jì)值，進(jìn)行解碼處理。作為解碼處理方法，與LDPC-BC同樣 地，能夠適用基于了校驗(yàn)矩陣的sum-product (和積)算法。LDPC-CC解碼器900輸出解碼 后的估計(jì)信息序列。另外，將由信息序列的估計(jì)值和終止序列的估計(jì)值構(gòu)成的序列稱為接 收信息序列，將由信息代碼序列的估計(jì)值和終止代碼序列的估計(jì)值構(gòu)成的序列稱為接收碼 字序列。圖45表示一例LDPC-CC解碼器900在解碼處理中使用的校驗(yàn)矩陣的終止部分。另 外，圖45所示的校驗(yàn)矩陣的終止部分是與編碼側(cè)的LDPC-CC編碼器800中使用的校驗(yàn)矩陣 100對(duì)應(yīng)的終止部分。若在編碼側(cè)進(jìn)行終止處理，則終止處理完成后的LDPC-CC編碼器800的狀態(tài)為全 零，所以在解碼側(cè)將存儲(chǔ)長(zhǎng)度為M的零序列χ和y分別追加到終止序列和終止代碼序列的 后部而進(jìn)行解碼。另外，在本實(shí)施方式中，如圖45所示，LDPC-CC解碼器900使用對(duì)與從接收碼字序 列的最后的比特起第M2X (c-b)比特對(duì)應(yīng)的列的右側(cè)，分別插入了一列所得的校驗(yàn)矩陣。
被插入了的列為與對(duì)應(yīng)于接收碼字序列的比特的列(被插入了的列的左側(cè)的列) 中的最下面的1相同的行中存在“1”，除此之外的行都是“0”的列。在圖45所示的例子中， 對(duì)校驗(yàn)矩陣的終止部分插入gl，，sl，，s2，，s3，，s4，的5( = M2X (c-b))列。由于插入了列，所以圖45的校驗(yàn)矩陣的c6 clO的奇偶校驗(yàn)式如下式(7_1) (7-5)表示。c6yl =gl+gl，+tl+t2+t3+xl…(7--1)
c7y2 =sl+sl，+t4+xl+x2…(7--2)
c8y3 =s2+s2，+x2+x3…(7--3)
c9y4 =s3+s3，+t4+x3+x4…(7--4)
clO:y5 ==s4+s4’ +xl+x2+x3+x5…(7--5)在本實(shí)施方式中，LDPC-CC解碼器800使用與左邊相鄰的接收碼字序列的比特的 列的通信路徑值相同的值作為被插入了的列的通信路徑值，進(jìn)行解碼。在圖45所示的例子 中，作為gl，，sl，，s2，，s3，，s4，的列的通信路徑值，分別使用與gl, sl, s2, s3, s4相同的值。這是因?yàn)?，在LDPC-CC中，如式⑵所示，為了求碼字v2,t，需要先前時(shí)刻的碼字V2, t-i，所以在LDPC-CC編碼器800的移位寄存器中保持先前時(shí)刻的碼字V2,t_i。在終止處理時(shí)， LDPC-CC解碼器900需要LDPC-CC編碼器800的移位寄存器的狀態(tài)，但移位寄存器所保持的 是先前時(shí)刻的碼字，先前時(shí)刻的碼字已被發(fā)送。因此，通過(guò)在解碼側(cè)使用對(duì)gl，sl, s2, s3, s4的右側(cè)插入了 gl’，Sr，S2’，S3’，S4’所得的校驗(yàn)矩陣進(jìn)行解碼，使用移位寄存器已保持 的碼字進(jìn)行終止處理。因此，不需要在編碼側(cè)發(fā)送用于求碼字V2,t所需的、移位寄存器已保 持的先前時(shí)刻的碼字，僅使用(MlXb)比特的終止序列即可。在終止處理完成時(shí)，由于xl x5和yl y5為“0”，而且gl = gl，、sx = sx，(χ =1，...，4)，所以能夠獲得式(8-1) (8-5)。c60 =tl+t2+t3…(8--1)
c70 =t4…(8--2)
c80 =0…(8--3)
c90 =t4…(8--4)
clO0 ==0…(8--5)因此，根據(jù)式(8-1) (8-5)，可知終止序列t= [tl、t2、t3、t4]是滿足式(9-1) (9-2)的關(guān)系的序列即可，例如，能夠使用t =
作為終止序列。0 = tl+t2+t3 . . . (9-1)0 = t4... (9-2)這樣，本實(shí)施方式中的LDPC-CC編碼器將緊隨信息序列之后的、由(MlXb)比特構(gòu) 成的終止序列作為輸入，并輸出信息代碼序列和終止代碼序列。另外，本實(shí)施方式中的LDPC-CC解碼器使用對(duì)在編碼上使用了的校驗(yàn)矩陣分別追 加了具有與從接收碼字序列(由信息代碼序列的估計(jì)值和終止代碼序列的估計(jì)值構(gòu)成的 序列)的后部起M2X(c-b)比特相同的通信路徑值的M2X (c-b)個(gè)列所得的校驗(yàn)矩陣，進(jìn) 行解碼處理。由此，能夠使用由(MlXb)個(gè)零構(gòu)成的終止序列進(jìn)行LDPC-CC編碼器的終止處理，不需要用于使用信息代碼序列或終止代碼序列生成終止序列的運(yùn)算，能夠以簡(jiǎn)單的結(jié)構(gòu)實(shí) 現(xiàn)LDPC-CC編碼器。另外，在以上的說(shuō)明中，舉例說(shuō)明了 LDPC-CC編碼器800使用非遞歸卷積碼的校驗(yàn) 矩陣100進(jìn)行編碼的情況，但并不限于校驗(yàn)矩陣100，例如，也可以同樣地適用于使用如圖 22所示的遞歸卷積碼的校驗(yàn)矩陣300進(jìn)行編碼的情況。但是，如實(shí)施方式2所說(shuō)明那樣，此 時(shí)的終止序列為(MlXb)比特的反饋比特，而不是零序列。另外，在使用本實(shí)施方式中說(shuō)明的終止序列和解碼方法時(shí)，對(duì)于如圖2所示的現(xiàn) 有的LDPC-CC編碼器10來(lái)說(shuō)，也能夠獲得同樣的效果。(其他的實(shí)施方式1)在本實(shí)施方式中，詳細(xì)地說(shuō)明由(7，5)的卷積碼，設(shè)計(jì)新的LDPC-CC的方法。圖46是表示(7，5)卷積碼的編碼器的結(jié)構(gòu)的圖。圖46所示的編碼器具有移位 寄存器 4201 和 4202、以及“異或”邏輯電路(exclusive or circuit) 4203、4204 和 4205。 圖46所示的編碼器對(duì)于輸入X，將輸出χ和奇偶校驗(yàn)ρ輸出。該代碼是系統(tǒng)碼。另外，在本發(fā)明中，重要的是使用作為系統(tǒng)碼的卷積碼。以編碼率為1/2、生成多項(xiàng)式G = [1 G1 (D)/G0 (D)]的卷積碼為例來(lái)考慮。此時(shí)，G1 表示前饋多項(xiàng)式，Gtl表示反饋多項(xiàng)式。假設(shè)信息序列(數(shù)據(jù))的多項(xiàng)式表示(polynomial representation)為X (D)，奇偶校驗(yàn)序列的多項(xiàng)式表示為P (D)，則奇偶校驗(yàn)多項(xiàng)式如下式 (10)所示。G1 (D) X (D) +G0 (D) P (D) = 0 ... (10)在圖47中，記載與(7，5)的卷積碼有關(guān)的信息。將(7，5)卷積碼的生成矩陣表示 為G= [1(D2+1)/(D2+D+1)]。因此，奇偶校驗(yàn)多項(xiàng)式為下式(11)。 (D2+l) X (D) + (D2+D+l) P (D) = 0 …(11)這里，將時(shí)刻i的數(shù)據(jù)表示為Xi,將奇偶校驗(yàn)位表示為Pi,將發(fā)送序列表示為Wi = (Xi, Pi)。而且，將發(fā)送矢量表示為W = (XijPijX2jP2,…，Xi, Pr··)。于是，從式(11)，能夠 如圖47那樣地表示校驗(yàn)矩陣H。此時(shí)，以下的式(12)的關(guān)系式成立。Hw = 0 ... (12)因此，在接收裝置中，通過(guò)使用校驗(yàn)矩陣H，并使用如非專利文獻(xiàn)4 非專利文獻(xiàn)6 所示的BP (Belief Propagation，置信傳播)解碼、近似于BP解碼的min-sum解碼、offset BP解碼、Normalized BP解碼、shuffled BP解碼等，能夠進(jìn)行解碼。這里，在圖47的校驗(yàn)矩陣中，將行號(hào)=列號(hào)的“1”的左下部分(圖47的4301的 左下部分)定義為近似下三角矩陣。將行號(hào)=列號(hào)的“1”的右上部分定義為上梯形矩陣。接著，詳細(xì)地說(shuō)明本發(fā)明的LDPC-CC的設(shè)計(jì)方法。為了以簡(jiǎn)單的結(jié)構(gòu)實(shí)現(xiàn)編碼器，在本實(shí)施方式中，采用將“1”追加到用于圖47所 示的(7，5)的卷積碼的校驗(yàn)矩陣H的近似下三角矩陣中的方法。<編碼方法>這里，作為一例，對(duì)于圖47的校驗(yàn)矩陣，分別在數(shù)據(jù)和奇偶校驗(yàn)位上追加一個(gè) “1”。在圖47的校驗(yàn)矩陣H的近似下三角矩陣中，分別對(duì)數(shù)據(jù)和奇偶校驗(yàn)位追加了一個(gè)“1” 時(shí)，校驗(yàn)多項(xiàng)式如下式(13)所示。但是，在式(13)中，α彡3、β彡3。(Da+D2+l)X(D) + (De+D2+D+l)P(D) =0 · · · (13) 27
因此，奇偶校驗(yàn)位P (D)如下式(14)所示。P (D) = (Dα +D2+1) X (D) + (D0 +D2+D) P (D) . . . (14)在對(duì)校驗(yàn)矩陣的近似下三角矩陣追加了 “1”時(shí)，D0P(D)、D2P(D)、DPO))是先前的 數(shù)據(jù)，是已知的值，所以能夠簡(jiǎn)單地求奇偶校驗(yàn)位P (D)?！醋芳印?”的位置〉接著，使用圖48，詳細(xì)地說(shuō)明追加“1”的位置。在圖48中，代碼4401是與時(shí)刻i 的數(shù)據(jù)Xi的解碼關(guān)聯(lián)的“1”，代碼4402是與時(shí)刻i的奇偶校驗(yàn)位Pi關(guān)聯(lián)的“1”。點(diǎn)線4403 是，在進(jìn)行了一次BP解碼時(shí)，對(duì)時(shí)刻i的數(shù)據(jù)Xi和奇偶校驗(yàn)位Pi,涉及外部信息的傳播的 原模圖(protograph)。也就是說(shuō)，從時(shí)刻i_2直至?xí)r刻i+2為止的置信度涉及傳播。對(duì)位于原模圖4403的最右邊的“1”(4404)，在縱軸上劃出邊界線4405。然后，對(duì) 與邊界線4405相鄰的最左邊的“ 1 ” (4406)，劃出邊界線4407 (在各行中，最左邊的“ 1 ”是 與邊界線4405相鄰的行)。然后，將“1”追加到區(qū)域4408中的任一個(gè)，以將邊界線4405以 后的置信度傳播給時(shí)刻i的數(shù)據(jù)Xi和奇偶校驗(yàn)位P”由此，能夠傳播在追加“1”以前無(wú)法 獲得的概率、即從時(shí)刻i_2直至?xí)r刻i+2為止以外的置信度。另外，為了傳播新的概率，需 要追加到圖48的區(qū)域4408中。也就是說(shuō)，在邊界線4405的右側(cè)且邊界線4407的下側(cè)的 “1”的置信度通過(guò)追加到區(qū)域4408的“1”，傳播給時(shí)刻i的數(shù)據(jù)Xi和奇偶校驗(yàn)位P”這里，在圖48的校驗(yàn)矩陣H的各行中，將最右邊的“ 1，，和最左邊的“ 1，，的寬度設(shè) 為“L”。到此為止，以列方向說(shuō)明了追加“1”的位置。若以行方向考慮該位置，則在圖47的 校驗(yàn)矩陣中，將“1”追加到從最左邊的“1”向左L-2以上的位置。另外，在以校驗(yàn)多項(xiàng)式進(jìn) 行了說(shuō)明時(shí)，在式(13)中，將α設(shè)定為5以上，將β設(shè)定為5以上即可。將其以一般式表示來(lái)考慮。卷積碼的奇偶校驗(yàn)多項(xiàng)式的一般式如下式(15)所示。(Dk+…+1) X (D) + (Dk+…+1) P (D) = 0 …(15)在校驗(yàn)矩陣H的近似下三角矩陣中，分別對(duì)數(shù)據(jù)和奇偶校驗(yàn)位追加了一個(gè)“1”時(shí)， 校驗(yàn)多項(xiàng)式如下式(16)所示。(Da+DK+...+l)X(D) + (D0+DK+...+l)P(D) = 0 · · · (16)此時(shí)，將α設(shè)定為2K+1以上，將β設(shè)定2Κ+1以上即可。其中，K彡2。圖49是表示一例在圖48的校驗(yàn)矩陣的近似下三角矩陣中追加了“1”時(shí)的圖。然 后，若對(duì)所有的時(shí)刻的數(shù)據(jù)和奇偶校驗(yàn)位追加“1”，則如圖50表示校驗(yàn)矩陣。圖50是表示 本實(shí)施方式的一例LDPC-CC的校驗(yàn)矩陣的結(jié)構(gòu)的圖。在圖50中，區(qū)域4601和區(qū)域4602內(nèi) 的“ 1，，為追加了的“ 1 ”，具有校驗(yàn)矩陣H的代碼為本實(shí)施方式中的LDPC-CC。此時(shí)，如下式 (17)表示校驗(yàn)多項(xiàng)式。(D5+D2+l) X (D) + (D7+D2+D+1) P (D) = 0 . . . (17)如上所述，在發(fā)送裝置中，通過(guò)將“1”追加到校驗(yàn)矩陣H的近似下三角矩陣而從卷 積碼生成LDPC-CC，由此若在接收裝置中，使用所生成的LDPC-CC的校驗(yàn)矩陣，進(jìn)行BP解碼 或近似的BP解碼，則能夠獲得良好的接收質(zhì)量。另外，在本實(shí)施方式中，說(shuō)明了分別對(duì)數(shù)據(jù)和奇偶校驗(yàn)位追加一個(gè)“ 1，，的情況，但 本發(fā)明并不限于此，例如也可以采用對(duì)數(shù)據(jù)和奇偶校驗(yàn)位中的任一個(gè)追加“1”的方法。例 如，也可以對(duì)數(shù)據(jù)追加“1”，而不對(duì)奇偶校驗(yàn)位追加“1”。作為一例，考慮在上式(16)中不 存在D0的情況。此時(shí)，若將α設(shè)為2K+1以上，則接收裝置能夠獲得良好的接收質(zhì)量。相反地，考慮在式(16)中不存在Dα的情況。此時(shí)，若將β設(shè)為2Κ+1以上，則接收裝置能夠 獲得良好的接收質(zhì)量。另外，即使是對(duì)數(shù)據(jù)和奇偶校驗(yàn)位的兩者追加了多個(gè)“1”所得的代碼，也能夠極大 改善接收質(zhì)量。例如，作為插入多個(gè)的情況的例子，通過(guò)式(18)表示某個(gè)卷積碼的奇偶校 驗(yàn)多項(xiàng)式。另外，在式(18)中，K彡2。(Dk+…+1) X (D) + (Dk+…+1) P (D) = 0 …(18)在校驗(yàn)矩陣H的近似下三角矩陣中，分別對(duì)數(shù)據(jù)和奇偶校驗(yàn)位追加了多個(gè)“1”時(shí)， 如下式(19)表示校驗(yàn)多項(xiàng)式。(Dal+...+Dan+DK+...+l)X(D) + (D01+...+D0m+DK+ +l)P(D) =0 · · · (19)此時(shí)，若將…，an設(shè)定為2K+1以上，將…，β m設(shè)定為2Κ+1以上，則能 夠在接收裝置中獲得良好的接收質(zhì)量。在本實(shí)施方式中，這點(diǎn)極為重要。但是，即使Ci1,…，Cin中的一個(gè)以上滿足2K+1以上時(shí)，也能夠在接收裝置中獲得 良好的接收質(zhì)量。另外，即使…，βω中的一個(gè)以上滿足2Κ+1以上時(shí)，也能夠在接收裝 置中獲得良好的接收質(zhì)量。另外，在如下式(20)表示LDPC-CC的校驗(yàn)多項(xiàng)式時(shí)，若將Q1，…，αη設(shè)定為2Κ+1 以上，則能夠在接收裝置中獲得良好的接收質(zhì)量。在本實(shí)施方式中，這點(diǎn)極為重要。(Da WHdDaiM/+…+1) X (D)+ (Dk+…+1) P(D) = 0 · · · (20)但是，即使Ci1,…，Cin中的一個(gè)以上滿足2Κ+1以上時(shí)，也能夠在接收裝置中獲得 良好的接收質(zhì)量。同樣地，在如下式(21)表示LDPC-CC的校驗(yàn)多項(xiàng)式時(shí)，若將β ”…，設(shè)定為 2Κ+1以上，則能夠在接收裝置中獲得良好的接收質(zhì)量。在本實(shí)施方式中，這點(diǎn)極為重要。(DK+...+l)X(D) + (D01+...+D0m+DK+...+l)P(D) = 0 · · · (21)但是，即使…，βω中的一個(gè)以上滿足2Κ+1以上時(shí)，也能夠在接收裝置中獲得 良好的接收質(zhì)量。接著，詳細(xì)地說(shuō)明使用與(7，5)卷積碼的式(11)不同的奇偶校驗(yàn)多項(xiàng)式，設(shè)計(jì) LDPC-CC的方法。這里，作為一例，舉例說(shuō)明對(duì)數(shù)據(jù)追加兩個(gè)“1”，對(duì)奇偶校驗(yàn)位追加兩個(gè) “1”的情況。在非專利文獻(xiàn)7中，表示與(7，5)卷積碼的式(11)不同的奇偶校驗(yàn)多項(xiàng)式。如下 式(22)表示該奇偶校驗(yàn)多項(xiàng)式一例。(D9+D6+D5+1)X(D) + (D9+D8+D3+D+1)P(D) = 0 . . . (22)此時(shí)，能夠如圖51那樣地表示校驗(yàn)矩陣H。<編碼方法>這里，說(shuō)明對(duì)圖51的校驗(yàn)矩陣的數(shù)據(jù)和奇偶校驗(yàn)位分別追加兩個(gè)“1”的情況。在 圖51的校驗(yàn)矩陣H的近似下三角矩陣中，分別對(duì)數(shù)據(jù)和奇偶校驗(yàn)位追加了兩個(gè)“1”時(shí)，如 下式(23)表示校驗(yàn)多項(xiàng)式。(Da 1 +Da 2+D9+D6+D5+1) X (D) + (D01 +D0 2+D9+D8+D3+D+1) P (D) =0. . . (23)因此，能夠如下式(24)表示奇偶校驗(yàn)位P⑶。P(D) = (DaWDaWDbDf^Dkl)X(D)+ (DM+D02+D9+D8+D3+D)P(D) =0 ... (24)這樣，在對(duì)校驗(yàn)矩陣的近似下三角矩陣追加了 “1”時(shí)，D01P(D)、D02P(D)、D9P(D)、D8P(D)、D3P (D)、DP (D)是先前的數(shù)據(jù)，是已知的值，所以能夠簡(jiǎn)單地求奇偶校驗(yàn)位P (D)?！醋芳印?”的位置〉為了獲得與上述相同的效果，若將Ci1, α2設(shè)定為19以上，將β β 2設(shè)定為19 以上，則能夠在接收裝置中獲得良好的接收質(zhì)量。作為一例，在圖52的校驗(yàn)矩陣中，Ci1 = 26、α 2 = 19、β i = 30、β 2 = 24。由此，根據(jù)與上述相同的理由，能夠在接收裝置中獲得良 好的接收質(zhì)量?；谝陨系睦樱瑥木矸e碼生成LDPC-CC的方法采用如下步驟。另外，以下的步驟 是卷積碼的編碼率為1/2時(shí)的例子。<1>選擇提供良好的特性的卷積碼。<2>生成選擇出的卷積碼的校驗(yàn)多項(xiàng)式(例如，式(15))。但是，重要的是利用選 擇出的卷積碼作為系統(tǒng)碼。另外，如上所述，校驗(yàn)多項(xiàng)式并不限于上述那樣一個(gè)。需要選擇 提供良好的接收質(zhì)量的校驗(yàn)多項(xiàng)式。此時(shí)，優(yōu)選的是，使用階數(shù)比基于生成多項(xiàng)式生成的校 驗(yàn)多項(xiàng)式大且等效的校驗(yàn)多項(xiàng)式(參照非專利文獻(xiàn)7)。<3>生成選擇出的卷積碼的校驗(yàn)矩陣H。<4>對(duì)數(shù)據(jù)或(和)奇偶校驗(yàn)位，考慮隨機(jī)傳播，而對(duì)校驗(yàn)矩陣追加“1”。對(duì)追加 “ 1，，的位置，與上述說(shuō)明的一樣。在本實(shí)施方式中，說(shuō)明了從(7，5)卷積碼生成LDPC-CC的方法，但本發(fā)明并不限于 (7,5)卷積碼，即使使用其他的卷積碼，也可以同樣地實(shí)施本發(fā)明。此時(shí)，在非專利文獻(xiàn)8 中，詳細(xì)地記載提供良好的接收質(zhì)量的卷積碼的生成多項(xiàng)式G。如上所述，在發(fā)送裝置中，通過(guò)在(19)中將Ci1,…，αη設(shè)定為2Κ+1以上，將 …，βω設(shè)定為2Κ+1以上，并從卷積碼生成LDPC-CC，由此若在接收裝置中，使用所生
成的LDPC-CC的校驗(yàn)矩陣，進(jìn)行BP解碼或近似的BP解碼，則能夠獲得良好的接收質(zhì)量。另 外，在從卷積碼生成LDPC-CC時(shí)，原模圖即校驗(yàn)多項(xiàng)式的大小遠(yuǎn)小于非專利文獻(xiàn)9和非專利 文獻(xiàn)10所示的原模圖，所以能夠減少將發(fā)送數(shù)據(jù)的比特?cái)?shù)較小的分組發(fā)送時(shí)產(chǎn)生的多余 的比特的數(shù)，能夠抑制數(shù)據(jù)的傳輸效率下降的問(wèn)題。使以上的說(shuō)明與從實(shí)施方式1至實(shí)施方式5為止所說(shuō)明的LDPC-CC編碼器的結(jié)構(gòu) 和LDPC-CC的校驗(yàn)矩陣關(guān)聯(lián)對(duì)應(yīng)。將涉及原來(lái)的卷積碼的數(shù)據(jù)X(D)的最大階數(shù)設(shè)為α。此時(shí)，考慮對(duì)校驗(yàn)矩陣H的 近似下三角矩陣的奇偶校驗(yàn)位P(D)追加“1”，并對(duì)奇偶校驗(yàn)多項(xiàng)式的奇偶校驗(yàn)位P(D)追加 D0的項(xiàng)的LDPC-CC。這里，β是涉及根據(jù)上述的說(shuō)明生成的LDPC-CC的奇偶校驗(yàn)位P(D) 的最大階數(shù)。此時(shí)，如在本實(shí)施方式中所說(shuō)明那樣，通過(guò)將β設(shè)定為2α+1以上，能夠獲得 良好的接收質(zhì)量。通過(guò)第一編碼器生成數(shù)據(jù)X(D)。也就是說(shuō)，將第一編碼器的存儲(chǔ)長(zhǎng)度設(shè)為Μ1，則 α是涉及數(shù)據(jù)X(D)的最大階數(shù)，所以α與Ml對(duì)應(yīng)。另外，通過(guò)第二編碼器生成奇偶校驗(yàn)位P (D)。也就是說(shuō)，若將第二編碼器的存儲(chǔ)長(zhǎng) 度設(shè)為Μ2，則奇偶校驗(yàn)位P (D)的最大階數(shù)β與Μ2對(duì)應(yīng)。此時(shí)，基于用于獲得良好的接收性能的關(guān)系式β≥2α+1以及α =Μ1、β =Μ2， 獲得式(25)。β/α = Μ2/Μ1 ≥ 2+1/α > 2 . · · (25)
也就是說(shuō)，通過(guò)采用第一編碼器的存儲(chǔ)長(zhǎng)度Ml和第二編碼器的存儲(chǔ)長(zhǎng)度M2滿足 式(25)的結(jié)構(gòu)，除了能夠得到從實(shí)施方式1至實(shí)施方式5為止所述的縮短終止序列長(zhǎng)度以 及伴隨其的終止代碼序列長(zhǎng)度的效果以外，還能夠得到獲得良好的接收性能的效果。換言之，若將第二編碼器的存儲(chǔ)長(zhǎng)度M2設(shè)為第一編碼器的存儲(chǔ)長(zhǎng)度Ml的兩倍以 上，則能夠縮短終止序列長(zhǎng)度，并且能夠獲得良好的接收性能。另外，(MlXb)為在提取出校驗(yàn)矩陣中的與信息比特對(duì)應(yīng)的列所得的信息部分矩 陣的各行中，最左側(cè)存在“1”的列的索引與最右側(cè)存在“1”的列的索引之差的最大值。另 外，M2X (c-b)為在提取出校驗(yàn)矩陣中的與奇偶校驗(yàn)位對(duì)應(yīng)的列所得的奇偶部分矩陣的各 行中，最左側(cè)存在“1”的列的索引與最右側(cè)存在“1”的列的索引之差的最大值。因此，在 編碼率R = b/c時(shí)，通過(guò)使用M2是Ml的兩倍以上的信息部分矩陣和奇偶校驗(yàn)矩陣，生成 LDPC-CC碼字序列，能夠縮短終止序列，并且能夠獲得良好的接收性能。(其他的實(shí)施方式2)以下，詳細(xì)地?cái)⑹鲞m合于從實(shí)施方式1至實(shí)施方式5為止的結(jié)構(gòu)的LDPC-CC的例子。在本實(shí)施方式中，說(shuō)明能夠容易地進(jìn)行刪截，而且編碼器的結(jié)構(gòu)簡(jiǎn)單的時(shí)變 LDPC-CC的結(jié)構(gòu)。尤其是在本實(shí)施方式中，說(shuō)明能夠周期性地對(duì)數(shù)據(jù)進(jìn)行刪截的LDPC-CC。 在LDPC碼中，至今為止，都沒(méi)有充分地研討周期性地對(duì)數(shù)據(jù)進(jìn)行刪截的刪截方法，尤其沒(méi) 有充分地研討簡(jiǎn)單地進(jìn)行刪截的方法。在本實(shí)施方式的LDPC-CC中，若能夠周期性且規(guī)則 性地對(duì)數(shù)據(jù)進(jìn)行刪截而不是隨機(jī)進(jìn)行刪截，則能夠抑制接收質(zhì)量的劣化。以下，說(shuō)明編碼率 R = 1/2的、能夠?qū)崿F(xiàn)上述特征的時(shí)變LDPC-CC的構(gòu)成方法。在編碼率為1/2時(shí)，若將信息序列(數(shù)據(jù))的多項(xiàng)式表示設(shè)為X(D)，將奇偶校驗(yàn)的 序列的多項(xiàng)式表示設(shè)為P(D)，則如下表示奇偶校驗(yàn)多項(xiàng)式。(Dal+...+Dan+l)X(D) + (Dbl+...+Dbm+l)P(D) = 0 · · · (26)在式(26)中，假設(shè)al、a2、…、an為1以上的整數(shù)(其中，al乒a2乒…乒an)。 另外，假設(shè)bl、b2、…bm為1以上的整數(shù)(其中，bl乒b2乒…乒bm)。這里，為了能夠容 易地進(jìn)行編碼，假設(shè)存在D0X(D)和D0P(D)的項(xiàng)(D0 = 1)。因此，如下表示P(D)。P (D) = (Dal+... +Dan+1) X (D) + (Dbl+... +Dbm) P (D) …(27)根據(jù)式(27)可知，由于存在0°= 1，而且先前的奇偶校驗(yàn)位的項(xiàng)即bl、b2、…bm 為1以上的整數(shù)，所以能夠依次求奇偶校驗(yàn)位P。接著，如下表示與式(26)不同的編碼率為1/2的奇偶校驗(yàn)多項(xiàng)式。(Dai+... +Dan+1) X (D) + (Dbi+... +Dbm+1) P (D) = 0 …(28)在式(28)中，假設(shè)Al、A2、…、AN為1以上的整數(shù)(其中，Al乒A2乒…乒AN)。 另外，假設(shè)B1、B2、…、BM為1以上的整數(shù)(其中，Bl乒B2乒…乒BM)。這里，為了能夠容 易地進(jìn)行編碼，假設(shè)存在D°X (D)和D0P (D)的項(xiàng)(D0 = 1)。此時(shí)，如式(29)表示P(D)。P(D) = (Dai+... +Dan+1)X(D) + (Dbi+... +Dbm)P(D) ... (29)以下，將時(shí)刻2i的數(shù)據(jù)X和奇偶校驗(yàn)位P分別表示為X2JPP2i，將時(shí)刻2i+l的數(shù) 據(jù)X和奇偶校驗(yàn)位P分別表示為X2i+1和p2i+1 (i 整數(shù))。在本實(shí)施方式中，提出使用式(27)計(jì)算時(shí)刻2i的奇偶校驗(yàn)位P2i，并使用式(29) 計(jì)算時(shí)刻2i+l的奇偶校驗(yàn)位P2i+1的、時(shí)變周期為2的LDPC-CC。與上述的實(shí)施方式相同，具有能夠依次且簡(jiǎn)單地求奇偶校驗(yàn)位的優(yōu)點(diǎn)。以下，作為式(26)和式(28)的一例，使用式(30)和式(31)進(jìn)行說(shuō)明。(D396+D237+D114+D97+l)X(D) + (D390+D383+D334+D276+l)P(D) = 0 ... (30)(D170+D166+D153+D135+l) X (D) + (D363+D279+D273+D63+l) P (D) =0 . . . (31)此時(shí)，能夠如圖53那樣地表示校驗(yàn)矩陣。在圖53中，(Ha, 11)是相當(dāng)于式(30)的 部分，(He，11)是相當(dāng)于式(31)的部分。在使用圖53的校驗(yàn)矩陣即時(shí)變周期為2的校驗(yàn) 矩陣進(jìn)行BP解碼時(shí)，與從實(shí)施方式1至實(shí)施方式5為止說(shuō)明過(guò)的LDPC-CC相比，能夠確認(rèn) 數(shù)據(jù)的接收質(zhì)量極大改善的事實(shí)。以上，說(shuō)明了時(shí)變周期為2的情況，但時(shí)變周期并不限于2。但是，若時(shí)變周期過(guò) 大，則難以周期性地進(jìn)行刪截，例如，由于需要隨機(jī)地進(jìn)行刪截，所以有可能導(dǎo)致接收質(zhì)量 的劣化。以下，說(shuō)明通過(guò)縮小時(shí)變周期，改善接收質(zhì)量的優(yōu)點(diǎn)。圖54表示一例時(shí)變周期為1時(shí)的刪截方法。在該圖中，H是LDPC-CC的校驗(yàn)矩陣， 若以ν表示發(fā)送序列矢量，則式(32)的關(guān)系式成立。Hv = 0 ... (32)其中，發(fā)送序列矢量為ν = (vl、v2、v3、v4、v5、v6、...、v2i、v2i+l、…)。圖54表示將編碼率是R = 1/2的發(fā)送序列刪截為編碼率是R = 3/4時(shí)的例子。在 周期性地進(jìn)行刪截時(shí)，首先設(shè)定用于選擇刪截比特的塊周期。圖54表示將塊周期設(shè)為6，并 如點(diǎn)線(5002)那樣地設(shè)定塊的例子。然后，從構(gòu)成1塊的6比特中選擇2比特作為刪截比 特，并且選擇出的2比特被設(shè)定為不發(fā)送的比特。在圖54中，以圓圈包圍的比特5001為不 發(fā)送的比特。由此，能夠?qū)崿F(xiàn)編碼率為3/4。因此，發(fā)送數(shù)據(jù)序列為V1、V3、V4、V5、V7、V9、 vll、vl3、vl5、vl6、vl7、vl9、v21、v22、v23、v25、…。在圖54中，在以方框包圍的“1”中，通過(guò)進(jìn)行刪截，在接收時(shí)不存在初始的對(duì)數(shù)似 然比，所以對(duì)數(shù)似然比被設(shè)定為“ 0 ”。在BP解碼中，反復(fù)進(jìn)行行運(yùn)算和列運(yùn)算。因此，若在同一行中包含兩個(gè)以上的不 存在初始的對(duì)數(shù)似然比(對(duì)數(shù)似然比為“0”)的比特(消失比特)，則在該行中，直至通過(guò) 進(jìn)行列運(yùn)算來(lái)更新不存在初始的對(duì)數(shù)似然比(對(duì)數(shù)似然比為“0”)的比特的對(duì)數(shù)似然比為 止，僅進(jìn)行行運(yùn)算無(wú)法更新對(duì)數(shù)似然比。也就是說(shuō)，僅進(jìn)行行運(yùn)算無(wú)法傳播置信度，為了傳 播置信度，需要反復(fù)進(jìn)行行運(yùn)算和列運(yùn)算。因此，若存在多個(gè)這樣的行，則在BP解碼中反復(fù) 處理數(shù)存在限制時(shí)，或者進(jìn)行幾次反復(fù)處理時(shí)，也無(wú)法傳播置信度，成為造成接收質(zhì)量的劣 化的原因。在圖54所示的例子中，與以方框包圍的“1”對(duì)應(yīng)的比特表示消失比特，行5003 為僅進(jìn)行行運(yùn)算無(wú)法傳播置信度的行、即成為造成接收質(zhì)量的劣化的原因的行。因此，作為刪截比特(不發(fā)送的比特)的決定方法、即刪截圖案的決定方法，需要 搜索盡量減少因刪截造成無(wú)法獨(dú)立地傳播置信度的行的方法。以下，說(shuō)明搜索刪截比特的 選擇方法。在構(gòu)成1塊的6比特中，將2比特作為刪截比特時(shí)，2比特的選擇方法存在3X2C2。 其中，能夠?qū)⒃趬K周期的6比特中循環(huán)移位的選擇方法視為同一選擇方法。以下，使用圖 56A進(jìn)行補(bǔ)充說(shuō)明。作為一例，圖56A表示對(duì)6比特中的2比特連續(xù)地進(jìn)行刪截時(shí)的6種刪 截圖案。如圖56A所示，刪截圖案#1 #3通過(guò)變更塊界線而變成相同的刪截圖案。同樣 地，刪截圖案#4 #6也通過(guò)變更塊界線而變成相同的刪截圖案。這樣，能夠?qū)⒃趬K周期的6比特中循環(huán)移位的選擇方法視為同一。因此，刪截比特的選擇方法存在3X2C2X2/(3X2) =5種。另外，在1塊由LXk比特構(gòu)成，對(duì)LXk比特中的k比特進(jìn)行刪截時(shí)，存在通過(guò)式 (33)求得的數(shù)的刪截圖案。Y^XwCt."p3)圖56B表示著眼于一個(gè)刪截圖案時(shí)的、編碼序列與刪截圖案之間的關(guān)系。根據(jù)圖 56B可知，在對(duì)構(gòu)成1塊的6比特中的2比特進(jìn)行刪截時(shí)，對(duì)一個(gè)刪截圖案存在的校驗(yàn)式的 圖案為(3X2) X 1/2。同樣地，在1塊由LXk比特構(gòu)成，對(duì)LXk比特中的k比特進(jìn)行刪截 時(shí)，對(duì)一個(gè)刪截圖案存在通過(guò)式(34)求出的數(shù)的校驗(yàn)式。...(34)因此，在刪截圖案的選擇方法中，對(duì)基于式(35)求得的數(shù)的校驗(yàn)式(行)，需要檢 查是否能夠獨(dú)立地傳播置信度。^XwCx3x2xI = 15 “義35)根據(jù)以上的關(guān)系，在將編碼率為1/2的代碼刪截為編碼率為3/4時(shí)，在從LXk比 特的塊中刪截k比特時(shí)，對(duì)基于式(36)求得的數(shù)的校驗(yàn)式(行)，需要檢查是否能夠獨(dú)立地
傳播置信度。然后，在未找出良好的刪截圖案時(shí)，需要增加L和k。接著，研討時(shí)變周期為m的情況。此時(shí)也與時(shí)變周期為1的情況相同，準(zhǔn)備通過(guò)式 (26)表示的不同的m個(gè)校驗(yàn)式。以下，將m個(gè)校驗(yàn)式取名為“校驗(yàn)式#1、校驗(yàn)式#2、…、校 驗(yàn)式#m”。然后，考慮使用“校驗(yàn)式#1”求時(shí)刻mi+1的奇偶校驗(yàn)位Pmi+1，使用“校驗(yàn)式#2” 求時(shí)刻mi+2的奇偶校驗(yàn)位Pmi+2，…，使用“校驗(yàn)式#m”求時(shí)刻mi+m的奇偶校驗(yàn)位Pmi+m的 LDPC-CC0此時(shí)，若與圖53同樣地考慮，則如圖55那樣地表示校驗(yàn)矩陣。于是，對(duì)在將編碼 率為1/2的代碼刪截為編碼率為3/4時(shí)、例如在從6比特的塊中刪截2比特時(shí)，若與式(35) 同樣地考慮，則對(duì)基于式(37)求得的數(shù)的校驗(yàn)式(行)，需要檢查是否為能夠獨(dú)立地傳播置 信度的行。X 2 C2 x LCM 3' “1) = 5 x lCM {3, m) ...(37)另外，在式(37)中，LCM{>，β}表示自然數(shù)α與自然數(shù)β之最小公倍數(shù)。根據(jù)式(37)可知，隨著m的增加，需要檢查的校驗(yàn)式增加。因此，不適合周期性地 進(jìn)行刪截的刪截方法，例如使用隨機(jī)進(jìn)行刪截的方法，所以接收質(zhì)量有可能劣化。另外，圖56C表示在如下情況下需要檢查的奇偶校驗(yàn)多項(xiàng)式的數(shù)，所述情況是通 過(guò)進(jìn)行刪截，從LXk比特中刪截k比特，生成編碼率R = 2/3，3/4，5/6的代碼序列的情況。實(shí)際上，能夠搜索最佳的刪截圖案的時(shí)變周期為從2至10左右。尤其是，若考慮 能夠搜索最佳的刪截圖案的時(shí)變周期和接收質(zhì)量的提高，則時(shí)變周期為2是適宜的。另外，在時(shí)變周期為2，并且周期性地重復(fù)如式(26)和式(28)那樣的校驗(yàn)式時(shí)，具有能夠非常簡(jiǎn) 單地構(gòu)成編碼/解碼器的優(yōu)點(diǎn)。另外，在時(shí)變周期為3、4、5、…10時(shí)，與時(shí)變周期為2的情況相比，雖然編碼/解碼 器的結(jié)構(gòu)稍微增大，但與時(shí)變周期為2的情況相同，在周期性地重復(fù)基于式(26)和式(28) 的多個(gè)奇偶校驗(yàn)式時(shí)，能夠采用簡(jiǎn)單的結(jié)構(gòu)。另外，在時(shí)變周期是極長(zhǎng)的周期(semi-infinite，半無(wú)限)，或者基于LDPC-BC生 成LDPC-CC時(shí)，通常時(shí)變周期非常長(zhǎng)，所以難以采用周期性地選擇刪截比特的方式，并搜索 最佳的刪截圖案。例如，可以考慮采用隨機(jī)選擇刪截比特的方式，但刪截時(shí)的接收質(zhì)量有可 能極大劣化。另外，在式(26)、式(28)、式(30)和式(31)中，也能夠?qū)n與兩邊相乘而表示校 驗(yàn)多項(xiàng)式。在本實(shí)施方式中，在式(26)、式(28)、式(30)和式(31)中，存在0°乂 )和D°P(D) 的項(xiàng)(D0 = 1)。由此，能夠依次運(yùn)算奇偶校驗(yàn)位，所以編碼器的結(jié)構(gòu)較為簡(jiǎn)單，而且在為系統(tǒng)碼 時(shí)，若考慮對(duì)時(shí)刻i的數(shù)據(jù)的置信度傳播，則在數(shù)據(jù)和奇偶校驗(yàn)位的雙方中存在D°的項(xiàng)時(shí)， 能夠簡(jiǎn)單地理解對(duì)數(shù)據(jù)的置信度傳播，所以能夠容易進(jìn)行代碼設(shè)計(jì)。另外，若不考慮代碼設(shè) 計(jì)的容易性，則在式(26)、式(28)、式(30)和式(31)中，不需要存在D°X(D)。圖57A表示一例時(shí)變周期為2的LDPC-CC的校驗(yàn)矩陣。如圖57A所示，在時(shí)變周 期為2時(shí)，交替使用奇偶校驗(yàn)式5301和奇偶校驗(yàn)式5302的兩個(gè)奇偶校驗(yàn)式。另外，圖57B表示一例時(shí)變周期為4的LDPC-CC的校驗(yàn)矩陣。如圖57B所示，在時(shí) 變周期為4時(shí)，重復(fù)使用奇偶校驗(yàn)式5301、奇偶校驗(yàn)式5302、奇偶校驗(yàn)式5303和奇偶校驗(yàn) 式5304的四個(gè)奇偶校驗(yàn)式。如上所述，根據(jù)本實(shí)施方式，通過(guò)由奇偶校驗(yàn)多項(xiàng)式(26)和與式(26)不同的奇偶 校驗(yàn)多項(xiàng)式(28)構(gòu)成的、時(shí)變周期為2的校驗(yàn)矩陣，求奇偶校驗(yàn)序列。另外，時(shí)變周期并不 限于2，例如，也可以使用如圖57B所示的、時(shí)變周期為4的校驗(yàn)矩陣，求奇偶校驗(yàn)序列。但 是，若時(shí)變周期m過(guò)大，則難以周期性地進(jìn)行刪截，例如隨機(jī)地進(jìn)行刪截，所以接收質(zhì)量劣 化。實(shí)際上，能夠搜索最適合的刪截圖案的時(shí)變周期為從2至10左右。此時(shí)，能夠提高接 收質(zhì)量，并且能夠周期性地進(jìn)行刪截，從而能夠簡(jiǎn)單地構(gòu)成LDPC-CC的編碼器。另外，已確認(rèn)若校驗(yàn)矩陣H中的行權(quán)重、即構(gòu)成校驗(yàn)矩陣的行元素中，設(shè)置“1”的 元素?cái)?shù)為7 12，則能夠獲得良好的接收質(zhì)量。如非專利文獻(xiàn)8所記載，若考慮卷積碼中最 小距離優(yōu)良的代碼，則隨著限制長(zhǎng)度變大，行權(quán)重也增加，例如，在限制長(zhǎng)度為11的反饋卷 積碼中，若考慮行權(quán)重為14，則能夠認(rèn)為行權(quán)重為7 12的點(diǎn)是本申請(qǐng)的LDPC-CC特有的 值。另外，在考慮了代碼設(shè)計(jì)的優(yōu)點(diǎn)時(shí)，若使LDPC-CC的校驗(yàn)矩陣的各行的行權(quán)重都相等， 則設(shè)計(jì)變得容易。另外，在以上的說(shuō)明中，說(shuō)明了編碼率為1/2的情況，但本發(fā)明并不限于此，即使 編碼率為1/2以外，也能夠使用時(shí)變周期為m的校驗(yàn)矩陣求奇偶校驗(yàn)序列，在從時(shí)變周期為 2至?xí)r變周期為10左右時(shí)，能夠獲得同樣的效果。尤其是在編碼率R = 5/6、7/8以上時(shí)，在本實(shí)施方式中說(shuō)明的時(shí)變周期為2或時(shí) 變周期為m的LDPC-CC中，選擇不是僅由包含兩個(gè)以上的消失比特的行構(gòu)成的刪截圖案。也 就是說(shuō)，選擇存在消失比特為0或1的行的刪截圖案對(duì)在如編碼率R = 5/6,7/8以上那樣的編碼率較高時(shí)對(duì)于獲得良好的接收質(zhì)量極為重要。對(duì)于如上說(shuō)明的LDPC-CC，通過(guò)使用從實(shí)施方式1至實(shí)施方式5中說(shuō)明的編碼方法 或其他的實(shí)施方式1中說(shuō)明的編碼方法，能夠周期性且規(guī)則性地進(jìn)行刪截，從而能夠簡(jiǎn)單 地構(gòu)成編碼器，能夠獲得良好的接收質(zhì)量，并且能夠生成可縮短終止序列的非常優(yōu)良的代 碼。(其他的實(shí)施方式3)在本實(shí)施方式中，說(shuō)明使用校驗(yàn)矩陣的上梯形矩陣中存在“1”的校驗(yàn)式，并且能夠 簡(jiǎn)單地構(gòu)成編碼器的時(shí)變LDPC-CC。以下，說(shuō)明編碼率R= 1/2的、能夠?qū)崿F(xiàn)上述特征的時(shí) 變LDPC-CC的構(gòu)成方法。在編碼率為1/2時(shí)，若將信息序列(數(shù)據(jù))的多項(xiàng)式表示設(shè)為X(D)，將奇偶校驗(yàn)的 序列的多項(xiàng)式表示設(shè)為P(D)，則如下表示奇偶校驗(yàn)多項(xiàng)式。(Dal+... +Dan+1+Dc1+... +Dcq) X (D) + (Dbl+... +Dbm+1) P (D) = 0 ... (38)在式(38)中，假設(shè)al、a2、…、an為1以上的整數(shù)(其中，al乒a2乒…乒an)。 另外，假設(shè)bl、b2、...、bm為1以上的整數(shù)(其中，bl乒b2乒…乒bm)。另外，假設(shè)cl、 c2、"^cqS-I以下的整數(shù)且cl乒c2乒…乒cq。此時(shí)，如下表示P(D)。P (D) = (Dal+…+Dan+1+Dc1+... +Dcq) X (D) + (Dbl+…+Dbm) P (D) ... (39)與其他的實(shí)施方式2相同，能夠依次求奇偶校驗(yàn)位P。接著，作為與式(38)不同的編碼率為1/2的奇偶校驗(yàn)多項(xiàng)式，考慮式(40)和式 (41)。(Dai+... +Dan+1)X(D) + (Dbi+... +Dbm+1)P(D) = 0... (40)(Dai+... +Dan+1+DC1+…+Dcq)X(D) + (Dbi+... +Dbm+1)P(D) = 0 ... (41)在式(40)和式(41)中，假設(shè)A1、A2、…、AN為1以上的整數(shù)(其中，Al興A2興… 乒AN)。另外，假設(shè)Bi、B2、…、BM為1以上的整數(shù)(其中，Bl乒B2乒…乒BM)。另外，假 設(shè)C1、C2、...、CQ為-1以下的整數(shù)(其中，Cl興C2興…興CQ)。此時(shí)，如下表示P(D)。P(D) = (Dai+... +Dan+1)X(D) + (Dbi+... +Dbm)P(D)... (42)P(D) = (Dai+... +Dan+1+DC1+…+Dcq)X(D) + (Dbi+... +Dbm)P(D) ... (43)以下，將時(shí)刻2i的數(shù)據(jù)X和奇偶校驗(yàn)位P分別表示為X2JPP2i，將時(shí)刻2i+l的數(shù) 據(jù)X和奇偶校驗(yàn)位P分別表示為X2i+1和p2i+1 (i 整數(shù))。此時(shí)，考慮使用式(39)求時(shí)刻2i的奇偶校驗(yàn)位P2i，使用式(42)求時(shí)刻2i+l的 奇偶校驗(yàn)位P2i+1的時(shí)變周期為2的LDPC-CC，或者使用式(39)求時(shí)刻2i的奇偶校驗(yàn)位P2i， 使用式(43)求時(shí)刻2i+l的奇偶校驗(yàn)位P2i+1的時(shí)變周期為2的LDPC-CC。這樣的LDPC-CC碼具有以下優(yōu)點(diǎn)。·能夠簡(jiǎn)單地構(gòu)成編碼器，并且能夠依次求奇偶校驗(yàn)位?！つ軌蛑芷谛缘卦O(shè)定刪截比特。 可望削減終止比特和提高終止處理的情況下進(jìn)行刪截時(shí)的接收質(zhì)量。接著，考慮時(shí)變周期為m的LDPC-CC。與 變周期為2的情況相同，準(zhǔn)備通過(guò)式 (40)表示的“校驗(yàn)式#1”，基于通過(guò)式(40)或式(41)中的任一個(gè)表示的“校驗(yàn)式#2”準(zhǔn)備 “校驗(yàn)式#m”。將時(shí)刻mi+1的數(shù)據(jù)X和奇偶校驗(yàn)位P分別表示為Xmi+1和Pmi+1，將時(shí)刻mi+2 的數(shù)據(jù)X和奇偶校驗(yàn)位P分別表示為Xmi+2和Pmi+2，…將時(shí)刻mi+m的數(shù)據(jù)X和奇偶校驗(yàn)位P分別表示為xmi+m和Pmi+m(i 整數(shù))。此時(shí)，考慮使用“校驗(yàn)式#1”求時(shí)刻mi+1的奇偶校驗(yàn)位Pmi+1，使用“校驗(yàn)式#2” 求時(shí)刻mi+2的奇偶校驗(yàn)位Pmi+2，…，使用“校驗(yàn)式#m”求時(shí)刻mi+m的奇偶校驗(yàn)位Pmi+m的 LDPC-CC0這樣的LDPC-CC碼具有以下優(yōu)點(diǎn)?！つ軌蚝?jiǎn)單地構(gòu)成編碼器，并且能夠依次求奇偶校驗(yàn)位。 可望削減終止比特和提高終止處理的情況下進(jìn)行刪截時(shí)的接收質(zhì)量。如上所述，根據(jù)本實(shí)施方式，通過(guò)由奇偶校驗(yàn)多項(xiàng)式(38)和與式(38)不同的奇偶 校驗(yàn)多項(xiàng)式(40)構(gòu)成的、時(shí)變周期為2的校驗(yàn)矩陣，求奇偶校驗(yàn)序列。這樣，在使用校驗(yàn)矩陣的上梯形矩陣中存在“1”的校驗(yàn)式時(shí)，能夠簡(jiǎn)單地構(gòu)成時(shí)變 LDPC-CC的編碼器。另外，時(shí)變周期并不限于2。但是，在采用周期性地進(jìn)行刪截的方法時(shí)， 實(shí)際上，能夠搜索最佳的刪截圖案的時(shí)變周期為從2至10左右。另外，在時(shí)變周期為3、4、5、…10時(shí)，與時(shí)變周期為2的情況相比，雖然編碼/解 碼器的結(jié)構(gòu)稍微增大，但與時(shí)變周期為2的情況相同，在周期性地重復(fù)式(40)和式(41)的 校驗(yàn)式時(shí)，能夠采用簡(jiǎn)單的結(jié)構(gòu)。另外，在式(38)、式(40)和式(41)中，也能夠?qū)n與兩邊相乘而表示校驗(yàn)多項(xiàng)式。 在本實(shí)施方式中，在式(38)、式(40)和式(41)中，存在^①)和D0P(D)的項(xiàng)(D0 = 1)。由此，能夠依次運(yùn)算奇偶校驗(yàn)位，所以編碼器的結(jié)構(gòu)較為簡(jiǎn)單，而且在為系統(tǒng)碼 時(shí)，若考慮對(duì)時(shí)刻i的數(shù)據(jù)的置信度傳播，在數(shù)據(jù)和奇偶校驗(yàn)位的雙方中存在D°的項(xiàng)時(shí)，能 夠容易進(jìn)行代碼設(shè)計(jì)。另外，若不考慮代碼設(shè)計(jì)的容易性，則在式(38)、式(40)和式(41) 中，不需要存在D°X(D)。另外，已確認(rèn)若校驗(yàn)矩陣H中的行權(quán)重、即構(gòu)成校驗(yàn)矩陣的行元素中，設(shè)置“ 1，，的 元素?cái)?shù)為7 12，則能夠獲得良好的接收質(zhì)量。如非專利文獻(xiàn)8所記載，若考慮卷積碼中最 小距離優(yōu)良的代碼，則隨著限制長(zhǎng)度變大，行權(quán)重也增加，例如，在限制長(zhǎng)度為11的反饋卷 積碼中，若考慮行權(quán)重為14，則能夠認(rèn)為行權(quán)重為7 12的點(diǎn)是本申請(qǐng)的LDPC-CC特有的 值。另外，在考慮了代碼設(shè)計(jì)的優(yōu)點(diǎn)時(shí)，若使LDPC-CC的校驗(yàn)矩陣的各行的行權(quán)重都相等， 則設(shè)計(jì)變得容易。對(duì)如上說(shuō)明的LDPC-CC，通過(guò)使用從實(shí)施方式1至實(shí)施方式5中說(shuō)明的編碼方法或 其他的實(shí)施方式1中說(shuō)明的編碼方法，能夠周期性且規(guī)則性地進(jìn)行刪截，從而能夠簡(jiǎn)單地 構(gòu)成編碼器，能夠獲得良好的接收質(zhì)量，并且能夠生成可縮短終止序列的非常優(yōu)良的代碼。另外，本發(fā)明不局限于上述所有的實(shí)施方式，而是可以進(jìn)行各種變更來(lái)實(shí)施。例 如，在上述實(shí)施方式中，說(shuō)明了作為無(wú)線通信裝置來(lái)實(shí)施的情況，但本發(fā)明并不限于此，也 可以適用于通過(guò)電力線通信裝置來(lái)實(shí)現(xiàn)的情況。另外，也能夠?qū)⒃撏ㄐ欧椒ㄗ鳛檐浖?lái)進(jìn)行。例如，也可以將進(jìn)行上述通信方法的 程序預(yù)先存儲(chǔ)在ROM (Read Only Memory，只讀存儲(chǔ)器)中，通過(guò)CPU (Central Processor Unit，中央處理器)使該程序動(dòng)作。另外，也可以將進(jìn)行上述通信方法的程序存儲(chǔ)在可通過(guò)計(jì)算機(jī)讀取的存儲(chǔ)媒體 中，將存儲(chǔ)在存儲(chǔ)媒體中的程序記錄在計(jì)算機(jī)的RAM (Random AccessMemory,隨機(jī)存儲(chǔ)器) 中，使計(jì)算機(jī)根據(jù)該程序而動(dòng)作。另外，本發(fā)明并不限于無(wú)線通信，不言而喻，對(duì)電力線通信(PLC=PowerLineCommunication)、可見(jiàn)光通信和光通信也極為有用。2007年12月19日提交的特愿第2007-327642號(hào)的日本專利申請(qǐng)以及2008年1 月7日提交的特愿第2008-000843號(hào)的日本專利申請(qǐng)所包含的說(shuō)明書、附圖以及說(shuō)明書摘 要的公開(kāi)內(nèi)容，全部引用于本申請(qǐng)。工業(yè)實(shí)用性本發(fā)明的編碼器、解碼器、編碼方法和解碼方法能夠以簡(jiǎn)單的結(jié)構(gòu)提供LDPC-CC 編碼的終止序列，削減發(fā)送到傳輸路徑的終止序列的量，作為使用LDPC-CC進(jìn)行糾錯(cuò)編碼/ 解碼的編碼器、解碼器、編碼方法和解碼方法極為有用。
權(quán)利要求
編碼器，根據(jù)低密度奇偶校驗(yàn)卷積碼的校驗(yàn)矩陣，進(jìn)行編碼率R＝b/c、存儲(chǔ)長(zhǎng)度M的卷積編碼，并且連接對(duì)信息序列進(jìn)行編碼所得的信息代碼序列和對(duì)(M×b)比特以下的終止序列進(jìn)行編碼所得的終止代碼序列，并將其輸出。
2.如權(quán)利要求1所述的編碼器，使用(MlXb)比特的所述終止序列、從所述信息序列的后部起最多所述(MlXb)比特、 以及從所述信息代碼序列的后部起最多M2X (c-b)比特，生成所述終止代碼序列，所述(MlXb)為在提取出所述校驗(yàn)矩陣中的與信息比特對(duì)應(yīng)的列所得的部分矩陣的 各行中，最左側(cè)存在1的列的索引與最右側(cè)存在1的列的索引之差的最大值，所述M2X (c-b)為在提取出所述校驗(yàn)矩陣中的與奇偶校驗(yàn)位對(duì)應(yīng)的列所得的部分矩 陣的各行中，最左側(cè)存在1的列的索引與最右側(cè)存在1的列的索引之差的最大值。
3.如權(quán)利要求1所述的編碼器，所述校驗(yàn)矩陣為用于非遞歸卷積碼的校驗(yàn)矩陣，所述終止序列為所述(MXb)比特以 下的零序列。
4.編碼器，根據(jù)低密度奇偶校驗(yàn)卷積碼的校驗(yàn)矩陣，進(jìn)行編碼率R= b/c、存儲(chǔ)長(zhǎng)度M 的卷積編碼，所述編碼器包括第一編碼器，基于提取出所述校驗(yàn)矩陣中的與信息比特對(duì)應(yīng)的列所得的信息部分矩 陣，對(duì)輸入序列進(jìn)行編碼，由此生成第一碼字序列；第二編碼器，基于提取出所述校驗(yàn)矩陣中的與奇偶校驗(yàn)位對(duì)應(yīng)的列所得的奇偶校驗(yàn)部 分矩陣，對(duì)所述第一碼字序列進(jìn)行編碼，由此生成第二碼字序列；以及終止序列提供單元，提供與所述第一編碼器的存儲(chǔ)長(zhǎng)度的b倍的數(shù)相同數(shù)的比特的終 止序列作為所述輸入序列。
5.如權(quán)利要求4所述的編碼器，所述第一編碼器為非遞歸卷積編碼器，所述終止序列為由與所述第一編碼器的存儲(chǔ)長(zhǎng)度相同數(shù)的零構(gòu)成的零序列。
6.如權(quán)利要求4所述的編碼器，所述第一編碼器為遞歸卷積編碼器，所述終止序列為所述第一碼字序列，并且為由與所述第一編碼器的存儲(chǔ)長(zhǎng)度相同數(shù)的 比特構(gòu)成的序列。
7.如權(quán)利要求4所述的編碼器，所述校驗(yàn)矩陣為定義系統(tǒng)碼的矩陣，并輸出連接了信息序列和所述第二碼字序列所得 的序列作為碼字序列。
8.如權(quán)利要求4所述的編碼器，所述第二編碼器是編碼率為1的遞歸卷積編碼器。
9.如權(quán)利要求4所述的編碼器，還包括切換器，根據(jù)所述輸入序列是信息序列還是所述終止序列，切換是否將從所述第一編 碼器輸出的第一碼字序列輸出到所述第二編碼器；以及碼字選擇單元，根據(jù)所述輸入序列是所述信息序列還是所述終止序列，輸出所述第一 碼字序列或所述第二碼字序列的任一方作為碼字序列。
10.解碼器，根據(jù)低密度奇偶校驗(yàn)卷積碼的校驗(yàn)矩陣，進(jìn)行編碼率R= b/c、存儲(chǔ)長(zhǎng)度M 的卷積解碼，并且將從通信路徑獲得的信息序列、終止序列、對(duì)所述信息序列進(jìn)行編碼所得的信息代碼 序列、以及對(duì)所述終止序列進(jìn)行編碼所得的終止代碼序列的各自的估計(jì)值作為輸入序列， 并對(duì)所述輸入序列進(jìn)行置信傳播解碼，輸出通過(guò)置信傳播解碼獲得的估計(jì)信息序列。
11.如權(quán)利要求10所述的解碼器，使用校驗(yàn)矩陣進(jìn)行解碼，所述校驗(yàn)矩陣是在與從接收代碼序列的最后的比特至第 M2X (c-b)的比特為止對(duì)應(yīng)的列的右側(cè)，分別被插入了一個(gè)列所得的矩陣，所述接收代碼序 列由所述信息代碼序列和所述終止代碼序列的雙方的估計(jì)值構(gòu)成，所述被插入了的列為，在與位于所述被插入了的列的左側(cè)的列的最下面的1同一行中 存在1，除此以外的行都是0，作為所述被插入了的列的通信路徑值，使用所述被插入了的列的左側(cè)的列的通信路徑值。
12.編碼方法，根據(jù)低密度奇偶校驗(yàn)卷積碼的校驗(yàn)矩陣，進(jìn)行編碼率R= b/c、存儲(chǔ)長(zhǎng)度 M的卷積編碼，所述編碼方法包括以下步驟將信息序列和(MXb)比特以下的終止序列作為輸入序列，并基于所述校驗(yàn)矩陣，對(duì)所 述輸入序列進(jìn)行編碼；以及輸出對(duì)所述信息序列進(jìn)行編碼所得的信息代碼序列、以及對(duì)所述終止序列進(jìn)行編碼所 得的終止代碼序列。
13.如權(quán)利要求12所述的編碼方法，所述校驗(yàn)矩陣為用于非遞歸卷積碼的校驗(yàn)矩陣，所述終止序列為(MXb)比特以下的零序列。
14.如權(quán)利要求12所述的編碼方法，使用(MlXb)比特的所述終止序列、從所述信息序列的后部起最多所述(MlXb)比特、 以及從所述信息代碼序列的后部起最多M2X (c-b)比特，生成所述終止代碼序列，所述(MlXb)為在提取出所述校驗(yàn)矩陣中的與信息比特對(duì)應(yīng)的列所得的部分矩陣的 各行中，最左側(cè)存在1的列的索引與最右側(cè)存在1的列的索引之差的最大值，所述M2X (c-b)為在提取出所述校驗(yàn)矩陣中的與奇偶校驗(yàn)位對(duì)應(yīng)的列所得的部分矩 陣的各行中，最左側(cè)存在1的列的索引與最右側(cè)存在1的列的索引之差的最大值。
15.如權(quán)利要求12所述的編碼方法，基于所述校驗(yàn)矩陣，對(duì)所述輸入序列進(jìn)行編碼的步驟包括第一編碼步驟，基于提取出所述校驗(yàn)矩陣中的與信息比特對(duì)應(yīng)的列所得的信息部分矩 陣，對(duì)所述輸入序列進(jìn)行編碼，由此生成第一碼字序列；以及第二編碼步驟，基于提取出所述校驗(yàn)矩陣中的與奇偶校驗(yàn)位對(duì)應(yīng)的列所得的奇偶校驗(yàn) 部分矩陣，對(duì)所述第一碼字序列進(jìn)行編碼，由此生成第二碼字序列，所述終止序列由與在所述第一編碼步驟的編碼中的存儲(chǔ)長(zhǎng)度的b倍的數(shù)相同數(shù)的比 特構(gòu)成。
全文摘要
公開(kāi)了以簡(jiǎn)單的結(jié)構(gòu)提供LDPC-CC編碼的終止序列，并削減發(fā)送到傳輸路徑的終止序列的量的編碼器。LDPC-CC編碼器(200)通過(guò)連接第一編碼器(230)與第二編碼器(240)進(jìn)行編碼，從而進(jìn)行LDPC-CC編碼，所述第一編碼器(230)基于提取出校驗(yàn)矩陣(100)中的與信息比特對(duì)應(yīng)的列所得的信息部分校驗(yàn)矩陣(110)進(jìn)行編碼，所述第二編碼器(240)基于提取出校驗(yàn)矩陣(100)中的與奇偶校驗(yàn)位對(duì)應(yīng)的列所獲得的奇偶部分校驗(yàn)矩陣(120)進(jìn)行編碼。終止序列生成單元(210)生成由與第一編碼器(230)的存儲(chǔ)長(zhǎng)度相同數(shù)的比特組成的終止序列，并將其作為輸入序列提供。
文檔編號(hào)H03M13/19GK101904101SQ200880121518
公開(kāi)日2010年12月1日 申請(qǐng)日期2008年12月18日 優(yōu)先權(quán)日2007年12月19日
發(fā)明者岡村周太, 折橋雅之, 村上豐 申請(qǐng)人:松下電器產(chǎn)業(yè)株式會(huì)社