專利名稱：采用經(jīng)分割的并行編碼操作的卷積編碼的制作方法
采用經(jīng)分割的并行編碼操作的卷積編碼根據(jù)35U. S. C. § 119的優(yōu)先權(quán)要求本專利申請要求于2007年11月28日提交的題為“Method and Apparatusfor a Parallel Encode-Select Convolutional Encoder(用于并行編碼選擇卷積編碼器的方法 和裝置)”的臨時申請No. 60/990, 722的優(yōu)先權(quán)，其已轉(zhuǎn)讓給本申請受讓人并因而被明確援 引納入于此。背景領(lǐng)域本公開一般涉及通信，尤其涉及使用卷積編碼的通信。背景卷積編碼器通過運行有限狀態(tài)機(jī)(FSM)串行地對信息比特的分組(或其他單元) 進(jìn)行編碼，其中信息比特作為輸入而經(jīng)編碼比特作為輸出。常規(guī)卷積編碼器的示例在

圖1 的11處示出，其具有串行地接收輸入信息比特的輸入，順序地存儲每個輸入比特以供在編 碼邏輯運算中使用的三個存儲單元D，以及三個輸出——經(jīng)編碼比特CpC1和C2。編碼復(fù)雜 度在分組長度L上是線性的。此復(fù)雜度成為對長分組要求高編碼吞吐量的高速應(yīng)用的性能 瓶頸?，F(xiàn)有解決方案應(yīng)用前瞻(look-ahead)技術(shù)，該技術(shù)通過提供對于每個輸入比特 僅根據(jù)輸入比特和初始編碼狀態(tài)(即，圖1的存儲單元D中初始存儲的值)來產(chǎn)生對應(yīng)的 經(jīng)編碼比特Ctl-C2的邏輯來在時間上將狀態(tài)機(jī)展開η步。這些前瞻技術(shù)可將性能加速η倍， 如通過比較圖1和2所指示的。在圖1的編碼器中，需要η個時鐘周期來編碼η個輸入比 特的序列。相反，在圖2的前瞻編碼器21中，并行地接收和編碼所有η個輸入比特，所以在 單個時鐘周期中產(chǎn)生與這η個輸入比特相關(guān)聯(lián)的所有3η個經(jīng)編碼比特。然而，對于較大的 η,前瞻編碼器的邏輯復(fù)雜度和關(guān)鍵路徑增長明顯，隨著η (展開程度)的增大，前瞻技術(shù)在 某個時候變得不切實際。鑒于上述，提供另一種增大卷積編碼器中的編碼吞吐量的辦法是合需的。概述根據(jù)本發(fā)明的示例性實施例，通過將輸入信息比特分割成并行卷積編碼的多個塊 來增加卷積編碼吞吐量。向這些塊中的一個塊并行地應(yīng)用具有彼此互不相同的各個初始編 碼狀態(tài)的多個卷積編碼操作以產(chǎn)生各自相應(yīng)的多個卷積編碼結(jié)果?；趹?yīng)用于這些塊中的 另一個塊的卷積編碼操作選擇這些卷積編碼結(jié)果中的一個卷積編碼結(jié)果。附圖簡述通過示例而非限制的方式在附圖中圖解無線通信系統(tǒng)的各方面，附圖中圖1圖形地解說了現(xiàn)有技術(shù)串行卷積編碼器；圖2圖形地解說采用前瞻技術(shù)的現(xiàn)有技術(shù)卷積編碼器；圖3圖形地解說根據(jù)本發(fā)明的示例性實施例的卷積編碼裝置的結(jié)構(gòu)和操作；圖4圖形地解說根據(jù)本發(fā)明的示例性實施例的卷積編碼裝置的結(jié)構(gòu)和操作；以及圖5圖形地解說了根據(jù)本發(fā)明的示例性實施例的通信系統(tǒng)。
詳細(xì)描述以下結(jié)合附圖闡述的詳細(xì)描述旨在作為本發(fā)明的各種實施例的描述，而無意表示 僅可實踐本發(fā)明的實施例。為了提供對本發(fā)明的透徹理解，本詳細(xì)描述包括具體細(xì)節(jié)。然 而，對于本領(lǐng)域技術(shù)人員而言顯而易見的是，本發(fā)明無需這些具體細(xì)節(jié)也可實踐。在一些實 例中，以框圖形式示出公知的結(jié)構(gòu)和組件以避免湮沒本發(fā)明的概念。措辭“示例性”在本文中用于表示“用作示例、實例或解說”。本文中描述為“示例 性”的任何實施例不必被解釋為優(yōu)于或勝過其他實施例。本發(fā)明采用并行性的另一維度。在一些實施例中，比特長度為L的分組被劃分成 m個更小的塊，在本文稱為塊1-m，其中每個塊具有大小L/m。每個塊被獨立編碼，并且隨后 經(jīng)編碼比特被組合在一起以形成最終經(jīng)編碼比特。為了使其成為可能，這m個塊中的每一 個塊必須由用恰適的初始編碼狀態(tài)初始化的編碼器來編碼。對于具有短約束長度的卷積碼 而言，可能的初始編碼狀態(tài)的數(shù)目ν相對較小(例如，對于3GPP2/UMB和3GPP/LTE，ν = 8)。 因此，將這m個塊中的每一個塊對應(yīng)每個可能的初始編碼狀態(tài)來編碼是可能的。對于i = 2 到m，對應(yīng)每種可能的初始編碼狀態(tài)將塊i編碼，并且隨后基于為塊i_l選擇的編碼所達(dá)到 的最終編碼狀態(tài)來選擇正確的輸出經(jīng)編碼比特集合。用于編碼塊1的第一個編碼器所使用 的初始編碼狀態(tài)是已知的。剩余m-1個編碼器中的每一個是包含合需編碼器設(shè)計的ν個組 成副本的合成編碼器。這些組成副本中的每一個用ν個可能狀態(tài)中的一種狀態(tài)來初始化。 對于i = 2到m，取決于編碼器(i-Ι)所達(dá)到的最終編碼狀態(tài)來選擇編碼器i的最終經(jīng)編碼 比特輸出。編碼吞吐量增大了 L/m倍。圖3圖形地解說了根據(jù)本發(fā)明的示例性實施例的卷積編碼裝置30。裝置30包括 初始狀態(tài)卷積編碼器31和多個合成卷積編碼器32。每個合成編碼器32包含在0-7處標(biāo)出 的多個組成卷積編碼器(在圖3的示例中為8個組成編碼器)。在一些實施例中，圖1中 的11處示出的串行卷積編碼器設(shè)計被用作初始狀態(tài)編碼器31和組成編碼器0-7。各種實 施例使用各種串行卷積編碼器設(shè)計作為編碼器31和0-7。初始狀態(tài)編碼器31和組成編碼 器32中的每一個對L個輸入信息比特的分組或其他單元內(nèi)的各相應(yīng)信息比特塊應(yīng)用串行 卷積編碼。圖3的示例顯示這L個輸入比特被分割(劃分)成被標(biāo)為塊1-塊5的五個塊 (即，m = 5)，每個塊由L/5個比特構(gòu)成。輸入比特的這種分割允許使用五個各自相應(yīng)的并 行編碼路徑將這些L/5比特的塊彼此并行地編碼，如以下具體地描述。本文針對在31和0-7處利用圖1的串行卷積編碼器設(shè)計11 (如圖3中的串行ENC 所標(biāo)示)的實施例來描述圖3的卷積編碼裝置30的操作(僅用于示例性講解)。初始狀態(tài) 編碼器31用初始編碼狀態(tài)Stl來配置。組成編碼器0-7分別用與圖1的編碼器設(shè)計11相 關(guān)聯(lián)的8種可能的初始編碼狀態(tài)(即，三個存儲單元D中所存儲的1和0的8種可能的組 合)來配置。編碼器31對塊1應(yīng)用其相關(guān)聯(lián)的串行卷積編碼操作，在L/5個時鐘周期中產(chǎn) 生其被標(biāo)為塊1經(jīng)編碼比特的輸出。如圖3中所示，塊1經(jīng)編碼比特形成當(dāng)圖3的編碼裝 置30將這L個輸入信息比特編碼時得到的輸出經(jīng)編碼比特39的組成分量。在每個合成編碼器32內(nèi)，所有組成編碼器0-7接收輸入信息比特的相關(guān)聯(lián)的塊 (即，塊2-塊5中的一個)。每個合成編碼器32內(nèi)的組成編碼器0-7并行地對相關(guān)聯(lián)的塊 進(jìn)行操作以對該塊應(yīng)用其各自的串行卷積編碼操作。組成編碼器0-7中的每一個在L/5個 時鐘周期中產(chǎn)生其相關(guān)聯(lián)的輸出經(jīng)編碼比特集合。所有編碼器31和32并行地工作，所以
5產(chǎn)生輸出經(jīng)編碼比特39所需的所有輸出經(jīng)編碼比特是在L/5個時鐘周期中產(chǎn)生的。對于每個合成編碼器32，來自所有組成編碼器0-7的輸出經(jīng)編碼比特被輸入到各 自相關(guān)聯(lián)的選擇器33。在一些實施例中，選擇器33包括圖3中所示的多路復(fù)用器(MUX)。 每個選擇器33根據(jù)被選擇用以編碼緊鄰與該選擇器33相關(guān)聯(lián)的塊之前的那個塊的編碼器 的最終編碼狀態(tài)來選擇其相關(guān)聯(lián)的組成編碼器0-7的輸出中的一個輸出。由此，與塊2相關(guān) 聯(lián)的選擇器33根據(jù)與編碼塊1的編碼器相關(guān)聯(lián)的最終編碼狀態(tài)Sfl來作出其選擇。例如， 若Sfl = 7，即初始狀態(tài)編碼器31的所有存儲單元D (還是參見圖1)都包含1，則對應(yīng)塊2 的選擇器33選擇組成編碼器7 (其初始編碼狀態(tài)具有全部都包含1的存儲單元D)的輸出 以提供39處的塊2經(jīng)編碼比特。最終編碼狀態(tài)Sfl還控制與塊2相關(guān)聯(lián)的又一選擇器34的操作，選擇器34接收塊 2的所有組成編碼器0-7的最終編碼狀態(tài)作為輸入。與塊2相關(guān)聯(lián)的選擇器34的輸出提 供Sf2，即組成編碼器0-7中其輸出被(相關(guān)聯(lián)的選擇器33在Sfl的控制下)選擇以提供39 處的塊2經(jīng)編碼比特的那個組成編碼器的最終編碼狀態(tài)。輸出Sf2控制選擇器33和34關(guān) 于塊3所作的選擇，且與塊4相關(guān)聯(lián)的類似輸出Sf4控制選擇器33和34關(guān)于塊5所作的選 擇。以這種方式，可為塊2-塊5中的每一個選擇組成編碼器0-7中恰適的一個，其中，與使 用圖1的現(xiàn)有技術(shù)編碼器11的串行卷積編碼產(chǎn)生相同結(jié)果需要的L個時鐘周期相比，輸出 經(jīng)編碼比特39在L/5個時鐘周期中產(chǎn)生。一些實施例在諸如以上關(guān)于圖3所述的并行編碼安排內(nèi)使用現(xiàn)有技術(shù)前瞻編碼 技術(shù)(諸如以上參照圖2所述的)。這種的示例在圖4中一般性地示出，其中來自圖3的串 行卷積編碼器(串行ENC)31和0-7中的每一個被前瞻編碼器(圖4中標(biāo)為ENC)——例如 圖2的前瞻編碼器21——所替代，其中η = L/5。由此，在圖4的卷積編碼裝置中，編碼器 31和0-7中的每一個在單個時鐘周期中將其相關(guān)聯(lián)的塊的所有L/5個比特編碼，使得在單 個時鐘周期中得到輸出經(jīng)編碼比特39。圖5圖形地解說了根據(jù)本發(fā)明的示例性實施例的通信系統(tǒng)。在圖5中，將經(jīng)由通 信信道53從具有通信能力的裝置51傳送到具有通信能力的裝置52 (或反之)的信息能夠 以上述示例性方式中的任意方式被卷積編碼。在各種實施例中，裝置51和裝置52中的一 者或兩者包括適于以上述示例性方式實現(xiàn)卷積編碼的卷積編碼設(shè)施。在一些實施例中，裝 置51和裝置52之一是執(zhí)行根據(jù)本發(fā)明的卷積編碼的通信發(fā)射機(jī)，而裝置51和裝置52中 的另一者是通信接收機(jī)。在一些實施例中，裝置51和裝置52兩者都是通信收發(fā)機(jī)，這兩者 都執(zhí)行根據(jù)本發(fā)明的卷積編碼以作為其各自的發(fā)射功能性的一部分。在一些實施例中，裝 置51是固定站點裝置，且裝置52是固定站點裝置。在一些實施例中，裝置51和裝置52之 一是便攜式或移動裝置，而另一者是固定站點裝置。在一些實施例中，裝置51是便攜式或 移動裝置，且裝置52是便攜式或移動裝置。在一些實施例中，通信信道53包括有線信道。 在一些實施例中，通信信道53包括無線信道。在一些實施例中，通信信道53包括有線信道 和無線信道兩者。本領(lǐng)域技術(shù)人員將可理解，信息和信號可使用各種不同技術(shù)和技藝中的任一種來 表示。例如，貫穿上面說明始終可能被述及的數(shù)據(jù)、指令、命令、信息、信號、比特、碼元、和碼 片可由電壓、電流、電磁波、磁場或磁粒子、光場或光粒子、或其任何組合來表示。本領(lǐng)域技術(shù)人員將進(jìn)一步領(lǐng)會，結(jié)合本文中所公開的實施例來描述的各種解說性邏輯塊、模塊、電路、和算法步驟可實現(xiàn)為電子硬件、計算機(jī)軟件、或這兩者的組合。為清楚 地解說硬件與軟件的這一可互換性，各種解說性組件、框、模塊、電路、和步驟在上面是以其 功能性的形式作一般化描述的。此類功能集是被實現(xiàn)為硬件還是軟件取決于具體應(yīng)用和強 加于整體系統(tǒng)的設(shè)計約束。技術(shù)人員可針對每種特定應(yīng)用以不同方式來實現(xiàn)所描述的功能 集，但此類設(shè)計決策不應(yīng)被解釋為致使脫離本發(fā)明的范圍。結(jié)合本文所公開的實施例描述的各種解說性邏輯板塊、模塊、和電路可用通用處 理器、數(shù)字信號處理器(DSP)、專用集成電路(ASIC)、現(xiàn)場可編程門陣列(FPGA)或其它可編 程邏輯器件、分立的門或晶體管邏輯、分立的硬件組件、或其設(shè)計成執(zhí)行本文所描述功能的 任何組合來實現(xiàn)或執(zhí)行。通用處理器可以是微處理器，但在替換方案中，該處理器可以是任 何常規(guī)的處理器、控制器、微控制器、或狀態(tài)機(jī)。處理器還可以被實現(xiàn)為計算設(shè)備的組合，例 如DSP與微處理器的組合、多個微處理器、與DSP核心協(xié)作的一個或更多個微處理器、或任 何其他此類配置。結(jié)合本文所公開的實施例描述的方法或算法的步驟可直接在硬件中、在由處理器 執(zhí)行的軟件模塊中、或在這兩者的組合中實施。軟件模塊可駐留在RAM存儲器、閃存、ROM存 儲器、EPROM存儲器、EEPROM存儲器、寄存器、硬盤、可移動盤、CD-ROM、或本領(lǐng)域中所知的任 何其他形式的存儲介質(zhì)中。示例性存儲介質(zhì)耦合到處理器以使得該處理器能從/向該存儲 介質(zhì)讀寫信息。在替換方案中，存儲介質(zhì)可以被整合到處理器。處理器和存儲介質(zhì)可駐留 在ASIC中。ASIC可駐留在用戶終端中。在替換方案中，處理器和存儲介質(zhì)可作為分立組件 駐留在用戶終端中。提供了以上對所公開的實施例的描述是為了使得本領(lǐng)域任何技術(shù)人員均能夠制 作或使用實施本發(fā)明的原理的產(chǎn)品。對這些實施例的各種改動對于本領(lǐng)域技術(shù)人員將是顯 而易見的，并且本文中定義的普適原理可被應(yīng)用于其他實施例而不會脫離本公開的精神或 范圍。由此，本發(fā)明并非旨在被限定于本文中示出的實施例，而是應(yīng)被授予與本文中公開的 原理和新穎性特征一致的最廣義的范圍。
權(quán)利要求
一種用于對輸入的多個信息比特應(yīng)用合需卷積編碼操作的裝置，包括多個卷積編碼器，其接收所述信息比特的各相應(yīng)塊，所述卷積編碼器中的每一個配置成對相關(guān)聯(lián)的信息比特塊應(yīng)用至少一個卷積編碼操作，以使得卷積編碼并行地應(yīng)用到所有所述塊，所述卷積編碼器中的一個卷積編碼器配置成向相關(guān)聯(lián)的信息比特塊并行地應(yīng)用具有彼此互不相同的各個初始編碼狀態(tài)的多個卷積編碼操作；以及耦合至所述一個卷積編碼器的選擇器，所述選擇器并行地接收來自所述一個卷積編碼器的分別由所述一個卷積編碼器執(zhí)行的所述并行卷積編碼操作所產(chǎn)生的多個卷積編碼操作結(jié)果，所述選擇器接收指示由所述卷積編碼器中另一個卷積編碼器所執(zhí)行的卷積編碼操作的選擇控制信號。
2.如權(quán)利要求1所述的裝置，其特征在于，所述選擇控制信號指示與所述另一個卷積 編碼器所執(zhí)行的所述卷積編碼操作相關(guān)聯(lián)的最終編碼狀態(tài)。
3.如權(quán)利要求1所述的裝置，其特征在于，包括耦合至所述另一個卷積編碼器和所述 首次提及的選擇器的又一選擇器，用于向所述首次提及的選擇器提供所述選擇控制信號。
4.如權(quán)利要求1所述的裝置，其特征在于，所述選擇器包括提供從所述合需卷積編碼 操作得到的經(jīng)編碼的多個比特的組成分量的輸出。
5.如權(quán)利要求4所述的裝置，其特征在于，所述多個輸入信息比特包括第一數(shù)目的所 述信息比特和第二數(shù)目的所述塊，其中所述第二數(shù)目小于所述第一數(shù)目，且其中從所述輸 入的多個信息比特產(chǎn)生所述經(jīng)編碼的多個比特所需要的所述裝置的時鐘周期數(shù)等于所述 第一數(shù)目除以所述第二數(shù)目。
6.如權(quán)利要求4所述的裝置，其特征在于，從所述輸入的多個信息比特產(chǎn)生所述經(jīng)編 碼的多個比特需要所述裝置的僅一個時鐘周期。
7.如權(quán)利要求1所述的裝置，其特征在于，所述一個卷積編碼器并行地向所述相關(guān)聯(lián) 的塊的所有信息比特應(yīng)用所述并行卷積編碼操作中的每一個。
8.如權(quán)利要求7所述的裝置，其特征在于，所述一個卷積編碼器被配置成使得所述并 行卷積編碼操作中的每一個實現(xiàn)前瞻編碼技術(shù)。
9.一種用于對輸入的多個信息比特應(yīng)用合需卷積編碼操作的方法，包括將所述信息比特分割成多個信息比特塊；并行地向所述信息比特塊中的每一個塊應(yīng)用至少一個卷積編碼操作，包括并行地向所 述塊中的每一個塊應(yīng)用多個卷積編碼操作，這多個卷積編碼操作具有彼此互不相同的各個 初始編碼狀態(tài)且產(chǎn)生各自相應(yīng)的多個卷積編碼結(jié)果；以及基于應(yīng)用于所述塊中的另一個塊的卷積編碼操作來選擇所述卷積編碼結(jié)果中的一個 卷積編碼結(jié)果。
10.如權(quán)利要求9所述的方法，其特征在于，所述選擇包括基于與應(yīng)用于所述另一個塊 的所述卷積編碼操作相關(guān)聯(lián)的最終編碼狀態(tài)來選擇所述一個卷積編碼結(jié)果。
11.如權(quán)利要求9所述的方法，其特征在于，所述一個卷積編碼操作結(jié)果提供從所述合 需卷積編碼操作得到的經(jīng)編碼的多個比特的組成分量。
12.如權(quán)利要求9所述的方法，其特征在于，所述最后提及的應(yīng)用包括對于所述并行卷 積編碼操作的每一個操作，并行地向所述一個塊的所有信息比特應(yīng)用所述卷積編碼操作。
13.一種用于對輸入的多個信息比特應(yīng)用合需卷積編碼操作的設(shè)備，包括用于將所述信息比特分割成多個信息比特塊的裝置；用于并行地向所述信息比特塊中的每一個塊應(yīng)用至少一個卷積編碼操作的裝置，包括 用于并行地向所述塊中的每一個塊應(yīng)用多個卷積編碼操作的裝置，這多個卷積編碼操作具 有彼此互不相同的各個初始編碼狀態(tài)且產(chǎn)生各自相應(yīng)的多個卷積編碼結(jié)果；以及用于基于應(yīng)用于所述塊中的另一個塊的卷積編碼操作來選擇所述卷積編碼結(jié)果中的 一個卷積編碼結(jié)果的裝置。
14.如權(quán)利要求13所述的設(shè)備，其特征在于，所述用于選擇的裝置包括用于基于與應(yīng) 用于所述另一個塊的所述卷積編碼操作相關(guān)聯(lián)的最終編碼狀態(tài)來選擇所述一個卷積編碼 結(jié)果的裝置。
15.如權(quán)利要求13所述的設(shè)備，其特征在于，所述一個卷積編碼操作結(jié)果提供從所述 合需卷積編碼操作得到的經(jīng)編碼的多個比特的組成分量。
16.如權(quán)利要求13所述的設(shè)備，其特征在于，所述最后提及的應(yīng)用裝置包括對于所述 并行卷積編碼操作的每一個操作，用于并行地向所述一個塊的所有信息比特應(yīng)用所述卷積 編碼操作的裝置。
17.一種用于對輸入的多個信息比特應(yīng)用合需卷積編碼操作的計算機(jī)程序產(chǎn)品，包括計算機(jī)可讀介質(zhì)，包括用于使至少一個數(shù)據(jù)處理器將所述信息比特分割成多個信息比特塊的代碼；用于使所述至少一個數(shù)據(jù)處理器并行地向所述信息比特塊中的每一個塊應(yīng)用至少一 個卷積編碼操作的代碼，包括并行地向所述塊中的每一個塊應(yīng)用多個卷積編碼操作，這多 個卷積編碼操作具有彼此互不相同的各個初始編碼狀態(tài)且產(chǎn)生各自相應(yīng)的多個卷積編碼 結(jié)果；以及用于使所述至少一個數(shù)據(jù)處理器基于應(yīng)用于所述塊中的另一個塊的卷積編碼操作選 擇來所述卷積編碼結(jié)果中的一個卷積編碼結(jié)果的代碼。
18.如權(quán)利要求17所述的計算機(jī)程序產(chǎn)品，其特征在于，所述用于使所述至少一個數(shù) 據(jù)處理器選擇的代碼致使所述至少一個處理器基于與應(yīng)用于所述另一個塊的所述卷積編 碼操作相關(guān)聯(lián)的最終編碼狀態(tài)來選擇所述一個卷積編碼結(jié)果。
19.如權(quán)利要求17所述的計算機(jī)程序產(chǎn)品，其特征在于，所述一個卷積編碼操作結(jié)果 提供從所述合需卷積編碼操作得到的經(jīng)編碼的多個比特的組成分量。
20.如權(quán)利要求17所述的計算機(jī)程序產(chǎn)品，其特征在于，所述并行地應(yīng)用包括對于所 述并行卷積編碼操作的每一個操作，并行地向所述一個塊的所有信息比特應(yīng)用所述卷積編 碼操作。
全文摘要
通過將輸入信息比特分割成多個并行地卷積編碼的塊來增加卷積編碼吞吐量。向這些塊中的一個塊并行地應(yīng)用具有彼此互不相同的各個初始編碼狀態(tài)的多個卷積編碼操作以產(chǎn)生各自相應(yīng)的多個卷積編碼結(jié)果。基于應(yīng)用于這些塊中的另一個塊的卷積編碼操作來選擇這些卷積編碼結(jié)果中的一個卷積編碼結(jié)果。
文檔編號H03M13/23GK101874353SQ200880118675
公開日2010年10月27日 申請日期2008年11月28日 優(yōu)先權(quán)日2007年11月28日
發(fā)明者M·曼索 申請人:高通股份有限公司