專利名稱：?jiǎn)味司д裉幚黼娐返闹谱鞣椒?br> 技術(shù)領(lǐng)域：
本實(shí)用新型涉及集成電路領(lǐng)域，尤其涉及一種只有單端晶振接口的晶振處理電路。
背景技術(shù)：
所有的集成電路都會(huì)需要有外部晶振為集成電路提供時(shí)鐘信號(hào)，而現(xiàn)有的大多數(shù)集成電路都采用雙端晶振為電路提供時(shí)鐘，即集成電路具有兩個(gè)與晶振兩輸出端分別相接的引腳，在集成電路內(nèi)部對(duì)晶振輸入信號(hào)的處
理電路一般都由電阻及電容等組成。以圖1所示的晶振osc處理電路為例，圖中為了減小IC芯片的靜態(tài)功耗增加了一個(gè)控制端con，保證在芯片待機(jī)狀態(tài)下使晶振停止工作，減小靜態(tài)功耗。正常工作狀態(tài)下，輸入到芯片中的時(shí)鐘信號(hào)clk通過與非門跟隨晶振的振蕩信號(hào)osc，同時(shí)會(huì)有一個(gè)反饋電阻R保證晶振可以振蕩，而在處理電路內(nèi)部并沒有設(shè)反饋電容，因此，晶振的輸出端clkout也要引出，和輸入端osc分別接到晶振外部集成電路的兩個(gè)引腳上，如圖2所示，再在該晶振與集成電路相接的兩引腳oscl及osc2間分別設(shè)有反饋電容，通過晶振內(nèi)部LC的作用，形成振蕩。
這樣的電路在晶振處理的時(shí)候確實(shí)是穩(wěn)定的，也被大多數(shù)的電路所采用，可是在對(duì)芯片的管腳個(gè)數(shù)要求嚴(yán)格的集成電路中，這樣的電路就會(huì)多引入一個(gè)晶振腳，而導(dǎo)致芯片的封裝成本增加。

實(shí)用新型內(nèi)容
本實(shí)用新型的目的就是要解決上述技術(shù)問題提出一種單端晶振處理電路，在集成電路的芯片中采用單端晶振，即芯片中只有一個(gè)晶振引腳，通過晶振電路內(nèi)部的處理，獲得同雙端晶振一樣穩(wěn)定的時(shí)鐘信號(hào)。
為實(shí)現(xiàn)上述實(shí)用新型的目的，本實(shí)用新型提出如下技術(shù)方案 一種單端晶振處理電路，其包括具有晶振信號(hào)輸入端及控制信號(hào)輸入端的第一邏輯門，該第一邏輯門的輸出信號(hào)經(jīng)反饋電阻處理后反饋給晶振信號(hào)輸入端；該單端晶振處理電路還包括有第二邏輯門及反饋電容，所述第二邏輯門的輸入端接第一邏輯門的輸出信號(hào)，而該第二邏輯門的輸出信號(hào)又經(jīng)所述反饋電容處理后反饋給所述晶振信號(hào)輸入端。
其中，所述的第一邏輯門為一或非門或與非門電路；所述的第二邏輯門為一非門電路。
本實(shí)用新型的技術(shù)方案還包括 一種單端晶振處理電路，其包括具有晶振信號(hào)輸入端及控制信號(hào)輸入端的第一邏輯,門，該第一邏輯門的輸出信號(hào)經(jīng)
反饋電阻處理后反饋給晶振信號(hào)輸入端；該i端晶振處理電路還包括有第二邏輯門及反饋電容，所述第二邏輯門的輸入端接第一邏輯門的輸出信號(hào)，而該第二邏輯門的輸出信號(hào)又經(jīng)所述反饋電容處理后反饋給所述晶振信號(hào)輸入端；而該晶振信號(hào)輸入端與集成電路芯片外的振蕩信號(hào)引腳相連接，使得該單端晶振處理電路為該集成電路提供穩(wěn)定的時(shí)鐘信號(hào)。
其中，所述的第一邏輯門為一或非門或與非門電路；所述的第二邏輯門為一非門電路。
本實(shí)用新型與現(xiàn)有技術(shù)比較，使用新的單端晶振的情況下可以使芯片的管腳數(shù)量減少，降低芯片的封裝成本。


圖1為現(xiàn)有的晶振內(nèi)部處理的電路圖2為現(xiàn)有的晶振與集成電路芯片外部連接的電路圖3為本實(shí)用新型單端晶振內(nèi)部的電路圖4為圖3中的單端晶振與集成電路芯片外部連接的電路圖。'具體實(shí)施方式
如圖3及圖4所示，本實(shí)用新型所揭示的單端晶振處理電路，其具有用來與集成電路的單晶振引腳osc相接的晶振信號(hào)輸入端osc，該晶振信號(hào)輸入端osc與一控制信號(hào)輸入端con同時(shí)作為一或非門(或者是與非門)的兩個(gè)輸入端，其輸出信號(hào)經(jīng)反饋電阻R處理后反饋至晶振信號(hào)輸入端osc;同時(shí)，所述或非門的輸出信號(hào)為防止形成自激振蕩的信號(hào)，有輸入至一非
4門，該非門的輸出端clkout接再經(jīng)過一并聯(lián)的電容C形成反饋環(huán)電路，以
保證振蕩的形成。
或非門輸入端的控制信號(hào)con用以控制當(dāng)芯片在待機(jī)狀態(tài)下等的情況
下，晶振便可停止工作，從而減小芯片的靜態(tài)功耗，由于在該單端晶振處
理電路的內(nèi)部采用了 RC處理電路及防止形成自激振蕩的邏輯門，使得通過
該單端晶振處理電路形成的時(shí)鐘信號(hào)亦非常穩(wěn)定。
在與集成電路芯片連接時(shí)，將晶振的晶振信號(hào)端osc與集成電路外部的
osc引腳相接，而晶振的另一端接地，使得該，端晶振處理電路為集成電路
il供穩(wěn)定的時(shí)鐘信號(hào)。這樣單端晶振處理電i將使得集成電路的引腳數(shù)量得以減少，也降低了芯片的封裝成本。
本實(shí)用新型的技術(shù)內(nèi)容及技術(shù)特征已揭示如上，然而熟悉本領(lǐng)域的技術(shù)人員仍可能基于本實(shí)用新型的教示及揭示而作種種不背離本實(shí)用新型精神的替換及修飾，因此，本實(shí)用新型保護(hù)范圍應(yīng)不限于實(shí)施例所揭示的內(nèi)容，而應(yīng)包括各種不背離本實(shí)用新型的替換及修飾，并為本專利申請(qǐng)權(quán)利
要求所涵蓋。
權(quán)利要求1.一種單端晶振處理電路，其包括具有晶振信號(hào)輸入端及控制信號(hào)輸入端的第一邏輯門，該第一邏輯門的輸出信號(hào)經(jīng)反饋電阻處理后反饋給晶振信號(hào)輸入端，其特征在于該單端晶振處理電路還包括有第二邏輯門及反饋電容，所述第二邏輯門的輸入端接第一邏輯門的輸出信號(hào)，而該第二邏輯門的輸出信號(hào)又經(jīng)所述反饋電容處理后反饋給所述晶振信號(hào)輸入端。
2. 如權(quán)利要求1所述單端晶振處理電路，其特征在于所述的第一邏輯門為一或非門或與非門電路。
3. 如權(quán)利要求1所述單端晶振處理電路，其特征在于所述的第二邏輯門為一非門電路。
4. 一種單端晶振處理電路，其包括具有晶振信號(hào)輸入端及控制信號(hào)輸入端的第一邏輯門，該第一邏輯門的輸出信號(hào)經(jīng)反饋電阻處理后反饋給晶振信號(hào)輸入端，其特征在于該單端晶振處理電路還包括有第二邏輯門及反饋電容，所述第二邏輯門的輸入端接第一邏輯門的輸出信號(hào)，而該第二邏輯門的輸出信號(hào)又經(jīng)所述反饋電容處理后反饋給所述晶振信號(hào)輸入端；而該晶振信號(hào)輸入端與集成電路芯片外的振蕩信號(hào)引腳相連接，使得該單端晶振處理電路為該集成電路提供穩(wěn)定的時(shí)鐘信號(hào)。
5. 如權(quán)利要求4所述單端晶振處理電路，其特征在于所述的第一邏輯門為一或非門或與非門電路。
6. 如權(quán)利要求4所述單端晶振處理電路，其特征在于所述的第二邏輯門為一非門電路。，
專利摘要本實(shí)用新型揭示一種單端晶振處理電路，其包括具有晶振信號(hào)輸入端及控制信號(hào)輸入端的第一邏輯門，該第一邏輯門的輸出信號(hào)經(jīng)反饋電阻處理后反饋給晶振信號(hào)輸入端，所述第一邏輯門的輸出信號(hào)端又接入第二邏輯門的輸入端，而該第二邏輯門的輸出信號(hào)又經(jīng)所述反饋電容處理后反饋給所述晶振信號(hào)輸入端；而該晶振信號(hào)輸入端與集成電路芯片外的振蕩信號(hào)引腳相連接，使得該單端晶振處理電路為該集成電路提供穩(wěn)定的時(shí)鐘信號(hào)。本實(shí)用新型使用新的單端晶振可以使集成電路芯片的管腳數(shù)量減少，降低芯片的封裝成本。
文檔編號(hào)H03L1/00GK201345642SQ200820199018
公開日2009年11月11日 申請(qǐng)日期2008年12月29日 優(yōu)先權(quán)日2008年12月29日
發(fā)明者姍 張, 猛 江 申請(qǐng)人:蘇州市華芯微電子有限公司